JPH084137B2 - 電荷転送装置の出力回路 - Google Patents
電荷転送装置の出力回路Info
- Publication number
- JPH084137B2 JPH084137B2 JP63005231A JP523188A JPH084137B2 JP H084137 B2 JPH084137 B2 JP H084137B2 JP 63005231 A JP63005231 A JP 63005231A JP 523188 A JP523188 A JP 523188A JP H084137 B2 JPH084137 B2 JP H084137B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- floating diffusion
- output circuit
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Electronic Switches (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷転送装置の出力回路に関し、特に出力信
号の直流レベルの制御が可能な出力回路に関する。
号の直流レベルの制御が可能な出力回路に関する。
第３図は従来の電荷転送装置における出力部を示すも
ので、出力回路20とクランプ回路30とを含み、電荷転送
装置10を転送される電荷はフローティング・ディフュー
ジョン部の形成するダイオード27に注入されて、このフ
ローティング・ディフュージョン部の形成するダイオー
ド27の一方の接点Ｐの電位変化はトランジスタ22,23よ
り成るソース・フォロワー回路で検出・増幅される。そ
の後、コンデンサ36とトランジスタ35とバッファー４と
を有するクランプ回路30に加えられて、クランプ回路30
から直流レベルがVCLにクランプされた出力を得てい
た。尚、トランジスタ21は検出回路のリセット・トラン
ジスタとして機能するデプレッション型MOSトランジス
タ、RDはそのリセットドレイン端子、φＲはリセットゲ
ート端子をそれぞれ示している。また、AGはソース・フ
ォロワー回路のバイアス電流制御端子である。
ので、出力回路20とクランプ回路30とを含み、電荷転送
装置10を転送される電荷はフローティング・ディフュー
ジョン部の形成するダイオード27に注入されて、このフ
ローティング・ディフュージョン部の形成するダイオー
ド27の一方の接点Ｐの電位変化はトランジスタ22,23よ
り成るソース・フォロワー回路で検出・増幅される。そ
の後、コンデンサ36とトランジスタ35とバッファー４と
を有するクランプ回路30に加えられて、クランプ回路30
から直流レベルがVCLにクランプされた出力を得てい
た。尚、トランジスタ21は検出回路のリセット・トラン
ジスタとして機能するデプレッション型MOSトランジス
タ、RDはそのリセットドレイン端子、φＲはリセットゲ
ート端子をそれぞれ示している。また、AGはソース・フ
ォロワー回路のバイアス電流制御端子である。
かかる従来の信号電荷検出回路の出力回路20からの電
圧電圧VOUTの直流レベルは、トランジスタ22のしきい値
電圧をVT2,トランジスタ23のしきい値電圧をVT3,OD端子
の電圧をVOD,RD端子の電圧をVRD,AG端子の電圧をVAG,ト
ランジスタ22の電圧利得βをβ2,トランジスタ23の電圧
利得βをβ３とすると、トランジスタ22と23とからなる
ソースフォロワー回路のトランジスタ22,23が飽和領域
で動作しているという条件より IOD＝２（VRD−VOUT−VT2）２＝β３（VAG−VT3）２ …
…（１） の関係が成り立ち、上式より となる。
圧電圧VOUTの直流レベルは、トランジスタ22のしきい値
電圧をVT2,トランジスタ23のしきい値電圧をVT3,OD端子
の電圧をVOD,RD端子の電圧をVRD,AG端子の電圧をVAG,ト
ランジスタ22の電圧利得βをβ2,トランジスタ23の電圧
利得βをβ３とすると、トランジスタ22と23とからなる
ソースフォロワー回路のトランジスタ22,23が飽和領域
で動作しているという条件より IOD＝２（VRD−VOUT−VT2）２＝β３（VAG−VT3）２ …
…（１） の関係が成り立ち、上式より となる。
ところが上述した従来の出力回路20においては、MOS
トランジスタ22,23のしきい値電圧VT2,VT3は製造プロセ
スによりバラツキ、そのため式（２）よりわかるように
出力の直電位VOUTのレベルの調節は不可能であった。こ
のため従来より、電荷転送装置と、周辺回路との直接接
続はむずかしく、第３図に示す様に、クランプ回路30等
を介在させて直流レベルを制御する必要がった。
トランジスタ22,23のしきい値電圧VT2,VT3は製造プロセ
スによりバラツキ、そのため式（２）よりわかるように
出力の直電位VOUTのレベルの調節は不可能であった。こ
のため従来より、電荷転送装置と、周辺回路との直接接
続はむずかしく、第３図に示す様に、クランプ回路30等
を介在させて直流レベルを制御する必要がった。
本発明の電荷転送装置の出力回路は、電荷転送部から
の転送電荷を受ける第１のフローティングディフュージ
ョン部および該第１のフローティングディフュージョン
部の電位を受ける第１の出力部からなる出力回路と、第
２のフローティングディフュージョン部および該２のフ
ローティングディフュージョン部の電位を受ける第２の
出力部からなるダミー出力回路と、前記第２の出力部の
出力電位と基準電位とを比較する比較部と、該比較部の
出力を前記第１及び第２のフローティングディフュージ
ョン部のそれぞれのリセットトランジスタのドレイン端
子にそれぞれ接続する手段とを有している。
の転送電荷を受ける第１のフローティングディフュージ
ョン部および該第１のフローティングディフュージョン
部の電位を受ける第１の出力部からなる出力回路と、第
２のフローティングディフュージョン部および該２のフ
ローティングディフュージョン部の電位を受ける第２の
出力部からなるダミー出力回路と、前記第２の出力部の
出力電位と基準電位とを比較する比較部と、該比較部の
出力を前記第１及び第２のフローティングディフュージ
ョン部のそれぞれのリセットトランジスタのドレイン端
子にそれぞれ接続する手段とを有している。
このように、本発明によれば、フローティング・ディ
フュージョン部に接続されたリセットトランジスタのド
レイン電位を制御するフィードバック回路を備えている
ので、使用トランジスタのしきい値電圧がプロセスバラ
ツキによって変動しても一定の直流レベルを出力信号に
与えることができる。
フュージョン部に接続されたリセットトランジスタのド
レイン電位を制御するフィードバック回路を備えている
ので、使用トランジスタのしきい値電圧がプロセスバラ
ツキによって変動しても一定の直流レベルを出力信号に
与えることができる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す接続回路図である。
本実施例の回路では、ダミー出力回路50を用い、出力直
流レベルの制御を可能としている。以下に、より詳細に
動作を説明する。ダミー出力回路50の出力VOUT Aは、コ
ンパレーター５により基準電位Vrefと比べられる。いま
仮に、VOUT A＞Vrefであればコンパレータ５の出力電圧
VRDは低下する。VRDが低下すれば、トランジスタ５は常
にON状態であるので、ソースフォロー回路トランジスタ
52のゲート電位も低下し、結果として出力VOUT Aが低下
する。この低下はVOUT A＝Vrefとなった時点で停止す
る。このようにして、出力VOUT Aの直流電圧レベルはつ
ねに基準電圧Vrefと同一となるように制御されている。
これにより、トランジスタ52,53のしきい値電圧がバラ
ツいてもコンパレーター５により基準電圧Vrefとの差を
検出しその差を出力回路60のリセットトランジスタ61の
ドレイン（VRD）に加えることにより、つねに出力回路6
0の出力回路60の出力VOUT Bの直流レベルは基準電圧Vre
fと等しくなる。
本実施例の回路では、ダミー出力回路50を用い、出力直
流レベルの制御を可能としている。以下に、より詳細に
動作を説明する。ダミー出力回路50の出力VOUT Aは、コ
ンパレーター５により基準電位Vrefと比べられる。いま
仮に、VOUT A＞Vrefであればコンパレータ５の出力電圧
VRDは低下する。VRDが低下すれば、トランジスタ５は常
にON状態であるので、ソースフォロー回路トランジスタ
52のゲート電位も低下し、結果として出力VOUT Aが低下
する。この低下はVOUT A＝Vrefとなった時点で停止す
る。このようにして、出力VOUT Aの直流電圧レベルはつ
ねに基準電圧Vrefと同一となるように制御されている。
これにより、トランジスタ52,53のしきい値電圧がバラ
ツいてもコンパレーター５により基準電圧Vrefとの差を
検出しその差を出力回路60のリセットトランジスタ61の
ドレイン（VRD）に加えることにより、つねに出力回路6
0の出力回路60の出力VOUT Bの直流レベルは基準電圧Vre
fと等しくなる。
このダミー出力回路50は、ダイオード57とトランジス
タ51〜53とから形成されており、それぞれ出力回路60の
フローティング・ディフュージョン部が形成するダイオ
ード67とトランジスタ61〜63と同一の大きさと電圧利得
βを持つように形成されている。このように同一の構成
要素で形成されたダミー出力回路50は、出力回路60と同
一の入，出力特性を有する。よって、第１図に示すよう
に、コンパレータ５の出力をダミー出力回路50のトラン
ジスタ51のドレインに接続されたRDA端子に出力回路60
のリセットトランジスタ61のドレインに接続されたRDB
端子と同様に接続することによりVref＝VOUT A＝VOUT B
となるように制御される。
タ51〜53とから形成されており、それぞれ出力回路60の
フローティング・ディフュージョン部が形成するダイオ
ード67とトランジスタ61〜63と同一の大きさと電圧利得
βを持つように形成されている。このように同一の構成
要素で形成されたダミー出力回路50は、出力回路60と同
一の入，出力特性を有する。よって、第１図に示すよう
に、コンパレータ５の出力をダミー出力回路50のトラン
ジスタ51のドレインに接続されたRDA端子に出力回路60
のリセットトランジスタ61のドレインに接続されたRDB
端子と同様に接続することによりVref＝VOUT A＝VOUT B
となるように制御される。
なお、出力回路60では、ダイオード67は電荷転送部70
の電荷転送の最終段のフローティング・ディフュージョ
ン部が形成するダイオードで、そのリセットトランジス
タ61との接続部の電位がトランジスタ62,63のソースフ
ォロワー回路を介して出力され、周辺回路に直接加えら
れる。
の電荷転送の最終段のフローティング・ディフュージョ
ン部が形成するダイオードで、そのリセットトランジス
タ61との接続部の電位がトランジスタ62,63のソースフ
ォロワー回路を介して出力され、周辺回路に直接加えら
れる。
第２図は本発明に関連する参考例を示す回路接続図で
ある。第１図の一実施例と異なる点は、ダミー回路50を
用いず、出力回路40のDCレベルをS/H回路２でサンプリ
ングし、その電圧と基準電圧Vrefとをコンパレータ５で
比べている点であり、基本的なフィードバック動作は第
１図の一実施例と同じである。ただしこの回路の動作に
おいては、S/HパルスφSHはリセットパルスφＲと同期
させ少なくともリセットパルスφＲがONしている期間に
出力VOUT CのDCレベルをサンプル・ホールドさせ、信号
情報をもった信号出力が出ている期間（リセットパルス
ＲがOFFの期間）はサンプルホールドしないようにす
る。簡単に言うならば、出力VOUT Cが直流レベルのみを
出力している期間のみサンプルホールド動作をするよう
にする。
ある。第１図の一実施例と異なる点は、ダミー回路50を
用いず、出力回路40のDCレベルをS/H回路２でサンプリ
ングし、その電圧と基準電圧Vrefとをコンパレータ５で
比べている点であり、基本的なフィードバック動作は第
１図の一実施例と同じである。ただしこの回路の動作に
おいては、S/HパルスφSHはリセットパルスφＲと同期
させ少なくともリセットパルスφＲがONしている期間に
出力VOUT CのDCレベルをサンプル・ホールドさせ、信号
情報をもった信号出力が出ている期間（リセットパルス
ＲがOFFの期間）はサンプルホールドしないようにす
る。簡単に言うならば、出力VOUT Cが直流レベルのみを
出力している期間のみサンプルホールド動作をするよう
にする。
このようにサンプルホールド動作をすることにより、
第１図の一実施例と同様に出力VOUT Cの直流レベルを基
準電圧Vrefと同一とすることができ、トランジスタ62,6
3のしきい値電圧のバラツキによるオフセット電圧を吸
収している。
第１図の一実施例と同様に出力VOUT Cの直流レベルを基
準電圧Vrefと同一とすることができ、トランジスタ62,6
3のしきい値電圧のバラツキによるオフセット電圧を吸
収している。
以上説明したように、本発明は、電荷転送装置の出力
回路において、フローティングディフュージョン部の電
荷をリセットするトランジスタのドレイン端子に制御さ
れた電位を与えるフィードバック回路を内蔵することに
より、出力回路のオフセットバラツキを抑制できる効果
があり、周辺回路との直接接続が可能となりその効果は
大である。
回路において、フローティングディフュージョン部の電
荷をリセットするトランジスタのドレイン端子に制御さ
れた電位を与えるフィードバック回路を内蔵することに
より、出力回路のオフセットバラツキを抑制できる効果
があり、周辺回路との直接接続が可能となりその効果は
大である。
上記のバラツキの抑制以外に、リセットトランジスタ
のドレイン端子電圧を制御することにより、出力オフセ
ット電圧バラツキのみならずオフセット電圧自体も制御
でき、周辺回路との接続時の調節が可能であることは言
うまでもない。
のドレイン端子電圧を制御することにより、出力オフセ
ット電圧バラツキのみならずオフセット電圧自体も制御
でき、周辺回路との接続時の調節が可能であることは言
うまでもない。
また上記したフィードバック回路はフローティングデ
ィフュージョン型のセンスアンプのみならず、フローテ
ィングゲート型のセンスアンプも適用できる。
ィフュージョン型のセンスアンプのみならず、フローテ
ィングゲート型のセンスアンプも適用できる。
第１図は本発明の一実施例を示す回路図、第２図は本発
明に関連する参考例を示す回路図、第３図は従来例を示
す回路図である。 ２……サンプルホールド回路、４……バッファー、５…
…コンパレータ、10,70……電荷転送部、20,60……出力
回路、30……クランプ回路、50……ダミー回路、36……
コンデンサ、21,61……リセットトランジスタ、22,23,3
5,51〜53,62,63……トランジスタ、27,67……フローテ
ィング・ディフュージョン部が形成するダイオード、57
……ダイオード、Vref……基準電圧、VRD……リセット
トランジスタのドレイン電圧、RDA,RDB,RD……リセット
トランジスタのドレイン端子、OD……出力部トランジス
タのドレイン端子、VOUT A,VOUT B,VOUT C,VOUT……出
力、AG……電流制限用トランジスタのゲート端子、φＲ
……リセットパルス、φCL……クランプクロックパル
ス、Vcc……クランプ電圧。
明に関連する参考例を示す回路図、第３図は従来例を示
す回路図である。 ２……サンプルホールド回路、４……バッファー、５…
…コンパレータ、10,70……電荷転送部、20,60……出力
回路、30……クランプ回路、50……ダミー回路、36……
コンデンサ、21,61……リセットトランジスタ、22,23,3
5,51〜53,62,63……トランジスタ、27,67……フローテ
ィング・ディフュージョン部が形成するダイオード、57
……ダイオード、Vref……基準電圧、VRD……リセット
トランジスタのドレイン電圧、RDA,RDB,RD……リセット
トランジスタのドレイン端子、OD……出力部トランジス
タのドレイン端子、VOUT A,VOUT B,VOUT C,VOUT……出
力、AG……電流制限用トランジスタのゲート端子、φＲ
……リセットパルス、φCL……クランプクロックパル
ス、Vcc……クランプ電圧。
Claims (2)
- 【請求項１】電荷転送部からの転送電荷を受ける第１の
フローティングディフュージョン部および該第１のフロ
ーティングディフュージョン部の電位を受ける第１の出
力部からなる出力回路と、第２のフローティングディフ
ュージョン部および該第２のフローティングディフュー
ジョン部の電位を受ける第２の出力部からなるダミー出
力回路と、前記第２の出力部の出力電位と基準電位とを
比較する比較部と、該比較部の出力を前記第１および第
２のフローティングディフュージョン部のそれぞれのリ
セットトランジスタのドレイン端子にそれぞれ接続する
手段とを有することを特徴とする電荷転送装置の出力回
路。 - 【請求項２】前記第１の出力部の利得と前記第２の出力
部の利得が等しく、且つ前記第１のフローティングディ
フュージョン部のリセットトランジスタの利得と前記第
２のフローティングディフュージョン部のリセットトラ
ンジスタの利得が等しいことを特徴とする請求項１記載
の電荷転送装置の出力回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005231A JPH084137B2 (ja) | 1988-01-12 | 1988-01-12 | 電荷転送装置の出力回路 |
| DE68922627T DE68922627T2 (de) | 1988-01-12 | 1989-01-11 | Ausgangsschaltung einer Ladungsschiebeanordnung. |
| EP89100428A EP0324456B1 (en) | 1988-01-12 | 1989-01-11 | An output circuit of a charge transfer device |
| US07/296,574 US4974239A (en) | 1988-01-12 | 1989-01-12 | Output circuit of a charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005231A JPH084137B2 (ja) | 1988-01-12 | 1988-01-12 | 電荷転送装置の出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181564A JPH01181564A (ja) | 1989-07-19 |
| JPH084137B2 true JPH084137B2 (ja) | 1996-01-17 |
Family
ID=11605412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005231A Expired - Lifetime JPH084137B2 (ja) | 1988-01-12 | 1988-01-12 | 電荷転送装置の出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4974239A (ja) |
| EP (1) | EP0324456B1 (ja) |
| JP (1) | JPH084137B2 (ja) |
| DE (1) | DE68922627T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707784B2 (ja) * | 1990-03-10 | 1998-02-04 | 日本電気株式会社 | 電荷転送装置 |
| JP2666522B2 (ja) * | 1990-05-14 | 1997-10-22 | 日本電気株式会社 | 電荷転送装置 |
| KR920006991A (ko) * | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
| JP2586727B2 (ja) * | 1990-11-09 | 1997-03-05 | 三菱電機株式会社 | 電荷検出回路の制御装置 |
| US5349303A (en) * | 1993-07-02 | 1994-09-20 | Cirque Corporation | Electrical charge transfer apparatus |
| FR2707440B1 (fr) * | 1993-07-09 | 1995-08-18 | Thomson Csf Semiconducteurs | Convertisseur charge-tension à rétroaction commandée. |
| JP4305970B2 (ja) * | 1998-06-05 | 2009-07-29 | ソニー株式会社 | 固体撮像素子の駆動方法 |
| JP4200545B2 (ja) * | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| US6730863B1 (en) | 1999-06-22 | 2004-05-04 | Cirque Corporation | Touchpad having increased noise rejection, decreased moisture sensitivity, and improved tracking |
| JP2001298663A (ja) | 2000-04-12 | 2001-10-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| US20100078483A1 (en) * | 2008-09-26 | 2010-04-01 | Rong Liu | Arrangement for and method of generating uniform distributed line pattern for imaging reader |
| US7834676B2 (en) * | 2009-01-21 | 2010-11-16 | Samsung Electronics Co., Ltd. | Method and apparatus for accounting for changes in transistor characteristics |
| JP2010068545A (ja) * | 2009-12-21 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| JP2012054952A (ja) * | 2011-09-28 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
| JP5619122B2 (ja) * | 2012-12-19 | 2014-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置、ｘ線カメラ及び電子機器 |
| CN111369929B (zh) * | 2020-04-10 | 2021-07-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3946368A (en) * | 1974-12-27 | 1976-03-23 | Intel Corporation | System for compensating voltage for a CCD sensing circuit |
| US4156818A (en) * | 1975-12-23 | 1979-05-29 | International Business Machines Corporation | Operating circuitry for semiconductor charge coupled devices |
| US4099075A (en) * | 1977-03-23 | 1978-07-04 | General Electric Company | Signal detection apparatus using an adaptive threshold |
| JPS58177596A (ja) * | 1982-04-13 | 1983-10-18 | Sony Corp | 固体デジタルメモリの信号出力回路 |
| JPS5919297A (ja) * | 1982-07-23 | 1984-01-31 | Toshiba Corp | 電荷結合装置の出力回路 |
| US4556851A (en) * | 1983-08-22 | 1985-12-03 | Rca Corporation | Reduction of noise in signal from charge transfer devices |
| JPS6358968A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 電荷結合素子 |
| JP2635325B2 (ja) * | 1987-04-17 | 1997-07-30 | キヤノン株式会社 | 固体撮像装置 |
-
1988
- 1988-01-12 JP JP63005231A patent/JPH084137B2/ja not_active Expired - Lifetime
-
1989
- 1989-01-11 EP EP89100428A patent/EP0324456B1/en not_active Expired - Lifetime
- 1989-01-11 DE DE68922627T patent/DE68922627T2/de not_active Expired - Fee Related
- 1989-01-12 US US07/296,574 patent/US4974239A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68922627D1 (de) | 1995-06-22 |
| US4974239A (en) | 1990-11-27 |
| EP0324456B1 (en) | 1995-05-17 |
| DE68922627T2 (de) | 1995-12-21 |
| EP0324456A2 (en) | 1989-07-19 |
| EP0324456A3 (en) | 1990-10-31 |
| JPH01181564A (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084137B2 (ja) | 電荷転送装置の出力回路 | |
| US6140878A (en) | Transimpedance-type amplifier circuit with interchangeable resistance | |
| JP3320445B2 (ja) | 電流メモリセル | |
| JPH04343034A (ja) | 半導体センサ | |
| US6600513B1 (en) | Charge transfer device | |
| JP2666522B2 (ja) | 電荷転送装置 | |
| US4984256A (en) | Charge transfer device with booster circuit | |
| US4998265A (en) | Method of driving a charge detection circuit | |
| JP2672507B2 (ja) | 電荷転送素子 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JPH11312822A (ja) | イメージセンサー | |
| JP3701037B2 (ja) | サンプル・ホールド回路 | |
| GB2225187A (en) | Agc circuit | |
| JPS6152012A (ja) | 差動増幅回路 | |
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| JPH0656719B2 (ja) | 半導体記憶装置 | |
| JP2707784B2 (ja) | 電荷転送装置 | |
| JPH0249049B2 (ja) | ||
| JP2534717B2 (ja) | クランプ回路 | |
| JPS60241373A (ja) | 差動増幅回路 | |
| JPS6199998A (ja) | サンプル／ホ−ルド回路 | |
| JPS6226880Y2 (ja) | ||
| JPH02257317A (ja) | 電流源回路 | |
| JPH069328B2 (ja) | 自動利得制御増幅回路 | |
| JP2711856B2 (ja) | 半導体メモリの高電圧検出回路及びその製造方法 |