JPH0834334B2 - Semiconductor laser device and manufacturing method thereof - Google Patents
Semiconductor laser device and manufacturing method thereofInfo
- Publication number
- JPH0834334B2 JPH0834334B2 JP32329589A JP32329589A JPH0834334B2 JP H0834334 B2 JPH0834334 B2 JP H0834334B2 JP 32329589 A JP32329589 A JP 32329589A JP 32329589 A JP32329589 A JP 32329589A JP H0834334 B2 JPH0834334 B2 JP H0834334B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- groove
- semiconductor laser
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は遠距離光通信用光源に適した半導体レーザ素
子及びその製造方法に関し、特に、単一横モードで発振
し、低電流で安定に動作する半導体レーザ素子及びその
製造方法に関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor laser device suitable for a light source for long-distance optical communication and a method for manufacturing the same, and more particularly to a semiconductor laser device that oscillates in a single transverse mode and is stable at a low current. The present invention relates to an operating semiconductor laser device and a manufacturing method thereof.
(従来の技術) 1μm帯(1.1〜1.7μm)の波長領域で発振する半導
体レーザ素子は、高速遠距離通信分野に於ける光通信用
光源として盛んに研究されている。これは、この波長帯
に於ける光通信用石英ガラスファイバの伝搬損失が極め
て低いためである。特に、高純度材料を用いた低損失石
英ガラスファィバには、波長1.3μm領域に於いて材料
分散がないため、この波長領域のレーザ光を放射する半
導体レーザを用いることによって、1GHz・kmを越える高
い遮断周波数が得られる。(Prior Art) A semiconductor laser device that oscillates in a wavelength region of 1 μm band (1.1 to 1.7 μm) has been actively studied as a light source for optical communication in the field of high-speed long-distance communication. This is because the propagation loss of the silica glass fiber for optical communication in this wavelength band is extremely low. In particular, a low-loss silica glass fiber using a high-purity material has no material dispersion in the wavelength range of 1.3 μm. Therefore, by using a semiconductor laser that emits a laser beam in this wavelength range, it is possible to achieve a high value exceeding 1 GHz · km. The cutoff frequency is obtained.
第5図に、1.3μm帯の光通信用光源として使用され
る従来の半導体レーザ素子の断面図を示す。この半導体
レーザ素子は、埋込型ダブルヘテロ構造を有するもので
ある。FIG. 5 shows a sectional view of a conventional semiconductor laser device used as a light source for 1.3 .mu.m band optical communication. This semiconductor laser device has an embedded double hetero structure.
第5図からわかるように、半導体基板21上に、n型In
Pクラッド層23、ノンドープGaInAsP活性層24、p型InP
クラッド層25がこの順番で基板21側から積層されたダブ
ルヘテロ構造のメサストライプ状多層膜31が設けられて
いる。多層膜31が設けられている領域以外の領域の基板
21上には、p型InP電流ブロック層36及びn型InP電流ブ
ロック層37がこの順番で基板21側から積層された埋込層
が設けられている。埋込層は、多層膜31の側面を覆って
いる。n型InP電流ブロック層37及びp型InPクラッド層
25の上には、p型InP層38及びp型GaInAsPコンタクト層
26が、この順番で基板21側から積層されている。p型Ga
InAsPコンタクト層26上にはAuZu電極28が、基板21の裏
面にはAuGe電極29が形成されている。As can be seen from FIG. 5, n-type In is formed on the semiconductor substrate 21.
P-clad layer 23, non-doped GaInAsP active layer 24, p-type InP
A mesa stripe-shaped multilayer film 31 having a double hetero structure in which the clad layer 25 is laminated in this order from the substrate 21 side is provided. Substrate in a region other than the region where the multilayer film 31 is provided
A buried layer in which the p-type InP current blocking layer 36 and the n-type InP current blocking layer 37 are stacked in this order from the substrate 21 side is provided on the 21. The embedded layer covers the side surface of the multilayer film 31. n-type InP current blocking layer 37 and p-type InP clad layer
On top of 25, p-type InP layer 38 and p-type GaInAsP contact layer
26 are stacked in this order from the substrate 21 side. p-type Ga
An AuZu electrode 28 is formed on the InAsP contact layer 26, and an AuGe electrode 29 is formed on the back surface of the substrate 21.
第5図の半導体レーザ素子は、活性層24を含む多層膜
31の側面が埋込層によって覆われている。このために、
単一の横モードで発振するレーザ光が得られる。また、
レーザ光を発振させるために、ダブルヘテロ構造に対し
て順方向に電圧を印加する場合、埋込層内に設けられた
pn接合部には逆バイアスが印加される構成となってい
る。このために、埋込層を流れる無効電流が減少し、多
層膜31中を電流は集中して効率よく流れる。従って、発
振閾値は低下し、低電流での安定したレーザ発振が実現
する。但し、単一横モード発振を実現し、発振閾値(I
th)を20mA程度以下の低い値とするためには、活性層24
の幅を1.5μm〜2μm程度に設定する必要がある。The semiconductor laser device shown in FIG. 5 is a multilayer film including the active layer 24.
31 sides are covered by a buried layer. For this,
Laser light that oscillates in a single transverse mode can be obtained. Also,
If a voltage is applied to the double heterostructure in the forward direction to oscillate laser light, it is provided in the buried layer.
A reverse bias is applied to the pn junction. Therefore, the reactive current flowing through the buried layer decreases, and the current concentrates in the multilayer film 31 and flows efficiently. Therefore, the oscillation threshold is lowered, and stable laser oscillation at low current is realized. However, the single transverse mode oscillation is realized, and the oscillation threshold (I
th ) to a low value of about 20 mA or less, the active layer 24
It is necessary to set the width to about 1.5 μm to 2 μm.
次に、第5図の半導体レーザ素子の従来の製造方法に
ついて説明する。Next, a conventional method of manufacturing the semiconductor laser device of FIG. 5 will be described.
まず、LPE法により、半導体基板21上にn型InPクラッ
ド層23、ノンドープGaInAsP活性層24及びp型InPクラッ
ド層25をこの順番で基板21側から積層する。First, the n-type InP clad layer 23, the non-doped GaInAsP active layer 24, and the p-type InP clad layer 25 are laminated in this order from the substrate 21 side on the semiconductor substrate 21 by the LPE method.
次に、後工程で埋込層が埋め込まれる部分を形成する
ために、p型InPクラッド層25上に所望のパターンを有
するエッチングマスクを形成した後、該エッチングマス
クに覆われていない領域のp型InPクラッド層25、ノン
ドープGaInAsP活性層24、n型InPクラッド層23をエッチ
ングする。こうして、InPクラッド層23、GaInAsP活性層
24、InPクラッド層25からなるメサストライプ状の多層
膜31が基板21上に形成される。このときのエッチングマ
スクのパターンは、活性層24の幅を決定する重要なもの
である。Next, an etching mask having a desired pattern is formed on the p-type InP clad layer 25 in order to form a portion in which the burying layer is buried in a later step, and then the p of the region not covered with the etching mask is formed. The type InP clad layer 25, the non-doped GaInAsP active layer 24, and the n-type InP clad layer 23 are etched. Thus, the InP clad layer 23, GaInAsP active layer
A mesa stripe-shaped multilayer film 31 including the InP clad layer 25 is formed on the substrate 21. The pattern of the etching mask at this time is important for determining the width of the active layer 24.
上記のエッチングによりInPクラッド層23、GaInAsP活
性層24、InPクラッド層25が除去された領域の基板21上
に、LPE法により、p型InP電流ブロック層36及びn型In
P電流ブロック層37をこの順番で基板21側から積層す
る。このとき、埋込層が多層膜31の側面を覆うように
し、しかも、p型InP電流ブロック層36とn型InP電流ブ
ロック層37の界面(pn接合面)の高さが、活性層24の高
さに一致するようにする。The p-type InP current blocking layer 36 and the n-type In layer are formed by LPE on the substrate 21 in the region where the InP clad layer 23, the GaInAsP active layer 24, and the InP clad layer 25 have been removed by the above etching.
The P current blocking layer 37 is laminated in this order from the substrate 21 side. At this time, the buried layer covers the side surface of the multilayer film 31, and moreover, the height of the interface (pn junction surface) between the p-type InP current blocking layer 36 and the n-type InP current blocking layer 37 is equal to that of the active layer 24. Try to match the height.
エッチングマスク除去後、n型InP電流ブロック層37
及びInPクラッド層25の上に、LPE法によりp型InP層3
8、p型GaInAsPコンタクト層26をこの順番で基板21側か
ら積層する。After removing the etching mask, the n-type InP current blocking layer 37
And the p-type InP layer 3 on the InP clad layer 25 by the LPE method.
8. The p-type GaInAsP contact layer 26 is laminated in this order from the substrate 21 side.
次に、p型GaInAsPコンタクト層26上にAuZu電極28
を、基板21の裏面にAuGe電極29を形成する。Then, an AuZu electrode 28 is formed on the p-type GaInAsP contact layer 26.
Then, an AuGe electrode 29 is formed on the back surface of the substrate 21.
(発明が解決しようとする課題) しかしながら、上述の従来技術においては、以下に述
べる問題点があった。(Problems to be Solved by the Invention) However, the above-described conventional technology has the following problems.
所定幅の活性層24を形成するためには、基板21上の全
面に活性層24を含む多層の膜を形成した後、この多層の
膜の所定領域を高精度でエッチングし、所定幅の多層膜
31を形成する工程が必要である。レーザ発振の横モード
を安定化するためには、活性層24の幅の所定の値からの
ズレを0.1μm程度以下に抑える制御が必要である。上
記従来技術によれば、ウェハ上全面に形成された多層の
膜の所定部分を深くエッチングすることによって多層膜
31を形成するため、このような精度で、活性層24の幅を
再現性良く決定することは困難である。このため、活性
層24の幅に大きなバラツキが生じることになる。In order to form the active layer 24 having a predetermined width, a multi-layer film including the active layer 24 is formed on the entire surface of the substrate 21, and then a predetermined region of the multi-layer film is etched with high accuracy to obtain a multi-layer film having a predetermined width. film
A step of forming 31 is required. In order to stabilize the transverse mode of laser oscillation, it is necessary to control the deviation of the width of the active layer 24 from a predetermined value to about 0.1 μm or less. According to the above conventional technique, the multilayer film is formed by deeply etching a predetermined portion of the multilayer film formed on the entire surface of the wafer.
Since 31 is formed, it is difficult to accurately determine the width of the active layer 24 with such accuracy. Therefore, the width of the active layer 24 is greatly varied.
また、無効電流を低減するためには、埋込層に於ける
pn接合の高さを活性層の高さに一致させるように、各層
の層厚を制御しなければならない。pn接合の高さと活性
層24の高さとの間に大きなズレが生じてしまうと、活性
層24を流れることなく埋込層を流れる無効電流が増加す
る。このため、半導体レーザ素子の発振閾値が高くなっ
てしまう。In addition, in order to reduce the reactive current, in the buried layer
The layer thickness of each layer must be controlled so that the height of the pn junction matches the height of the active layer. If a large deviation occurs between the height of the pn junction and the height of the active layer 24, the reactive current flowing through the buried layer without flowing through the active layer 24 increases. Therefore, the oscillation threshold of the semiconductor laser device becomes high.
また、ダブルヘテロ構造を形成するための結晶成長工
程と埋込層を形成するための結晶成長工程との間に、エ
ッチング工程等の工程が必要であるため、工程が複雑で
ある。更に、上記の結晶成長工程間に、結晶層中に大気
雰囲気から不純物が混入してしまう可能性がある。Further, since a process such as an etching process is required between the crystal growing process for forming the double hetero structure and the crystal growing process for forming the buried layer, the process is complicated. Further, during the above crystal growth step, impurities may be mixed into the crystal layer from the atmosphere.
このように、従来技術によれば、製造工程中に生じた
寸法のバラツキ等のために、特性の劣化した半導体レー
ザ素子が多数形成されてしまうことがある。As described above, according to the conventional technique, a large number of semiconductor laser elements having deteriorated characteristics may be formed due to dimensional variations and the like generated during the manufacturing process.
本発明は、上記課題を解決するためになされたもので
あり、その目的とするところは、活性層の幅の制御を高
精度で行うことができる半導体レーザ素子及びその製造
方法を提供することにある。The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor laser device capable of controlling the width of an active layer with high accuracy and a method for manufacturing the same. is there.
本発明の他の目的は、埋込層の層厚の制御を高精度で
行う必要がない半導体レーザ素子及びその製造方法を提
供することにある。Another object of the present invention is to provide a semiconductor laser device and a method for manufacturing the same, which does not require highly accurate control of the thickness of the buried layer.
(課題を解決するための手段) 本発明の半導体レーザ素子は、半導体基板と、該半導
体基板上に形成された誘電体膜と、該誘電体膜に形成さ
れ、該基板に達っする溝と、該溝内の該基板上に設けら
れた、活性層を含むメサストライプ状の積層構造と、該
積層構造の両側面に設けられた埋込層とを備え、該基板
の主たる面が(100)面であり、該溝が<011>方向に沿
う溝であり、該積層構造の側面が{111}面のファセッ
トであり、該埋込層が該積層構造の抵抗よりも高い抵抗
を有しており、そのことにより上記目的が達成される。(Means for Solving the Problems) A semiconductor laser device of the present invention includes a semiconductor substrate, a dielectric film formed on the semiconductor substrate, and a groove formed in the dielectric film and reaching the substrate. , A mesa-stripe-shaped laminated structure including an active layer provided on the substrate in the groove, and embedded layers provided on both side surfaces of the laminated structure, and the main surface of the substrate is (100 ) Plane, the groove is a groove along the <011> direction, the side surface of the laminated structure is a facet of the {111} plane, and the buried layer has a resistance higher than that of the laminated structure. Therefore, the above-mentioned purpose is achieved.
本発明の製造方法は、(100)面を主たる面とする半
導体基板上に誘電体膜を形成する工程と、<011>方向
に沿う溝を該基板に達するようにして該誘電体膜に形成
する工程と、活性層を含むメサストライプ状の積層構造
を該溝内の該基板上にのみ選択的に成長させる工程と、
該積層構造の側面を該積層構造よりも高い抵抗を有する
材料で埋め込む工程と、を包含しており、そのことによ
り上記目的が達成される。The manufacturing method of the present invention comprises a step of forming a dielectric film on a semiconductor substrate having a (100) plane as a main surface, and forming a groove along the <011> direction in the dielectric film so as to reach the substrate. And a step of selectively growing a mesa stripe-shaped laminated structure including an active layer only on the substrate in the groove,
Embedding the side surface of the laminated structure with a material having a higher resistance than that of the laminated structure, thereby achieving the above object.
(実施例) 以下に本発明を実施例について説明する。(Example) Hereinafter, the present invention will be described with reference to Examples.
第1図に、本発明の第1の実施例の断面図を示す。 FIG. 1 shows a sectional view of the first embodiment of the present invention.
面方位(100)のn型InP基板1の上に、Si3N4膜から
なる非晶質の誘電体膜(膜厚0.2〜0.5μm)2が設けら
れている。誘電体膜2には、基板1に達する幅5μmの
溝10が[011]方向(共振器方向、図面に垂直)に沿う
ようにして設けられている。基板1に達する溝10が誘電
体膜2に設けられているので、溝10を介して電極間に駆
動電流が流れることになる。An amorphous dielectric film (film thickness 0.2 to 0.5 μm) 2 made of a Si 3 N 4 film is provided on an n-type InP substrate 1 having a plane orientation (100). The dielectric film 2 is provided with a groove 10 having a width of 5 μm which reaches the substrate 1 along the [011] direction (resonator direction, perpendicular to the drawing). Since the groove 10 reaching the substrate 1 is provided in the dielectric film 2, a drive current flows between the electrodes via the groove 10.
溝10内の基板1上には、Siドープn型InPクラッド層
(層厚2μm、キャリア濃度n〜1×1018cm-3)3、ノ
ンドープGaInAsP活性層(層厚0.15μm、発振波長1.3μ
m)4、Znドープp型InPクラッド層(層厚1μm、キ
ャリア濃度p〜5×1017cm-3)5、及びZnドープp型Ga
InAsPコンタクト層(層厚0.1μm、キャリア濃度p〜1
×1018cm-3)6がこの順番で基板1側から積層されたメ
サストライプ状の積層構造からなる多層膜11が設けられ
ており、ダブルヘテロ構造が形成されている。多層膜11
の側面は(111)B面であり、側面と基板1の表面との
なす角度は54.7度である。従って、この角度と溝10の幅
とp型InPクラッド層3の層厚とによって幾何学的に決
定される活性層4の幅は、2μmとなる。On the substrate 1 in the groove 10, Si-doped n-type InP clad layer (layer thickness 2 μm, carrier concentration n to 1 × 10 18 cm −3 ) 3, non-doped GaInAsP active layer (layer thickness 0.15 μm, oscillation wavelength 1.3 μm).
m) 4, Zn-doped p-type InP clad layer (layer thickness 1 μm, carrier concentration p to 5 × 10 17 cm −3 ) 5, and Zn-doped p-type Ga
InAsP contact layer (layer thickness 0.1 μm, carrier concentration p ~ 1
A multi-layer film 11 having a mesa-stripe-shaped laminated structure in which × 10 18 cm −3 ) 6 are laminated in this order from the substrate 1 side is provided, and a double hetero structure is formed. Multilayer film 11
Is a (111) B plane, and the angle between the side and the surface of the substrate 1 is 54.7 degrees. Therefore, the width of the active layer 4 geometrically determined by this angle, the width of the groove 10 and the layer thickness of the p-type InP clad layer 3 is 2 μm.
多層膜11が設けられている領域以外の領域の基板1上
には、埋込層として、多層膜11よりも抵抗の高いFeドー
プInP電流ブロック層(抵抗率105Ω・cm以上)7が、多
層膜11の側面を覆うようにして設けられている。An Fe-doped InP current blocking layer (resistivity 10 5 Ω · cm or more) 7 having a higher resistance than the multilayer film 11 is provided as an embedded layer on the substrate 1 in the region other than the region where the multilayer film 11 is provided. It is provided so as to cover the side surface of the multilayer film 11.
高抵抗InP電流ブロック層及びp型GaInAsPコンタクト
層6上にはAuZn電極8が、基板1の裏面にはAuGe電極9
が形成されている。An AuZn electrode 8 is provided on the high resistance InP current blocking layer and the p-type GaInAsP contact layer 6, and an AuGe electrode 9 is provided on the back surface of the substrate 1.
Are formed.
本実施例の半導体レーザ素子は、(111)B面ファセ
ットの側面を有するメサストライプ状のダブルヘテロ構
造を備えている。(111)B面ファセットと基板1の表
面とのなす角度は、結晶学的に定まった値(54.7度)で
ある。このような(111)B面ファセットの側面を有す
るメサストライプ状のダブルヘテロ構造によって、後述
するように、例えばMOCVD法を用いた選択成長によって
形成することができるという効果がもたらされる。The semiconductor laser device according to the present embodiment has a mesa-stripe-shaped double hetero structure having side surfaces of (111) B-facet. The angle formed by the (111) B-facet and the surface of the substrate 1 is a crystallographically determined value (54.7 degrees). The mesa-stripe-shaped double hetero structure having the side surfaces of the (111) B-facet has the effect that it can be formed by selective growth using, for example, the MOCVD method, as described later.
本実施例の半導体レーザ素子は、この角度と溝10の幅
とn型InPクラッド層3の層厚とによって定まるバラツ
キの少ない幅を有する活性層4を備えているため、発振
横モードが安定し、しかも素子間の特性バラツキが低減
されている。Since the semiconductor laser device of the present embodiment is provided with the active layer 4 having a width having a small variation determined by this angle, the width of the groove 10 and the layer thickness of the n-type InP cladding layer 3, the oscillation transverse mode is stable. In addition, variations in characteristics between elements are reduced.
また、埋込層が高抵抗層であり、しかも埋込層と基板
1との間に誘電体層2が設けられているため、埋込層を
流れる無効電流が低減されている。Further, since the buried layer is a high resistance layer and the dielectric layer 2 is provided between the buried layer and the substrate 1, the reactive current flowing through the buried layer is reduced.
以下に、第1図に示す半導体レーザ素子の作製方法に
ついて第2図を参照しながら説明する。Hereinafter, a method for manufacturing the semiconductor laser device shown in FIG. 1 will be described with reference to FIG.
まず、面方位(100)のn型InP基板1上に、プラズマ
CVD法を用いてSi3N4膜からなる誘電体膜2を形成した。
次に、通常のフォトエッチング工程により、幅5μmの
溝10を、[011]の方向に沿うようにして誘電体膜2に
形成した(第2図(a))。なお、溝10の深さが基板1
に達するように、エッチング条件を調節した。First, a plasma is formed on the n-type InP substrate 1 having a plane orientation (100).
A dielectric film 2 made of a Si 3 N 4 film was formed by using the CVD method.
Next, a groove 10 having a width of 5 μm was formed in the dielectric film 2 along the [011] direction by a normal photo-etching process (FIG. 2 (a)). In addition, the depth of the groove 10 is equal to
The etching conditions were adjusted so that
次に、MOCVD法を用いた選択成長により、溝10内の基
板1上にのみダブルテロ構造を有する多層膜11を形成し
た(第2図(b))。このとき、非晶質の誘電体膜2上
では結晶成長が起こらないようにした。結晶成長の際、
ガス種等を調節することにより、n型InPクラッド層
3、ノンドープGaInAsP活性層4、p型InPクラッド層
5、及びp型GaInAsPコンタクト層6をこの順番で基板
1側から連続的に成長させた。このとき、基板温度を約
650℃に、また、雰囲気圧力を約76Torrに保った。この
選択成長の際、(111)B面上には結晶成長が起こらな
いという成長速度の面方位依存性があり、結果成長後の
多層膜11の側面には、(111)B面ファセットが形成さ
れた。こうして、[011]方位に沿う溝10上には、結晶
成長面である上面を(100)面とし、溝10に沿う側面を
(111)B面とする多層膜11を形成した。Next, the multi-layer film 11 having the double terror structure was formed only on the substrate 1 in the groove 10 by selective growth using the MOCVD method (FIG. 2 (b)). At this time, crystal growth was prevented from occurring on the amorphous dielectric film 2. During crystal growth,
The n-type InP clad layer 3, the non-doped GaInAsP active layer 4, the p-type InP clad layer 5, and the p-type GaInAsP contact layer 6 were continuously grown in this order from the substrate 1 side by adjusting the gas species and the like. . At this time, the substrate temperature
The atmospheric pressure was maintained at 650 ° C and about 76 Torr. During this selective growth, there is a plane orientation dependence of the growth rate that crystal growth does not occur on the (111) B plane, and as a result, a (111) B plane facet is formed on the side surface of the multilayer film 11 after the growth. Was done. Thus, on the groove 10 along the [011] orientation, the multilayer film 11 having the upper surface which is the crystal growth surface as the (100) plane and the side surface along the groove 10 as the (111) B plane was formed.
次に、多層膜11を成長させなかった誘電体膜2上に、
高抵抗InP電流ブロック層7を、多層膜11の側面を覆う
ようにして成長させた。成長の際、基板温度を約550℃
に、また、雰囲気圧力を760Torr(常圧)に保った。こ
の成長条件では、選択成長が起こらないため、多層膜11
上にも誘電体膜2上にもほぼ同じ厚さの層が成長した
(第2図(c))。なお、誘電体膜2が非晶質膜である
ため、その上に成長させた高抵抗InP電流ブロック層7
は、非晶質又は多結晶となっている。Next, on the dielectric film 2 on which the multilayer film 11 was not grown,
The high resistance InP current blocking layer 7 was grown so as to cover the side surface of the multilayer film 11. During growth, the substrate temperature is about 550 ℃
The atmospheric pressure was maintained at 760 Torr (normal pressure). Under this growth condition, selective growth does not occur, so the multilayer film 11
Layers having almost the same thickness grew on both the top and the dielectric film 2 (FIG. 2 (c)). Since the dielectric film 2 is an amorphous film, the high resistance InP current blocking layer 7 grown thereon is
Is amorphous or polycrystalline.
上記の多層膜を形成したときの選択成長と埋込層を形
成したときの非選択的な成長とは、同一のMOCVD装置内
に於いて、ウェハを大気中に取り出すことなく、ただ温
度、圧力等の成長条件を変更するだけで連続して行っ
た。The selective growth when the above-mentioned multilayer film is formed and the non-selective growth when the buried layer is formed are the temperature and the pressure in the same MOCVD device without taking out the wafer into the atmosphere. It was carried out continuously only by changing the growth conditions such as.
次に、ポリイミド樹脂PIQ(不図示)をウェハ上の全
面に塗布した後、ポリイミド樹脂PIQ及び高抵抗InP電流
ブロック層7の一部をその表面からp型GaInAsPコンタ
クト層6の上面までエッチバックすることにより、ウェ
ハ表面の平坦化を行った(第2図(d))。Next, after applying a polyimide resin PIQ (not shown) on the entire surface of the wafer, the polyimide resin PIQ and part of the high resistance InP current blocking layer 7 are etched back from the surface to the upper surface of the p-type GaInAsP contact layer 6. As a result, the wafer surface was flattened (FIG. 2 (d)).
平坦化された高抵抗InP電流ブロック層7及びp型GaI
nAsPコンタクト層6上にAuZn電極8を形成した。また、
基板1の裏面にAuGe電極9を形成した(第2図
(e))。こうして、第1図の半導体レーザ素子が形成
された。Planarized high resistance InP current blocking layer 7 and p-type GaI
An AuZn electrode 8 was formed on the nAsP contact layer 6. Also,
An AuGe electrode 9 was formed on the back surface of the substrate 1 (FIG. 2 (e)). Thus, the semiconductor laser device of FIG. 1 was formed.
このように、本実施例では、所定幅を有する活性層4
を歩留り良く形成するために、MOCVD法により、活性層
4を含む多層膜11を基板1上の溝10の上にメサストライ
プ状に選択成長させた。こうしてリッジ状に成長させた
多層膜11の側面に(111)B面を有するファセットを形
成した。(111)B面ファセットと基板1の表面とのな
す角度は、結晶学的に定まった値(54.7度)であるた
め、溝10の幅に対してn型InPクラッド層3の層厚を調
節することによって活性層4幅を高精度で制御すること
ができた。こうしてリッジ状の多層膜11を形成したた
め、従来のようにウェハ上全面に形成された多層の膜の
所定部分を深くエッチングする工程が不要であった。こ
のため、活性層4の幅の設計寸法が2μm程度であるに
もかかわらず、この値からのズレを0.1μm以下に抑え
ることが容易であった。従って、活性層4の幅を再現性
良く制御することができ、活性層4の幅に大きなバラツ
キが生じてしまうことがなくなった。As described above, in this embodiment, the active layer 4 having a predetermined width is used.
In order to form the film with a high yield, the multi-layer film 11 including the active layer 4 was selectively grown on the groove 10 on the substrate 1 in the mesa stripe shape by the MOCVD method. Facets having a (111) B plane were formed on the side surfaces of the multilayer film 11 thus grown in a ridge shape. Since the angle formed by the (111) B-facet and the surface of the substrate 1 is a crystallographically determined value (54.7 degrees), the layer thickness of the n-type InP cladding layer 3 is adjusted with respect to the width of the groove 10. By doing so, the width of the active layer 4 could be controlled with high accuracy. Since the ridge-shaped multi-layered film 11 is formed in this manner, the step of deeply etching a predetermined portion of the multi-layered film formed on the entire surface of the wafer as in the conventional case is not necessary. For this reason, it was easy to suppress the deviation from this value to 0.1 μm or less, even though the design dimension of the width of the active layer 4 was about 2 μm. Therefore, the width of the active layer 4 can be controlled with good reproducibility, and the width of the active layer 4 is not greatly varied.
また、上記の選択成長と非選択な成長とを、同一のMO
CVD装置内に於いて、ウェハを大気中に取り出すことな
く連続的に行ったため、工程が簡単化され、大気雰囲気
から結晶層へ不純物が混入してしまうことが防止され
た。In addition, the above-mentioned selective growth and non-selective growth are carried out in the same MO.
Since the wafer was continuously processed in the CVD apparatus without being taken out into the atmosphere, the process was simplified and impurities were prevented from being mixed into the crystal layer from the atmosphere.
また、埋込層として設けた高抵抗InP電流ブロック層
7は、pn接合を有しない高抵抗層であるため、その層厚
を高精度で制御する必要がなかった。従って、工程バラ
ツキによって埋込層を流れる無効電流が増加してしまう
こともなく、発振閾値が低い半導体レーザ素子を歩留り
良く製造することができた。Further, since the high resistance InP current blocking layer 7 provided as the buried layer is a high resistance layer having no pn junction, it is not necessary to control the layer thickness with high accuracy. Therefore, the reactive current flowing through the buried layer does not increase due to the process variation, and the semiconductor laser device having a low oscillation threshold can be manufactured with high yield.
第2の実施例について、以下に第3図を参照しながら
説明する。The second embodiment will be described below with reference to FIG.
第2の実施例では、溝10の沿う方向が[01]であ
る。In the second embodiment, the direction along the groove 10 is [01].
面方位(100)のn型InP基板1の上に、Si3N4膜から
なる非晶質の誘電体膜(膜厚0.3μm)2が設けられて
いる。誘電体膜2には、基板1に達する幅1.5μmの溝1
0が[01]方向(共振器方向、図面に垂直)に沿うよ
うにして設けられている。溝10の沿う方向が[01]で
あることによって、選択的に溝10に成長する多層膜11の
側面である(111)B面と基板1の表面とがなす角度
は、結晶学的に決まる値(125.3度)となる。従って、
第1の実施例の場合とは異なり、第3図に示すように、
第2の実施例では活性層4の幅が溝10の幅よりも広くな
る。本実施例でも、溝10の幅に対してn型InPクラッド
層3の層厚を調節することによって、活性層4の幅を高
精度で制御することができる。従って、第1の実施例と
同様の効果を得ることができる。An amorphous dielectric film (film thickness 0.3 μm) 2 made of a Si 3 N 4 film is provided on an n-type InP substrate 1 having a plane orientation (100). The dielectric film 2 has a groove 1 with a width of 1.5 μm that reaches the substrate 1.
0 is provided along the [01] direction (resonator direction, perpendicular to the drawing). Since the direction along the groove 10 is [01], the angle formed by the (111) B plane, which is the side surface of the multilayer film 11 selectively growing in the groove 10, and the surface of the substrate 1 is crystallographically determined. It becomes a value (125.3 degrees). Therefore,
Unlike the case of the first embodiment, as shown in FIG.
In the second embodiment, the width of the active layer 4 is wider than the width of the groove 10. Also in this embodiment, the width of the active layer 4 can be controlled with high accuracy by adjusting the layer thickness of the n-type InP cladding layer 3 with respect to the width of the groove 10. Therefore, the same effect as that of the first embodiment can be obtained.
第3の実施例について、以下に第4図を参照しながら
説明する。第3の実施例では、ダブルヘテロ構造を有す
る多層膜11を形成する工程までは、第1の実施例の工程
と同様であるので、埋込層の形成工程以降の工程につい
て説明する。The third embodiment will be described below with reference to FIG. In the third embodiment, the steps up to the step of forming the multi-layer film 11 having the double hetero structure are the same as the steps of the first embodiment, so the steps after the step of forming the buried layer will be described.
第3の実施例を作製する際、多層膜11を選択成長によ
り形成した後、多層膜11が形成されていない領域の基板
1上に、第1の実施例と同様の方法により、埋込層とし
て、高抵抗InP電流ブロック層7を、多層膜11の側面を
覆うようにして成長させる。このとき、高抵抗InP電流
ブロック層7の層厚を多層膜11の膜厚よりも薄くする点
が、第1の実施例と異なる点のひとつである。In producing the third embodiment, after the multi-layer film 11 is formed by selective growth, the buried layer is formed on the substrate 1 in the region where the multi-layer film 11 is not formed by the same method as in the first embodiment. As a result, the high resistance InP current blocking layer 7 is grown so as to cover the side surface of the multilayer film 11. At this time, one of the differences from the first embodiment is that the layer thickness of the high resistance InP current blocking layer 7 is made smaller than the film thickness of the multilayer film 11.
高抵抗InP電流ブロック層7を形成した後、高抵抗InP
電流ブロック層7のうちp型GaInAsPコンタクト層6上
に位置する部分に対して、p型不純物のイオン注入を行
う。これによって、その部分のみを低抵抗のp型拡散層
13とする。After forming the high resistance InP current blocking layer 7, the high resistance InP is formed.
Ion implantation of p-type impurities is performed on a portion of the current block layer 7 located on the p-type GaInAsP contact layer 6. As a result, only that portion is a low resistance p-type diffusion layer.
Let's say 13.
次に、ウェハ上にSOG膜14を形成することによってウ
ェハ表面を平坦化した後、SOG膜14を表面からエッチバ
ックすることによってp型拡散層13の表面を露出させ
る。Next, the SOG film 14 is formed on the wafer to flatten the wafer surface, and then the SOG film 14 is etched back from the surface to expose the surface of the p-type diffusion layer 13.
最後に、p型拡散層13及びSOG膜14上にAuZn電極8を
形成し、基板1の裏面にAuGe電極9を形成する。Finally, the AuZn electrode 8 is formed on the p-type diffusion layer 13 and the SOG film 14, and the AuGe electrode 9 is formed on the back surface of the substrate 1.
本実施例の半導体レーザ素子によれば、他の実施例と
同様に、低電流で安定した単一横モード発振を達成する
ことができる。According to the semiconductor laser device of the present embodiment, it is possible to achieve stable single transverse mode oscillation with a low current, as in the other embodiments.
本実施例では、平坦化をSOG塗布法とエッチバック法
とを併用して行う例について説明したが、平坦化をSOG
塗布法だけで行っても良い。In this embodiment, the example in which the planarization is performed by using the SOG coating method and the etch back method together has been described.
It may be performed only by the coating method.
また、p型拡散層13を形成する方法として、イオン注
入法以外に、他のドーピング方法を用いても良い。Further, as a method for forming the p-type diffusion layer 13, other doping method may be used in addition to the ion implantation method.
なお、上記の何れの実施例でもGaInAsP系半導体材料
を用いたが、他の系、例えばAlGaAs系、InGaAlP系等の
半導体材料を用いても同様の効果を得ることができる。
半導体の導電型については、実施例の導電型を逆にした
ものであっても良い。Although the GaInAsP-based semiconductor material is used in any of the above-described embodiments, the same effect can be obtained by using other materials such as AlGaAs-based and InGaAlP-based semiconductor materials.
Regarding the conductivity type of the semiconductor, the conductivity type of the embodiment may be reversed.
また、上記実施例では、溝の沿う方向として[011]
の場合、及び[01]の場合について説明したが、<01
1>で示される他の結晶学的に同価な方向であっても良
い。In the above embodiment, the direction along the groove is [011].
The case of [01] and the case of [01] have been described.
Other crystallographically equivalent directions indicated by 1> may be used.
(発明の効果) このように本発明の半導体レーザ素子は、{111}面
の側面を有するメサストライプ状のダブルヘテロ構造を
備え、所望の値に幅が高精度で調節された活性層を有し
ているため、発振横モードが安定し、しかも素子間の特
性バラツキが低減されている。また、埋込層が高抵抗層
であり、しかも埋込層と基板との間に誘電体層が設けら
れているため、埋込層を流れる無効電流が減少し、発振
閾値が低減されている。(Effect of the Invention) As described above, the semiconductor laser device of the present invention has the mesa-stripe double hetero structure having the {111} face side surface and has the active layer whose width is adjusted to a desired value with high precision. As a result, the oscillation transverse mode is stable, and variations in characteristics between elements are reduced. Further, since the buried layer is a high resistance layer and the dielectric layer is provided between the buried layer and the substrate, the reactive current flowing through the buried layer is reduced and the oscillation threshold is reduced. .
本発明の製造方法によれば、{111}面の側面を有す
るダブルヘテロ構造の多層膜を基板上の溝に選択成長さ
せることによって、活性層幅の再現性良く高解像度で制
御することができる。このため、活性層幅に大きなバラ
ツキが生じない。従って、所定幅の活性層を有し、単一
横モードで安定に動作する半導体レーザ素子を歩留り良
く形成することができる。According to the manufacturing method of the present invention, the active layer width can be controlled with good reproducibility and high resolution by selectively growing a double heterostructure multilayer film having a {111} face side surface in a groove on a substrate. . Therefore, there is no large variation in the active layer width. Therefore, a semiconductor laser device having an active layer of a predetermined width and stably operating in a single transverse mode can be formed with a high yield.
また、ダブルヘテロ構造を形成するための層成長工程
と埋込層を形成するための層成長工程とを、それらの工
程の間にエッチング工程を行うことなく、同一装置内に
於いて連続的に行うことができる。このため、工程が簡
単化され、大気雰囲気から成長層へ不純物が混入してし
まうことが抑制される。Further, the layer growth step for forming the double hetero structure and the layer growth step for forming the buried layer are continuously performed in the same device without performing an etching step between those steps. It can be carried out. For this reason, the process is simplified and impurities are suppressed from being mixed into the growth layer from the air atmosphere.
また、埋込層の層厚を高精度で制御する必要がない、
このため、埋込層形成の際の工程バラツキによって埋込
層を流れる無効電流が増加してしまうこともなく、発振
閾値が低い半導体レーザ素子を歩留り良く製造すること
ができる。Further, it is not necessary to control the layer thickness of the buried layer with high precision,
Therefore, it is possible to manufacture a semiconductor laser device having a low oscillation threshold with a high yield without increasing the reactive current flowing through the buried layer due to the process variation in forming the buried layer.
従って、本発明によれば、低電流で単一横モード発振
を行う、特に、遠距離光通信用光源に適した半導体レー
ザ素子を歩留り良く提供することができる。Therefore, according to the present invention, it is possible to provide a semiconductor laser device that performs single transverse mode oscillation with a low current and is particularly suitable for a light source for long-distance optical communication with high yield.
第1図は本発明の第1の実施例を示す断面図、第2図
(a)〜(e)は第1の実施例の作製方法を説明するた
めの断面図、第3図は第2の実施例を示す断面図、第4
図は第3の実施例を示す断面図、第5図は従来例を示す
断面図である。 1……n型InP基板、2……誘電体膜、3……n型InPク
ラッド層、4……ノンドープGaInAsP活性層、5……p
型InPクラッド層、6……p型GaInAsPコンタクト層、7
……高抵抗InP電流ブロック層、8……AuZn電極、9…
…AuGe電極、10……溝、11……多層膜、13……p型拡散
層、14……SOG膜。FIG. 1 is a sectional view showing a first embodiment of the present invention, FIGS. 2 (a) to 2 (e) are sectional views for explaining a manufacturing method of the first embodiment, and FIG. 4 is a sectional view showing an embodiment of
FIG. 5 is a sectional view showing a third embodiment, and FIG. 5 is a sectional view showing a conventional example. 1 ... n-type InP substrate, 2 ... dielectric film, 3 ... n-type InP cladding layer, 4 ... non-doped GaInAsP active layer, 5 ... p
Type InP clad layer, 6 ... p type GaInAsP contact layer, 7
...... High resistance InP current blocking layer, 8 ...... AuZn electrode, 9 ...
… AuGe electrode, 10 …… groove, 11 …… multilayer film, 13 …… p-type diffusion layer, 14 …… SOG film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥村 敏之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 関 章憲 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 滝口 治久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 平1−239984(JP,A) 特開 昭62−244186(JP,A) 特開 昭63−73690(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiyuki Okumura 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Co., Ltd. Incorporated (72) Inventor Haruhisa Takiguchi 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Co., Ltd. (56) Reference JP-A 1-239984 (JP, A) JP-A-62-244186 (JP) , A) JP-A-63-73690 (JP, A)
Claims (2)
ライプ状の積層構造と、 該積層構造の両側面に設けられた埋込層とを備え、 該基板の主たる面が(100)面であり、 該溝が<011>方向に沿う溝であり、 該積層構造の側面が{111}面のファセットであり、 該埋込層が該積層構造の抵抗よりも高い抵抗を有してい
る半導体レーザ素子。1. A semiconductor substrate, a dielectric film formed on the semiconductor substrate, a groove formed in the dielectric film to reach the substrate, and provided in the groove on the substrate. A mesa stripe-shaped laminated structure including an active layer and buried layers provided on both side surfaces of the laminated structure, the main surface of the substrate being a (100) surface, and the groove being in a <011> direction. A semiconductor laser device in which the side surface of the laminated structure is a {111} facet and the buried layer has a resistance higher than that of the laminated structure.
に誘電体膜を形成する工程と、 <011>方向に沿う溝を該基板に達するようにして該誘
電体膜に形成する工程と、 活性層を含むメサストライプ状の積層構造を該溝内の該
基板上にのみ選択的に成長させる工程と、 該積層構造の側面部分を該積層構造よりも高い抵抗を有
する材料で埋め込む工程と、 を包含する半導体レーザ素子の製造方法。2. A step of forming a dielectric film on a semiconductor substrate having a (100) plane as a main surface, and a step of forming a groove along the <011> direction on the dielectric film so as to reach the substrate. And a step of selectively growing a mesa-stripe-shaped laminated structure including an active layer only on the substrate in the groove, and a step of embedding a side portion of the laminated structure with a material having a higher resistance than the laminated structure. And a method for manufacturing a semiconductor laser device including:
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32329589A JPH0834334B2 (en) | 1989-12-12 | 1989-12-12 | Semiconductor laser device and manufacturing method thereof |
US07/625,169 US5070510A (en) | 1989-12-12 | 1990-12-10 | Semiconductor laser device |
EP90313536A EP0433051B1 (en) | 1989-12-12 | 1990-12-12 | A semiconductor laser device and a method of producing the same |
DE69032451T DE69032451T2 (en) | 1989-12-12 | 1990-12-12 | Semiconductor laser and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32329589A JPH0834334B2 (en) | 1989-12-12 | 1989-12-12 | Semiconductor laser device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03183182A JPH03183182A (en) | 1991-08-09 |
JPH0834334B2 true JPH0834334B2 (en) | 1996-03-29 |
Family
ID=18153193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32329589A Expired - Fee Related JPH0834334B2 (en) | 1989-12-12 | 1989-12-12 | Semiconductor laser device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0834334B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299763A (en) * | 2001-04-03 | 2002-10-11 | Sony Corp | Semiconductor laser element and method of manufacturing the same |
US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
-
1989
- 1989-12-12 JP JP32329589A patent/JPH0834334B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03183182A (en) | 1991-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0433051B1 (en) | A semiconductor laser device and a method of producing the same | |
US5604764A (en) | Semiconductor laser | |
US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
EP0527615A1 (en) | Method of making tunable semiconductor laser | |
US4719633A (en) | Buried stripe-structure semiconductor laser | |
JP2716693B2 (en) | Semiconductor laser | |
JPS6318877B2 (en) | ||
US5524017A (en) | Quantum well semiconductor laser | |
EP0473443B1 (en) | Buried-stripe type semiconductor laser device | |
JPH0834334B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JPH0834336B2 (en) | Semiconductor laser device and manufacturing method thereof | |
US5360763A (en) | Method for fabricating an optical semiconductor device | |
JP2547459B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP2840833B2 (en) | Semiconductor laser manufacturing method | |
JPH05226774A (en) | Semiconductor laser element and its production | |
JPH05226767A (en) | Embedded semiconductor laser and manufacturing method thereof | |
JP2973215B2 (en) | Semiconductor laser device | |
JP2554192B2 (en) | Semiconductor laser manufacturing method | |
JP2708949B2 (en) | Method of manufacturing semiconductor laser device | |
JP2956255B2 (en) | Method for manufacturing ridge waveguide semiconductor laser | |
JP2003110195A (en) | Semiconductor light element and method for manufacturing the same | |
JP3080643B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JPH08316584A (en) | Semiconductor optical device and manufacturing method thereof | |
JPH05235477A (en) | Manufacture of semiconductor element | |
JPS62176182A (en) | Semiconductor laser and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |