JPH08328998A - ファイル制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、バス・リクエスト信号線を二重化
することなく、共用バスのバス・リクエスト信号のハー
ド故障を検出し、バス・リクエスト信号のハード故障に
起因するバス・ファイトを防止することを目的とする。 【構成】 データ転送制御機能を有する複数のファイル
制御装置間を接続する共用バスと、前記共用バスを使用
するときバス・リクエスト信号をアサートするバス・リ
クエスト信号線ＬＡ、ＬＢと、前記バス・リクエスト信
号を生成するバス・リクエスト生成部１ａと、バス・リ
クエスト信号発行要求コマンドを生成するコマンドデコ
ード部６ａとを備えるファイル制御装置Ａであって、相
手のファイル制御装置Ｂからのバス・リクエスト信号の
アサートがある一定時間以上検出できなかったとき、前
記コマンドデコード部６ａから、前記相手のファイル制
御装置Ｂに対しバス・リクエスト信号発行要求コマンド
を送信する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファイル制御装置間バ
スのバス・ファイト（競合）を防止できるようにするフ
ァイル制御装置に関する。

【０００２】例えば、ディスク制御装置内の機能装置
（チャネルアダプタやデバイスアダプタ等）である装置
モジュール（以下、「モジュール」という）は、モジュ
ール間で、データの転送を行うための共用のデータ・バ
ス（共用バス）を備えている。そして、このデータ・バ
スを使用するモジュールが、相手モジュールに対してデ
ータの転送を通知するためにバス・リクエスト信号を用
いている。

【０００３】２つのモジュールが同時にバス・リクエス
ト信号をアサート（信号をオンとする）した場合は、各
モジュール内で優先順位を決める分散調停を行い、予め
決められた優先順位の高いモジュールのバス・リクエス
トが有効となる。

【０００４】このような、バス・リクエスト信号におい
ては、バス・リクエスト信号線が、途中で切れる等のハ
ード故障が発生した場合にもバス・ファイトを防止でき
るようにすることが望まれている。

【０００５】

【従来の技術】従来の装置モジュールにおいては、モジ
ュール間のバス・リクエスト信号線が、途中で切れる等
のハード故障が発生し、相手モジュールからのバス・リ
クエスト信号が検出できない場合がある。このような場
合、各モジュールは、相手モジュールのバス使用タイミ
ングを知ることができず、共用バスの使用を続行するこ
とが出来なかった。

【０００６】また、従来モジュール間のバス・リクエス
ト信号線の故障を検出するためには、バス・リクエスト
信号線の二重化を行い、一方のバス・リクエスト信号線
で送信した信号を、他方のバス・リクエスト信号線で返
送してもらい、各バス・リクエスト信号線の信号の比較
等を行っていた。

【０００７】

【発明が解決しようとする課題】上記従来のものにおい
ては、バス・リクエスト信号線が、途中で切れる等のハ
ード故障が発生した場合、各モジュールは、相手モジュ
ールのバス使用タイミングを知ることが出来ない。この
ため分散調停が行なえず、各モジュールが同時にバスを
使用開始することがあり、バス・ファイトが多発する恐
れがあった。また、ハード故障を検出するためには、バ
ス・リクエスト信号線を二重化する必要があり、二重化
したために故障の確率が増加する問題があった。

【０００８】本発明は、バス・リクエスト信号線を二重
化することなく、各モジュールが共用バスを介したコマ
ンドの送信により、相手モジュールに強制的にバス・リ
クエスト信号をアサートさせ、相手モジュールのバス・
リクエスト信号にハード故障が発生していないことを確
認することで、バス・リクエスト信号のハード故障に起
因するバス・ファイトを防止することを目的とする。

【０００９】

【課題を解決するための手段】図１は本発明の原理説明
図、図２は本発明の原理説明図（その２）である。図
１、図２中、Ａ、Ｂはファイル制御装置、Ａｂ、Ｂｂは
記憶装置、ＬＡ、ＬＢはバス・リクエスト信号線、Ａ
１，Ａ２はタイマ回路、１ａはバス・リクエスト生成
部、２はリクエスト調停機能、６ａはコマンドデコード
部、１２ａはラッチ回路、１３ａはエラー検出部、１４
ａはバス制御部、２０ａはエラー時バス・リクエスト生
成部、３８ａはエラー検出部である。

【００１０】図２において、上位装置からの指示に対し
てファイル制御装置Ａが記憶装置Ａｂにデータのリード
／ライトを行う系と、上位装置からの指示に対してファ
イル制御装置Ｂが記憶装置Ｂｂにデータのリード／ライ
トを行う他系とがあり、ファイル制御装置Ａとファイル
制御装置Ｂ間はバス・リクエスト信号線ＬＡ、ＬＢ及び
共用バスにより接続されている。これにより、それぞれ
のファイル制御装置は他系の記憶装置にもアクセスが可
能となる。

【００１１】本発明は、上記従来の課題を解決するた
め、次のように構成した。データ転送制御機能を有する
複数のファイル制御装置間を接続する共用バスと、前記
共用バスを使用するときバス・リクエスト信号をアサー
トするバス・リクエスト信号線ＬＡ、ＬＢと、前記バス
・リクエスト信号を生成するバス・リクエスト生成部１
ａと、バス・リクエスト信号発行要求コマンドを生成す
るコマンドデコード部６ａとを備えるファイル制御装置
Ａであって、相手ファイル制御装置Ｂからのバス・リク
エスト信号のアサートがある一定時間以上検出できなか
ったとき、前記コマンドデコード部６ａから、前記相手
ファイル制御装置Ｂに対しバス・リクエスト信号発行要
求コマンドを送信する。

【００１２】また、ファイル制御装置間を接続する共用
バスと、前記共用バスを使用するときバス・リクエスト
信号をアサートするバス・リクエスト信号線ＬＡ、ＬＢ
と、前記バス・リクエスト信号を生成するバス・リクエ
スト生成部１ａと、相手ファイル制御装置Ｂからのバス
・リクエスト信号のアサート検出によってクリアされる
タイマ回路Ａ２と、バス・リクエスト信号発行要求コマ
ンドを生成するコマンドデコード部６ａとを備えたファ
イル制御装置Ａであって、前記タイマ回路Ａ２がオーバ
ーフローとなったとき、前記コマンドデコード部６ａか
ら、前記相手ファイル制御装置Ｂに対しバス・リクエス
ト信号発行要求コマンドを送信する。

【００１３】さらに、前記バス・リクエスト生成部１ａ
は、前記タイマ回路Ａ２のオーバーフロー信号をパルス
化してバス・リクエスト信号を生成する。また、前記タ
イマ回路Ａ２のオーバーフロー後のバス・リクエスト信
号アサート後、前記相手ファイル制御装置Ｂからのバス
・リクエスト信号検出タイミングに、前記相手ファイル
制御装置Ｂからのバス・リクエスト信号が検出されない
ときセットされるラッチ回路１２ａを設ける。

【００１４】さらに、データ転送制御機能を有する複数
のファイル制御装置間を接続する共用バスと、前記共用
バスを使用するときバス・リクエスト信号をアサートす
るバス・リクエスト信号線ＬＡ、ＬＢと、前記バス・リ
クエスト信号を生成するバス・リクエスト生成部１ａ
と、相手ファイル制御装置Ｂからのバス・リクエスト信
号のアサート検出によってクリアされるタイマ回路Ａ２
と、自ファイル制御装置Ａのバス・リクエスト信号のア
サートによってクリアされるタイマ回路Ａ１と、バス・
リクエスト信号発行要求コマンドを生成するコマンドデ
コード部６ａと、前記タイマ回路Ａ２がオーバーフロー
となったとき、前記コマンドデコード部６ａから、前記
相手ファイル制御装置Ｂに対しバス・リクエスト信号発
行要求コマンドを送信し、その後、前記タイマ回路Ａ１
がオーバーフローとなり、かつ、前記相手ファイル制御
装置Ｂからのバス・リクエスト信号のアサートを検出し
たときセットされるエラー検出部３８ａとを備える。

【００１５】また、データ転送制御機能を有する複数の
ファイル制御装置間を接続する共用バスと、前記共用バ
スを使用するときバス・リクエスト信号をアサートする
バス・リクエスト信号線ＬＡ、ＬＢと、前記バス・リク
エスト信号を生成するバス・リクエスト生成部１ａと、
相手ファイル制御装置Ｂからのバス・リクエスト信号の
アサート検出によってクリアされるタイマ回路Ａ２と、
自ファイル制御装置Ａのバス・リクエスト信号のアサー
トによってクリアされるタイマ回路Ａ１と、バス・リク
エスト信号発行要求コマンドを生成するコマンドデコー
ド部６ａと、前記タイマ回路Ａ２のオーバーフロー後の
バス・リクエスト信号アサート後、前記相手ファイル制
御装置Ｂからのバス・リクエスト信号検出タイミング
に、前記相手ファイル制御装置Ｂからのバス・リクエス
ト信号が検出されないときセットされるラッチ回路１２
ａと、前記ラッチ回路１２ａのセット後、前記タイマ回
路Ａ１がオーバーフローとなった後、前記相手ファイル
制御装置Ｂからのバス・リクエスト信号のアサートが検
出できないときセットされるエラー検出部１３ａとを備
える。

【００１６】さらに、前記エラー検出部１３ａのセット
後、相手ファイル制御装置Ｂに対して発行するバス・シ
ーケンス切換コマンドを生成するコマンドデコード部６
ａを備える。

【００１７】また、前記相手ファイル制御装置Ｂに対し
てバス・シーケンス切換コマンドを発行した後、前記タ
イマ回路Ａ２のクリアからオーバーフローまでの間、バ
ス・リクエスト信号をアサートするためのタイミング信
号を生成するエラー時バス・リクエスト生成部２０ａを
備える。

【００１８】さらに、前記エラー検出部３８ａのセット
後、前記相手ファイル制御装置Ｂからのバス・シーケン
ス切換コマンドの受信により、前記相手ファイル制御装
置Ｂからのバス・リクエスト信号で、前記共用バスを活
性化できるバス制御部１４ａを備える。

【００１９】

【作用】上記構成に基づく本発明の作用を説明する。フ
ァイル制御装置Ａは、相手ファイル制御装置Ｂからのバ
ス・リクエスト信号がある一定時間以上検出できなかっ
たとき、コマンドデコード部６ａから、前記相手ファイ
ル制御装置Ｂに対しバス・リクエスト信号発行要求コマ
ンドを送信する。これにより、所定のタイミングで相手
ファイル制御装置Ｂからのバス・リクエスト信号のアサ
ートが検出できたときバス・リクエスト信号線ＬＡ、Ｌ
Ｂが正常であると判断でき、また、所定のタイミングで
相手ファイル制御装置Ｂからのバス・リクエスト信号の
アサートが検出できないときバス・リクエスト信号線Ｌ
Ａ、ＬＢのどこかに故障があると判断できる。

【００２０】また、ファイル制御装置Ａは、相手ファイ
ル制御装置Ｂからのバス・リクエスト信号のアサート検
出によってクリアされるタイマ回路Ａ２がオーバーフロ
ーとなったとき、コマンドデコード部６ａから、前記相
手ファイル制御装置Ｂに対しバス・リクエスト信号発行
要求コマンドを送信する。このため、相手ファイル制御
装置Ｂからのバス・リクエスト信号のアサートを、タイ
マ回路Ａ２でカウントしたある一定時間内に検出できた
かどうかを監視して、前記バス・リクエスト信号がある
一定時間以上検出できなかったとき自動的にコマンドデ
コード部６ａから、前記相手ファイル制御装置Ｂに対し
バス・リクエスト信号発行要求コマンドを送信すること
ができる。

【００２１】さらに、バス・リクエスト生成部１ａは、
前記タイマ回路Ａ２のオーバーフロー信号をパルス化し
てバス・リクエスト信号を生成する。このため、前記タ
イマ回路Ａ２のオーバーフロー信号をパルス化した信号
を、相手ファイル制御装置Ｂに対するバス・リクエスト
信号として使用することができ、バス・リクエスト信号
生成が容易になる。

【００２２】また、前記タイマ回路Ａ２のオーバーフロ
ー後のバス・リクエスト信号アサート後、前記相手ファ
イル制御装置Ｂからのバス・リクエスト信号検出タイミ
ングに、前記相手ファイル制御装置Ｂからのバス・リク
エスト信号が検出されないときラッチ回路１２ａがセッ
トされる。このため、このラッチ回路１２ａがセットさ
れたときの出力信号を用いて、ファイル制御装置Ａをエ
ラー処理に自動的に切り換えることができる。

【００２３】さらに、相手ファイル制御装置Ｂからのバ
ス・リクエスト信号のアサート検出によってクリアされ
るタイマ回路Ａ２が、オーバーフローとなったとき、コ
マンドデコード部６ａから、前記相手ファイル制御装置
Ｂに対しバス・リクエスト信号発行要求コマンドを送信
し、その後、ファイル制御装置Ａのバス・リクエスト信
号のアサートによってクリアされるタイマ回路Ａ１がオ
ーバーフローとなり、かつ、前記相手ファイル制御装置
Ｂからのバス・リクエスト信号のアサートを検出したと
きに、エラー検出部３８ａがセットされる。このため、
このエラー検出部３８ａがセットされたときの出力信号
により、相手ファイル制御装置Ｂからのバス・リクエス
ト信号のアサートは検出できたので、バス・リクエスト
信号線ＬＡ側の故障と判断できる。この場合、相手ファ
イル制御装置Ｂがこの故障を検出するまで共用バスの使
用を中止することによりバス・ファイトを防止すること
ができる。

【００２４】また、前記タイマ回路Ａ２のオーバーフロ
ー後のバス・リクエスト信号アサート後、前記相手ファ
イル制御装置Ｂからのバス・リクエスト信号検出タイミ
ングに、前記相手ファイル制御装置Ｂからのバス・リク
エスト信号が検出されないときラッチ回路１２ａがセッ
トされ、前記ラッチ回路１２ａのセット後、前記タイマ
回路Ａ１がオーバーフローとなった後、前記相手ファイ
ル制御装置Ｂからのバス・リクエスト信号のアサートが
検出できないときエラー検出部１３ａがセットされる。
このため、このエラー検出部１３ａがセットされたとき
の出力信号により、相手ファイル制御装置Ｂからのバス
・リクエスト信号のアサートは検出できなかったので、
バス・リクエスト信号線ＬＢ側の故障と判断できる。こ
の場合、ファイル制御装置Ａがエラー時の処理に切り換
えることにより、正常なバス・リクエスト信号線ＬＡを
使用してある程度の効率で共用バスの使用を続行するこ
とができる。

【００２５】さらに、前記エラー検出部１３ａのセット
後、コマンドデコード部６ａで相手ファイル制御装置Ｂ
に対して発行するバス・シーケンス切換コマンドを生成
する。これにより、ファイル制御装置Ａからのバス・リ
クエスト信号を使用してある程度の効率で、ファイル制
御装置Ａ、Ｂは共用バスの使用を続行することができ
る。

【００２６】また、前記相手ファイル制御装置Ｂに対し
てバス・シーケンス切換コマンドを発行した後、前記タ
イマ回路Ａ２のクリアからオーバーフローまでの間、エ
ラー時バス・リクエスト生成部２０ａでバス・リクエス
ト信号をアサートするためのタイミング信号を生成す
る。これにより、エラー時バス・リクエスト生成部２０
ａはタイマ回路Ａ２からの出力で、タイミング信号を容
易に生成でき、また、このエラー時バス・リクエスト生
成部２０ａからのバス・リクエスト信号を使用してある
程度の効率で、バス・ファイトすることなくファイル制
御装置Ａ、Ｂは、共用バスの使用を続行することができ
る。

【００２７】さらに、前記エラー検出部３８ａのセット
後、前記相手ファイル制御装置Ｂからのバス・シーケン
ス切換コマンドの受信により、バス制御部１４ａは前記
相手ファイル制御装置Ｂからのバス・リクエスト信号
で、前記共用バスを活性化できるようにする。このた
め、バス・リクエスト信号線ＬＡ側の故障の場合は、フ
ァイル制御装置Ａからのバス・リクエスト信号は使用し
ないため、ファイル制御装置Ａ、Ｂは、バス・ファイト
することなく共用バスの使用を続行することができる。

【００２８】また、共用バスを介して他系のファイル制
御装置Ｂの配下にある記憶装置Ｂｂに対してアクセス可
能となるように接続されたファイル制御装置Ａにおい
て、前記課題を解決するための手段を用いることによ
り、ファイル制御装置を含む全体の装置の信頼性を向上
することができる。

【００２９】

【実施例】図３〜図１２は本発明の実施例を示した図で
あり、以下、図面に基づいて実施例を説明する。

【００３０】１）：２個のモジュールの全体構成の説明 図３は装置構成図であり、モジュールＡとモジュールＢ
が、共用バス、バス・リクエスト信号線ＬＡ、バス・リ
クエスト信号線ＬＢを通して接続されている。そして、
これらのモジュールＡとモジュールＢには、それぞれリ
クエスト・パルス生成機能部１、リクエスト調停機能
２、バス制御機能３が設けてある。

【００３１】リクエスト・パルス生成機能部１は、自モ
ジュール（例えばモジュールＡ）が共用バスを使用する
とき、相手モジュール（例えばモジュールＢ）にバス・
リクエスト信号線を通しバス・リクエスト信号（１５）
又は（１６）を送信するものである。

【００３２】リクエスト調停機能２は、自モジュール
（例えばモジュールＡ）のバス・リクエスト信号（１
５）と相手モジュール（例えばモジュールＢ）のバス・
リクエスト信号（１６）が同時にアサートされた時、予
め決められた優先順位によりバス制御機能３を制御する
ものである。

【００３３】バス制御機能３は、リクエスト調停機能２
の出力信号により自モジュール（例えばモジュールＡ）
と共用バスとの接続のオン、オフを行うものである。 ＜共用バス使用シーケンスの説明＞図４は共用バス使用
シーケンスの説明図であり、図４（ａ）はバス・リクエ
ストが競合しない場合の説明、図４（ｂ）はバス・リク
エストが競合する場合の説明（優先順位はモジュールＡ
がモジュールＢより高い場合）である。以下、図３、図
４に基づいて共用バス使用シーケンスの説明をする。

【００３４】図４（ａ）において、モジュールＡがデー
タをモジュールＢに転送する場合、モジュールＡは、モ
ジュールＢにバス・リクエスト信号線ＬＡを通しバス・
リクエスト信号（１５）を送信する。その後モジュール
Ａは、モジュールＢに共用バスを通してデータを転送す
る。なお、上部のクロック信号は各部の動作の同期化の
ための信号である。

【００３５】図４（ｂ）において、モジュールＡがデー
タをモジュールＢに転送する場合、モジュールＡは、モ
ジュールＢにバス・リクエスト信号線ＬＡを通しバス・
リクエスト信号（１５）をアサートする。この時同時に
モジュールＢがモジュールＡにデータを転送するため、
バス・リクエスト信号線ＬＢでバス・リクエスト信号
（１６）をアサートする。

【００３６】これらのバス・リクエスト信号（１５）及
び（１６）のアサートをモジュールＡのリクエスト調停
機能２が検出し、このリクエスト調停機能２が、バス制
御機能３を優先順位に従って制御することにより、先ず
モジュールＡがモジュールＢに共用バスを通してデータ
を転送し、次にモジュールＢがモジュールＡに共用バス
を通してデータを転送する。

【００３７】２）：モジュールの詳細な説明 図５はモジュールＡの構成図である。モジュールＡは、
モジュールＢと共用バス、バス・リクエスト信号線Ｌ
Ａ、バス・リクエスト信号線ＬＢを介して接続されてい
る。

【００３８】モジュールＡには、リクエスト監視タイマ
Ａ１、リクエスト監視タイマＡ２、リクエスト調停機能
２、バス制御機能３、リクエストパルス生成機能４、パ
ルス切出機能５、送受信コマンドデコード機能６、送信
コマンドレジスタ７、受信コマンドレジスタ８、マルチ
プレクサ回路（ＭＰＸ）９、ラッチ回路１０、レジスタ
１２、エラーレジスタ１３、エラー検出レジスタ３８、
マルチプレクサ回路（ＭＰＸ）１４、レジスタ１５、オ
ア回路（ＯＲ）１６、１７、１８、エラー時バス・リク
エスト生成回路２０、アンド回路（Ａ）２１、２２、２
５、２６、３７、フリップフロップ（ＦＦ）２８、２
９、インバータ３２、３３、３４、３５が設けてある。

【００３９】リクエスト監視タイマＡ１は、電源がオン
となるパワーオン・リセット状態において始動し、この
リクエスト監視タイマＡ１がオーバーフローとなった場
合オーバーフロー信号（１）をアンド回路２５、アンド
回路３７に与え、また、このリクエスト監視タイマＡ１
はバス・リクエスト信号（１５）の送信（アサート）に
よりクリアされる。但し、後述のリクエスト・チェック
・コマンド送信時のバス・リクエスト信号（１５）送信
時はクリアされない。

【００４０】リクエスト監視タイマＡ２は、電源がオン
となるパワーオン・リセット状態において始動し、この
リクエスト監視タイマＡ２がオーバーフローとなった場
合オーバーフロー信号（２）を送受信コマンドデコード
機能６、エラー時バス・リクエスト生成回路２０、アン
ド回路２１、２６、３７に出力し、バス・リクエスト信
号（１６）の受信（アサート）によりクリアされる。

【００４１】リクエスト調停機能２は、バス・リクエス
ト信号（１５）と相手モジュールＢのバス・リクエスト
信号（１６）が同時にアサートされた時、予め決められ
た優先順位で共用バスを使用するようにマルチプレクサ
回路（ＭＰＸ）１４を介してバス制御機能３を制御する
ものである。

【００４２】バス制御機能３は、マルチプレクサ回路
（ＭＰＸ）１４の出力によりデータを送信するため共用
バスの開閉制御を行うものである。リクエストパルス生
成機能４は、ＣＰＵ（処理装置）等に接続されたプロセ
ッサ・バスと接続されており、モジュールＡが共用バス
を使用する時に、バス・リクエスト・パルスを生成する
ものである。このリクエストパルス生成機能４の出力
は、リクエスト監視タイマＡ１のクリア端子、オア回路
１８、アンド回路２２に与えられる。

【００４３】パルス切出機能５は、オア回路１６の出力
をバス・リクエスト信号（１５）として使用する波形に
切出を行うものである。送受信コマンドデコード機能６
は、送信コマンド及び受信コマンドをデコードして送受
信コマンドデコード信号であるシーケンス切換コマンド
（６）と送信リクエスト・チェック・コマンド（７）と
受信リクエスト・チェック・コマンド（８）を出力する
ものである。このシーケンス切換コマンド（６）は送信
コマンドレジスタ７とオア回路１６に与えられ、送信リ
クエスト・チェック・コマンド（７）は送信コマンドレ
ジスタ７とオア回路１６に与えられ、受信リクエスト・
チェック・コマンド（８）は送信コマンドレジスタ７と
レジスタ１５に与えられるものである。

【００４４】送信コマンドレジスタ７は、送信コマンド
を記憶するものであり、受信コマンドレジスタ８は、受
信コマンドを記憶するものである。マルチプレクサ回路
（ＭＰＸ）９は、オア回路１８の出力とエラー時バス・
リクエスト生成回路２０の出力信号（１４）のどちらか
を選択してバス・リクエスト信号（１５）を出力するも
のであり、ラッチ回路１０がセットされた出力信号（１
２）が入力された時、エラー時バス・リクエスト生成回
路２０の出力信号（１４）を選択するものである。

【００４５】ラッチ回路１０は、アンド回路２２の出力
によりセットされるレジスタ等であり、その出力信号
（１２）はマルチプレクサ回路（ＭＰＸ）９とリクエス
ト監視タイマＡ２の入力端子＊＊＊に与えられる。

【００４６】レジスタ１２は、アンド回路２６の出力に
よりセットされるラッチ回路であり、その出力信号
（９）はアンド回路２５に与えられる。エラーレジスタ
１３は、アンド回路２５の出力によりセットされ、その
出力信号（１０）は、プロセッサ・バス、オア回路１
６、アンド回路２１、２２に与えられる。

【００４７】マルチプレクサ回路（ＭＰＸ）１４は、リ
クエスト調停機能２の出力とバス・リクエスト信号（１
６）をインバータ３３で反転した信号のどちらかを選択
してバス制御機能３に出力するものであり、レジスタ１
５がセットされた出力が入力された時、インバータ３３
の出力を選択して出力するものである。

【００４８】レジスタ１５は、送受信コマンドデコード
機能６の出力信号であるリクエスト・チェック・コマン
ド（８）によりセットされ、その出力をマルチプレクサ
回路（ＭＰＸ）１４のセレクト端子に出力するものであ
る。オア回路１６、１７、１８は、入力信号の論理和演
算を行うものである。

【００４９】エラー時バス・リクエスト生成回路２０
は、バス・リクエスト信号線ＬＢ側に故障が発生した場
合にバス・リクエスト信号（１５）を生成する回路であ
る。アンド回路（Ａ）２１、２２、２５、２６、３７
は、入力信号の論理積演算を行うものである。

【００５０】フリップフロップ（ＦＦ）２８、２９は、
入力信号を１サイクル遅らせて出力する回路である。イ
ンバータ３２、３３、３４、３５は、入力信号を反転し
て出力する回路である。

【００５１】エラー検出レジスタ３８は、アンド回路３
７の出力によりセットされ、その出力信号（１１）は、
プロセッサ・バスに与えられる。なお、モジュールＢ
は、上記モジュールＡと同様の構成を持つものである。

【００５２】３）：エラー時バス・リクエスト生成回路
２０の説明 図６はエラー時バス・リクエスト生成回路２０の説明図
である。エラー時バス・リクエスト生成回路２０には、
パルス回路１１、オア回路１９、アンド回路２３、２
４、フリップフロップ２７、インバータ３１が設けてあ
る。

【００５３】パルス回路１１は、リクエスト監視タイマ
Ａ２のオーバーフロー信号（２）をパルス化し、その出
力信号（１３）をオア回路１９とアンド回路２３に出力
するものである。オア回路１９は、パルス回路１１の出
力信号（１３）とフリップフロップ（ＦＦ）２７の出力
信号（１４）の入力信号の論理和をアンド回路（２４）
に出力するものである。

【００５４】アンド回路（Ａ）２３は、パルス回路１１
の出力信号（１３）とフリップフロップ（ＦＦ）２７の
出力信号（１４）の入力信号の論理積をインバータ３１
を介してアンド回路（２４）に出力するものである。

【００５５】アンド回路（Ａ）２４は、オア回路１９の
出力とインバータ３１出力の入力信号の論理積をフリッ
プフロップ（ＦＦ）２７に出力するものである。フリッ
プフロップ（ＦＦ）２７は、アンド回路（２４）からの
入力信号を１サイクル遅らせて出力信号（１４）として
出力する回路である。

【００５６】４）：リクエスト監視タイマＡ２の説明 図７はリクエスト監視タイマＡ２の切り換えの説明図で
あり、リクエスト監視タイマＡ２には、カウンタ部４
１、アンド回路４２、４３、４４、オア回路４５、イン
バータ４６が設けてある。カウンタ部４１には、カウン
タビット（０）、（１）、（２）、・・・（ｎ）が設け
てある。

【００５７】各カウンタビット（０）、（１）、
（２）、・・・（ｎ）は、アンド回路４２の入力に接続
され、アンド回路４２は、ｎビットのカウンタ４１のオ
ーバーフローを出力するものである。アンド回路４２の
出力は、アンド回路４３に接続されている。

【００５８】アンド回路４３には、アンド回路４２の出
力とラッチ回路１０の出力信号（１２）をインバータ４
６で反転した信号が入力され、その出力はオア回路４５
を通してオーバーフロー信号（２）として出力される。

【００５９】アンド回路４４には、カウンタビット
（０）の出力とラッチ回路１０の出力信号（１２）が入
力され、その出力はオア回路４５を通してオーバーフロ
ー信号（２）として出力される。

【００６０】このリクエスト監視タイマＡ２の切り換え
は、ラッチ回路１０の出力信号（１２）が「低」レベル
の時、アンド回路４２の出力がアンド回路４３及びオア
回路４５を通してオーバーフロー信号（２）として出力
される。また、ラッチ回路１０の出力信号（１２）が
「高」レベルの時、カウンタビット（０）の出力がアン
ド回路４４及びオア回路４５を通してオーバーフロー信
号（２）として出力される。

【００６１】５）：モジュールＡの動作の説明 共用バス使用シーケンスの説明 図８は共用バス使用シーケンスの説明図であり、図８
（ａ）はバス・リクエストが競合しない場合の説明、図
８（ｂ）はバス・リクエストが競合する場合の説明（優
先順位はモジュールＡがモジュールＢより高い場合）で
ある。

【００６２】図８（ａ）において、モジュールＡがデー
タをモジュールＢに転送する場合、先ず、モジュールＡ
は、リクエスト・パルス生成機能４で出力信号（３）を
出力する。この出力信号（３）は、オア回路１８、マル
チプレクサ回路９を通し、バス・リクエスト信号線ＬＡ
でバス・リクエスト信号（１５）としてモジュールＢに
送信する。また、この出力信号（３）は、リクエスト監
視タイマＡ１のクリア端子にも同時に与えられる。

【００６３】その後、モジュールＡが共用バスを通して
モジュールＢにデータを転送する。なお、上部のクロッ
ク信号は各部の動作の同期化のための信号である。図８
（ｂ）において、モジュールＡがデータをモジュールＢ
に転送する場合、モジュールＡは、リクエスト・パルス
生成機能４で出力信号（３）を出力する。この出力信号
（３）は、オア回路１８、マルチプレクサ回路９を通
し、バス・リクエスト信号線ＬＡでバス・リクエスト信
号（１５）としてモジュールＢに送信する。

【００６４】この時同時にモジュールＢからのバス・リ
クエスト信号（１６）をバス・リクエスト信号線ＬＢで
受けたとき、リクエスト調停機能２に、バス・リクエス
ト信号（１５）とバス・リクエスト信号（１６）が入力
される。この時はリクエスト調停機能２が、マルチプレ
クサ回路１４を通し予め決められた優先順位に従ってバ
ス制御機能３を制御するより、先ずモジュールＡがモジ
ュールＢに共用バスを通してデータを転送し、次にモジ
ュールＢがモジュールＡに共用バスを通してデータを転
送することになる。

【００６５】 リクエスト監視タイマの動作の説明 図９はリクエスト監視タイマの動作説明図であり、図９
（ａ）はリクエスト監視タイマＡ１の動作説明、図９
（ｂ）はリクエスト監視タイマＡ２の動作説明である。

【００６６】図９（ａ）において、リクエスト監視タイ
マＡ１は、電源が投入されたタイミングで出力されるパ
ワーオン・リセットにより「００」にクリアされ、クロ
ックのサイクル毎にカウントアップされる。リクエスト
監視タイマＡ１のカウント「０３」の時、リクエスト・
パルス生成機能４で出力信号（３）が出力された場合、
リクエスト監視タイマＡ１は次のサイクルで「００」に
クリアされる。但し、リクエスト・チェック・コマンド
送信時のバス・リクエスト信号（１５）送信ではクリア
されない。

【００６７】図９（ｂ）において、リクエスト監視タイ
マＡ２は、電源が投入されたタイミングで出力されるパ
ワーオン・リセットにより「００」にクリアされ、クロ
ックのサイクル毎にカウントアップされる。リクエスト
監視タイマＡ２のカウント「０３」の時、モジュールＢ
からのバス・リクエスト信号（１６）を受信した場合、
リクエスト監視タイマＡ２は次のサイクルで「００」に
クリアされる。

【００６８】 リクエスト・チェック・コマンド送信
の説明 図１０はリクエスト・チェック・コマンド送信の説明図
である。一定時間内にモジュールＢからバス・リクエス
ト信号（１６）がアサートされない場合、リクエスト監
視タイマＡ２は、クリア信号が入力されないためカウン
ト「ＦＦ」でオーバーフローし、オーバーフロー信号
（２）を出力する。

【００６９】このオーバーフロー信号（２）の出力によ
り、送受信コマンドデコード機能６は出力信号（７）
を、オア回路１６を通しパルス切出機能５に出力する。
パルス切出機能５は、オア回路１８、マルチプレクサ回
路９を通し、バス・リクエスト信号線ＬＡでバス・リク
エスト信号（１５）としてモジュールＢに送信する。ま
たこの時、送受信コマンドデコード機能６は、送信コマ
ンドレジスタ７にバス・リクエスト・信号発行要求コマ
ンドであるリクエスト・チェック・コマンド（７）をセ
ットする。

【００７０】次に、モジュールＡからリクエスト・チェ
ック・コマンドを共用バスでモジュールＢに送信する。
リクエスト・チェック・コマンドを受信したモジュール
Ｂの送受信コマンドデコード機能６は、出力信号（６）
を出力する。このモジュールＢ内の出力信号（６）は、
モジュールＢ内のオア回路１６を通しモジュールＢ内の
パルス切出機能５に出力される。

【００７１】このパルス切出機能５のパルス出力信号
（４）は、モジュールＢ内のオア回路１８、マルチプレ
クサ回路９を通し、バス・リクエスト信号線ＬＢでバス
・リクエスト信号（１６）としてモジュールＡに送信す
る。このバス・リクエスト信号（１６）を受信したモジ
ュールＡは、リクエスト監視タイマＡ２のカウントを
「００」にクリアする。

【００７２】 バス・リクエスト信号にハード故障が
発生した場合の説明 ＜バス・リクエスト信号線の故障検出の説明＞モジュー
ルＡのリクエスト監視タイマＡ２がオーバーフロー信号
（２）を出力し、モジュールＢにリクエスト・チェック
・コマンドを送信した場合において、モジュールＡがバ
ス・リクエスト信号（１６）のアサートを検出できない
時がある。この時、モジュールＡは、バス・リクエスト
信号線ＬＡ側の故障か、バス・リクエスト信号線ＬＢ側
の故障かを判断するためリクエスト監視タイマＡ１がオ
ーバーフロー状態となるまで待つ。

【００７３】通常リクエスト監視タイマＡ１のカウンタ
値は、相手側のモジュールＢのリクエスト監視タイマＡ
２のカウンタ値と等しくなる。しかし、リクエスト・チ
ェック・コマンドが発行された場合、相手側のモジュー
ルＢのリクエスト監視タイマＡ２はモジュールＡからの
バス・リクエスト信号（１５）によりクリアされるがモ
ジュールＡのリクエスト監視タイマＡ１はクリアされな
い（図９のリクエスト監視タイマの動作説明図参照）。

【００７４】従って、リクエスト・チェック・コマンド
の発行後は、モジュールＡのリクエスト監視タイマＡ１
と相手側のモジュールＢのリクエスト監視タイマＡ２の
カウンタ値は等しくならない。

【００７５】しかし、モジュールＡがリクエスト・チェ
ック・コマンド発行時に、バス・リクエスト信号線ＬＡ
側に故障が発生してバス・リクエスト信号（１５）がア
サートされないとき、受信側モジュールＢのリクエスト
監視タイマＡ２はクリアされない。この場合は、送信側
モジュールＡのリクエスト監視タイマＡ１と受信側モジ
ュールＢのリクエスト監視タイマＡ２のカウンタ値は等
しいままとなる。

【００７６】従って、モジュールＡがリクエスト・チェ
ック・コマンド発行時に、バス・リクエスト信号線ＬＡ
側に故障が発生してバス・リクエスト信号（１５）がア
サートされないとき、即ちモジュールＡのリクエスト監
視タイマＡ１がオーバーフロー状態のとき、リクエスト
・チェック・コマンド受信側モジュールＢのリクエスト
監視タイマＡ２が、オーバーフロー状態となる。この
時、モジュールＢは、リクエスト・チェック・コマンド
を発行するためバス・リクエスト信号（１６）をアサー
トする。

【００７７】これにより、モジュールＡは、リクエスト
監視タイマＡ１がオーバーフロー状態の時バス・リクエ
スト信号（１６）のアサートを検出した場合は、バス・
リクエスト信号線ＬＡ側に故障が発生したと判断でき
る。

【００７８】また、モジュールＡは、モジュールＢにリ
クエスト・チェック・コマンドを送信したにも係わら
ず、モジュールＡのリクエスト監視タイマＡ１のオーバ
ーフロー状態でバス・リクエスト信号（１６）がアサー
トされなかった場合は、バス・リクエスト信号線ＬＢ側
に故障が発生してバス・リクエスト信号（１６）がアサ
ートされないと判断できる。

【００７９】このようにして、バス・リクエスト信号線
ＬＡ、ＬＢの二重化を行うことなく、バス・リクエスト
信号（１５）、（１６）のハード故障を検出することが
できる。

【００８０】＜バス・シーケンス切り換えの説明＞モジ
ュールＡがバス・リクエスト信号線ＬＢ側に故障が発生
したと判断した場合、モジュールＡはモジュールＢに共
用バスを介してバス・シーケンス変更通知コマンドであ
るバス・シーケンス切換コマンドを送信する。このバス
・シーケンス切換コマンド送信後、リクエスト監視タイ
マＡ２は、一旦、クリアされた後、前記バス・シーケン
ス切り換え後のタイマカウント動作を続行する。

【００８１】このバス・シーケンス切換コマンド送信
後、先ず、モジュールＡのリクエスト監視タイマＡ２が
クリアされた後、オーバーフローとなるまでの間、バス
・リクエスト信号（１５）がアサートされる。これによ
り、モジュールＡはバス・リクエスト信号（１５）がア
サートされている間のみ共用バスを使用する。

【００８２】上記、バス・シーケンス切換コマンド送信
後、クリアされた後、オーバーフローとなったモジュー
ルＡのリクエスト監視タイマＡ２は、次のサイクルです
ぐにクリアされ、カウント動作を続行する。再び、モジ
ュールＡのリクエスト監視タイマＡ２がオーバーフロー
となるまでの間、バス・リクエスト信号（１５）はネゲ
ート（信号オフ）され、この間は、モジュールＢが共用
バスを使用する。

【００８３】このように、バス・リクエスト信号線ＬＢ
側に故障が検出された後は、モジュールＡのリクエスト
監視タイマＡ２の動きに同期して、モジュールＡとモジ
ュールＢが交互に共用バスを使用する。

【００８４】＜タイミングチャートによるバス・リクエ
スト信号線ＬＢ側の故障の場合の説明＞図１１はバス・
リクエスト信号線ＬＢ側に故障が発生した場合の説明図
である。以下、点線で示したシーケンス（Ｓ１）〜（Ｓ
１１）に基づいて説明する。

【００８５】（Ｓ１）：一定時間内にモジュールＢから
バス・リクエスト信号（１６）を受信できない場合、モ
ジュールＡのリクエスト監視タイマＡ２がカウント値
「ＦＦ」でオーバーフローする。これにより、オーバー
フロー信号（２）が出力され、送受信コマンドデコード
機能６の出力信号（７）が出力される。この出力信号
（７）は、オア回路１６を介しパルス切出機能５に与え
られ出力信号（４）が出力される。

【００８６】（Ｓ２）：パルス切出機能５の出力信号
（４）は、オア回路１８、マルチプレクサ回路９を通し
バス・リクエスト信号（１５）としてモジュールＢに送
信されると共に、フリップフロップ２８に与えられる。

【００８７】（Ｓ３）：次に、モジュールＡは、共用バ
スを使用してリクエスト・チェック・コマンドをモジュ
ールＢに送信する。 （Ｓ４）：このリクエスト・チェック・コマンドを受信
した相手側モジュールＢは、モジュールＢの送受信コマ
ンドデコード機能６の出力信号（６）が出力され、この
出力信号（６）により、モジュールＢのパルス切出機能
５から出力信号（４）が出力される。ところが、バス・
リクエスト信号線ＬＢに故障があるためバス・リクエス
ト信号（１６）を、モジュールＡは、検出できない。

【００８８】（Ｓ５）：アンド回路２６は、オーバーフ
ロー信号（２）の出力とインバータ３２の出力（バス・
リクエスト信号（１６）が検出できない）とフリップフ
ロップ２９の出力（出力信号（４）をフリップフロップ
２８、２９で２サイクル遅らせた信号＝相手モジュール
Ｂからのバス・リクエスト信号（１６）の検出タイミン
グ）との論理積をレジスタ１２に出力する。このアンド
回路２６の出力によりセットされたレジスタ１２は、そ
の出力信号（９）はラッチされアンド回路２５に与えら
れる。

【００８９】（Ｓ６）：一方、モジュールＡのリクエス
ト監視タイマＡ１がカウント値「ＦＦ」でオーバーフロ
ーすると、このオーバーフロー信号（１）をアンド回路
２５に出力する。このため、アンド回路２５は、その出
力でエラーレジスタ１３をセットし、このエラー検出部
の出力信号（１０）がラッチされる。

【００９０】（Ｓ７）：エラーレジスタ１３の出力信号
（１０）により、バス・シーケンス切換コマンドを送信
するためリクエスト・パルス生成機能４から出力信号
（３）を出力し、この出力信号（３）をオア回路１８、
マルチプレクサ回路９を介し、バス・リクエスト信号線
ＬＡにバス・リクエスト信号（１５）として出力する。
また、この出力信号（１０）と出力信号（３）は、アン
ド回路２２に入力されラッチ回路１０をセットする。更
に、この出力信号（１０）はアンド回路２１に入力さ
れ、このアンド回路２１の出力をオア回路１７を介して
リクエスト監視タイマＡ２のクリア端子に入力し、リク
エスト監視タイマＡ２をクリアする。

【００９１】（Ｓ８）：ラッチ回路１０の出力信号（１
２）は、マルチプレクサ回路９のセレクト端子に入力さ
れると共に、リクエスト監視タイマＡ２の入力端子＊＊
＊に入力され、リクエスト監視タイマＡ２を１ビットカ
ウンタとして動作するように切り換える。

【００９２】（Ｓ９）：モジュールＡは、送信コマンド
レジスタ７からモジュールＢに共用バスを介してバス・
シーケンス切換コマンドを送信する。 （Ｓ１０）：また、リクエスト監視タイマＡ２のオーバ
ーフロー信号（２）がエラー時バス・リクエスト生成回
路２０のパルス回路１１に入力され、このパルス回路１
１の出力信号（１３）が、オア回路１９とアンド回路２
３に入力され、オア回路１９とアンド回路２３のもう１
つの入力はエラー時バス・リクエスト生成回路２０の出
力信号（１４）が与えられる。このアンド回路２３の出
力はインバータ３１を介してアンド回路２４に与えられ
る。

【００９３】したがって、アンド回路２４の出力は、出
力信号（１３）と出力信号（１４）が「高」レベルの時
「低」レベルとなり、出力信号（１３）が「高」レベル
で出力信号（１４）が「低」レベルの時「高」レベルと
なる。そして、このアンド回路２４の出力がフリップフ
ロップ２７に与えられ、このフリップフロップ２７の出
力が、エラー時バス・リクエスト生成回路２０の出力信
号（１４）として出力される。

【００９４】エラー時バス・リクエスト生成回路２０の
出力信号（１４）は、リクエスト監視タイマＡ２の最初
のオーバーフロー信号（２）（前記シーケンスＳ１の
時）で「高」レベルになっているため、今回のオーバー
フロー信号（２）の出力時は「低」レベルとなり、この
オーバーフロー信号（２）によりアンド回路２１、オア
回路１７を介してリクエスト監視タイマＡ２はすぐにク
リアされ、そして、次回のオーバーフロー信号（２）の
出力時は「高」レベルとなる。

【００９５】（Ｓ１１）：エラー時バス・リクエスト生
成回路２０の「高」レベルの時の出力信号（１４）は、
出力信号（１２）が「高」レベルのため、マルチプレク
サ回路９を介してバス・リクエス信号（１５）としてモ
ジュールＢに送信される。

【００９６】この様に、バス・リクエスト信号線ＬＢ側
に故障が検出された後（エラーレジスタ１３がセットさ
れた時）オーバーフローとなったリクエスト監視タイマ
Ａ２は、すぐにクリアされ、カウント動作を続行する。
そして再び、オーバーフローとなるまでの間バス・リク
エスト信号（１５）は、「低」レベル（ネゲート）とさ
れ、この間はモジュールＢが共用バスを使用する。

【００９７】これにより、バス・リクエスト信号線ＬＢ
側に故障の検出後は、モジュールＡのリクエスト監視タ
イマＡ２の動きに同期してモジュールＡ、モジュールＢ
が交互に共用バスを活性化して使用する。

【００９８】＜バス・リクエスト信号線ＬＡの故障の場
合の説明＞モジュールＡのリクエスト監視タイマＡ２が
オーバーフロー状態のときリクエスト監視タイマＡ１が
オーバーフローとなった前記シーケンス（Ｓ５）におい
て、モジュールＡがバス・リクエスト信号（１６）のア
サートを検出した場合、モジュールＡのバス・リクエス
ト信号線ＬＡの故障のためモジュールＢがバス・リクエ
スト信号（１５）を受信できなかったと判断できる。

【００９９】このため、モジュールＡは、前記（Ｓ１）
〜（Ｓ１１）のシーケンスによりモジュールＢ側がバス
・リクエスト信号線ＬＡの故障を検出するまで、共用バ
スの使用を中止する。

【０１００】以下、図１２のバス・リクエスト信号線Ｌ
Ａ側に故障が発生した場合の説明図を、点線で示したシ
ーケンス（Ｓ２１）〜（Ｓ２５）に基づいて説明する。 （Ｓ２１）：一定時間内にモジュールＢからバス・リク
エスト信号（１６）を受信できない場合、モジュールＡ
のリクエスト監視タイマＡ２がカウント値「ＦＦ」でオ
ーバーフローする。これにより、オーバーフロー信号
（２）が出力され、送受信コマンドデコード機能６の出
力信号（７）が出力される。この出力信号（７）は、オ
ア回路１６を介しパルス切出機能５に与えられ出力信号
（４）が出力される。

【０１０１】（Ｓ２２）：この出力信号（４）は、バス
・リクエスト信号線ＬＡ側に故障があるため、モジュー
ルＢは、バス・リクエスト信号（１５）を検出できな
い。 （Ｓ２３）：次に、モジュールＡは、共用バスを使用し
てリクエスト・チェック・コマンドをモジュールＢに送
信する。

【０１０２】（Ｓ２４）：モジュールＢは、バス・リク
エスト信号（１５）を検出できないため、モジュールＢ
のリクエスト監視タイマＡ２がオーバーフローする。こ
れにより、オーバーフロー信号（２）が出力され、モジ
ュールＢの送受信コマンドデコード機能６の出力信号
（７）が出力される。この出力信号（７）は、モジュー
ルＢのオア回路１６を介しモジュールＢのパルス切出機
能５に与えられモジュールＢの出力信号（４）が出力さ
れる。この出力信号（４）は、モジュールＢのオア回路
１８、モジュールＢのマルチプレクサ回路９を通しバス
・リクエスト信号（１６）としてモジュールＡに送信さ
れ、その後、リクエスト・チェック・コマンドがモジュ
ールＢからモジュールＡに送信されてくる。

【０１０３】（Ｓ２５）：バス・リクエスト信号（１
６）を受信したモジュールＡは、オーバーフロー信号
（１）とオーバーフロー信号（２）とバス・リクエスト
信号（１６）をアンド回路３７に入力し、このアンド回
路３７の出力でエラー検出レジスタ３８をセットする。
このエラー検出部の出力であるエラー検出レジスタ３８
の出力信号（１１）がプロセッサ・バスに与えられるこ
とにより、モジュールＡは、モジュールＢがバス・リク
エスト信号線ＬＡの故障を検出するまで、共用バスの使
用を中止する。

【０１０４】その後、モジュールＢがバス・リクエスト
信号線ＬＡ側の故障を検出して、バス・シーケンス切換
コマンドを送信してくる。このバス・シーケンス切換コ
マンドを受信したモジュールＡは、受信コマンドレジス
タ８、送信コマンドレジスタ７、送受信コマンドデコー
ド機能６を介してレジスタ１５をセット（ラッチ）す
る。このレジスタ１５のラッチされた出力は、マルチプ
レクサ回路１４のセレクト端子に与えられる。これによ
り、バス・リクエス信号（１６）をインバータ３３で反
転した信号がバス制御機能３に与えられる。このため、
バス・リクエス信号（１６）が「低」レベルのとき、モ
ジュールＡが共用バスを活性化して使用し、「高」レベ
ルのとき、モジュールＢが共用バスを活性化して使用す
る。

【０１０５】これにより、モジュールＢが、バス・リク
エスト信号線ＬＡ側の故障の検出後は、モジュールＢの
リクエスト監視タイマＡ２の動きに同期してモジュール
Ａ、モジュールＢが交互に、共用バスを使用することに
なる。

【０１０６】なお、前記実施例のモジュールＡ、Ｂは、
ハードウエア構成で説明したが、ソフトウェアで構成す
ることも可能である。また、前記実施例では、２個のモ
ジュールについて説明したが３個以上の場合も実施可能
である。

【０１０７】

【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 （１）相手ファイル制御装置Ｂからのバス・リクエスト
信号がある一定時間以上検出できなかったとき、コマン
ドデコード部から、前記相手ファイル制御装置Ｂに対し
バス・リクエスト信号発行要求コマンドを送信するた
め、所定のタイミングで相手ファイル制御装置Ｂからの
バス・リクエスト信号のアサートを検出することでバス
・リクエスト信号線に故障があるかどうかを判断でき、
故障の場合は直ちに故障処理を行うことが出来るためバ
ス・ファイトを防止することができる。

【０１０８】（２）相手ファイル制御装置Ｂからのバス
・リクエスト信号のアサート検出によってクリアされる
タイマ回路Ａ２がオーバーフローとなったとき、コマン
ドデコード部から、前記相手ファイル制御装置Ｂに対し
バス・リクエスト信号発行要求コマンドを送信するた
め、相手ファイル制御装置Ｂからのバス・リクエスト信
号のアサートが、タイマ回路Ａ２でカウントしたある一
定時間内に検出できたかどうかを監視して、前記バス・
リクエスト信号がある一定時間以上検出できなかったと
き自動的にコマンドデコード部から、前記相手ファイル
制御装置Ｂに対しバス・リクエスト信号発行要求コマン
ドを送信することができ、バス・リクエスト信号線に故
障があるかどうかを容易に判断できる。

【０１０９】（３）タイマ回路Ａ２のオーバーフロー信
号をパルス化してバス・リクエスト信号を生成するた
め、前記タイマ回路Ａ２のオーバーフロー信号をパルス
化した信号を、そのまま相手ファイル制御装置Ｂに対す
るバス・リクエスト信号として使用することができ、バ
ス・リクエスト信号生成が容易になる。

【０１１０】（４）タイマ回路Ａ２のオーバーフロー後
のバス・リクエスト信号アサート後、相手ファイル制御
装置Ｂからのバス・リクエスト信号検出タイミングに、
前記相手ファイル制御装置Ｂからのバス・リクエスト信
号が検出されないときラッチ回路がセットされるため、
このラッチ回路がセットされたときの出力信号を用い
て、ファイル制御装置Ａをエラー処理に自動的に切り換
えることができ、切り換え処理が容易になる。

【０１１１】（５）タイマ回路Ａ２が、オーバーフロー
となったとき、コマンドデコード部から、相手ファイル
制御装置Ｂに対しバス・リクエスト信号発行要求コマン
ドを送信し、その後、ファイル制御装置Ａのバス・リク
エスト信号のアサートによってクリアされるタイマ回路
Ａ１がオーバーフローとなり、かつ、前記相手ファイル
制御装置Ｂからのバス・リクエスト信号のアサートを検
出したときにエラー検出部がセットされるため、このエ
ラー検出部がセットされたときの出力信号により、ファ
イル制御装置Ａが共用バスを使用するときのバス・リク
エスト信号線ＬＡ側の故障と判断でき、この場合、相手
ファイル制御装置Ｂがこの故障を検出するまで共用バス
の使用を中止することによりバス・ファイトを防止する
ことができる。

【０１１２】（６）タイマ回路Ａ２のオーバーフロー後
のバス・リクエスト信号アサート後、相手ファイル制御
装置Ｂからのバス・リクエスト信号検出タイミングに、
前記相手ファイル制御装置Ｂからのバス・リクエスト信
号が検出されないときラッチ回路がセットされ、前記ラ
ッチ回路のセット後、前記タイマ回路Ａ１がオーバーフ
ローとなった後、前記相手ファイル制御装置Ｂからのバ
ス・リクエスト信号のアサートが検出できないときエラ
ー検出部がセットされるため、このエラー検出部がセッ
トされたときの出力信号により、相手ファイル制御装置
Ｂが共用バスを使用するときのバス・リクエスト信号線
ＬＢ側の故障と判断でき、この場合、ファイル制御装置
Ａがエラー時の処理に切り換えることにより、正常なバ
ス・リクエスト信号線ＬＡを使用してある程度の効率で
共用バスの使用を続行することができる。

【０１１３】（７）バス・リクエスト信号線ＬＢ側の故
障と判断した時のエラー検出部のセット後、コマンドデ
コード部で相手ファイル制御装置Ｂに対して発行するバ
ス・シーケンス切換コマンドを生成するため、相手ファ
イル制御装置Ｂは、このコマンドを受信してエラー処理
に切り換えができ、ファイル制御装置Ａからのバス・リ
クエスト信号を使用してある程度の効率で、ファイル制
御装置Ａ、Ｂは、共用バスの使用を続行することができ
る。

【０１１４】（８）相手ファイル制御装置Ｂに対してバ
ス・シーケンス切換コマンドを発行した後、タイマ回路
Ａ２のクリアからオーバーフローまでの間、エラー時バ
ス・リクエスト生成部でバス・リクエスト信号をアサー
トするためのタイミング信号を生成するため、エラー時
バス・リクエスト生成部は、タイマ回路Ａ２からの出力
で、タイミング信号を容易に生成でき、また、このエラ
ー時バス・リクエスト生成部からのバス・リクエスト信
号を使用してある程度の効率で、バス・ファイトするこ
となくファイル制御装置Ａ、Ｂは、共用バスの使用を続
行することができる。

【０１１５】（９）バス・リクエスト信号線ＬＡ側の故
障と判断した時のエラー検出部のセット後、相手ファイ
ル制御装置Ｂからのバス・シーケンス切換コマンドの受
信により、バス制御部は前記相手ファイル制御装置Ｂか
らのバス・リクエスト信号で、前記共用バスを活性化で
きるようにするため、故障したファイル制御装置Ａから
のバス・リクエスト信号は使用しないので、バス・リク
エスト信号線ＬＡ側の故障後も、ファイル制御装置Ａ、
Ｂは、ある程度の効率でバス・ファイトすることなく共
用バスの使用を続行することができる。

【０１１６】（１０）共用バスを介して他系のファイル
制御装置Ｂの配下にある記憶装置に対してアクセス可能
となるように接続されたファイル制御装置Ａにおいて、
これらの装置全体の信頼性を向上することができる。

【０１１７】尚、本件は、ファイル制御装置として記載
したが、ファイル制御装置に限らず、共通バスにより接
続され、データ等を転送処理する機能を有する装置であ
れば本願と同じ作用効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の原理説明図（その２）である。

【図３】実施例における装置構成図である。

【図４】実施例における共用バス使用シーケンスの説明
図である。

【図５】実施例におけるモジュールＡの構成図である。

【図６】実施例におけるエラー時バス・リクエスト生成
回路の説明図である。

【図７】実施例におけるリクエスト監視タイマＡ２の切
り換えの説明図である。

【図８】実施例における共用バス使用シーケンスの説明
図である。

【図９】実施例におけるリクエスト監視タイマの動作説
明図である。

【図１０】実施例におけるリクエスト・チェック・コマ
ンド送信の説明図である。

【図１１】実施例におけるバス・リクエスト信号線ＬＢ
側に故障が発生した場合の説明図である。

【図１２】実施例におけるバス・リクエスト信号線ＬＡ
側に故障が発生した場合の説明図である。

【符号の説明】

Ａ、Ｂ ファイル制御装置 Ａｂ、Ａｂ 記憶装置 Ａ１、Ａ２ タイマ回路 ＬＡ、ＬＢ バス・リクエスト信号線 １ａ バス・リクエスト生成部 ２ リクエスト調停機能 ６ａ コマンドデコード部 １２ａ ラッチ回路 １３ａ エラー検出部 １４ａ バス制御部 ２０ａ エラー時バス・リクエスト生成部 ３８ａ エラー検出部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西山 眞治 神奈川県横浜市港北区新横浜２丁目４番19 号 株式会社富士通プログラム技研内 (72)発明者 富張 清隆 神奈川県横浜市港北区新横浜２丁目４番19 号 株式会社富士通プログラム技研内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 データ転送制御機能を有する複数のファ
   イル制御装置間を接続する共用バスと、 前記共用バスを使用するときバス・リクエスト信号をア
   サートするバス・リクエスト信号線と、 前記バス・リクエスト信号を生成するバス・リクエスト
   生成部と、 バス・リクエスト信号発行要求コマンドを生成するコマ
   ンドデコード部とを備えるファイル制御装置であって、 相手のファイル制御装置からのバス・リクエスト信号の
   アサートがある一定時間以上検出できなかったとき、前
   記コマンドデコード部から、前記相手のファイル制御装
   置に対しバス・リクエスト信号発行要求コマンドを送信
   することを特徴としたファイル制御装置。
2. 【請求項２】 データ転送制御機能を有する複数のファ
   イル制御装置間を接続する共用バスと、 前記共用バスを使用するときバス・リクエスト信号をア
   サートするバス・リクエスト信号線と、 前記バス・リクエスト信号を生成するバス・リクエスト
   生成部と、 相手のファイル制御装置からのバス・リクエスト信号の
   アサート検出によってクリアされるタイマ回路（Ａ２）
   と、 バス・リクエスト信号発行要求コマンドを生成するコマ
   ンドデコード部とを備えたファイル制御装置であって、 前記タイマ回路（Ａ２）がオーバーフローとなったと
   き、前記コマンドデコード部から、前記相手のファイル
   制御装置に対しバス・リクエスト信号発行要求コマンド
   を送信することを特徴としたファイル制御装置。
3. 【請求項３】 前記バス・リクエスト生成部は、前記タ
   イマ回路（Ａ２）のオーバーフロー信号をパルス化して
   バス・リクエスト信号を生成することを特徴とした請求
   項２記載のファイル制御装置。
4. 【請求項４】 前記タイマ回路（Ａ２）のオーバーフロ
   ー後のバス・リクエスト信号アサート後、前記相手のフ
   ァイル制御装置からのバス・リクエスト信号検出タイミ
   ングに、 前記相手のファイル制御装置からのバス・リクエスト信
   号が検出されないときセットされるラッチ回路を設ける
   ことを特徴とした請求項２記載のファイル制御装置。
5. 【請求項５】 データ転送制御機能を有する複数のファ
   イル制御装置間を接続する共用バスと、 前記共用バスを使用するときバス・リクエスト信号をア
   サートするバス・リクエスト信号線と、 前記バス・リクエスト信号を生成するバス・リクエスト
   生成部と、 相手のファイル制御装置からのバス・リクエスト信号の
   アサート検出によってクリアされるタイマ回路（Ａ２）
   と、 自ファイル制御装置のバス・リクエスト信号のアサート
   によってクリアされるタイマ回路（Ａ１）と、 バス・リクエスト信号発行要求コマンドを生成するコマ
   ンドデコード部と、 前記タイマ回路（Ａ２）がオーバーフローとなったと
   き、前記コマンドデコード部から、前記相手のファイル
   制御装置に対しバス・リクエスト信号発行要求コマンド
   を送信し、その後、前記タイマ回路（Ａ１）がオーバー
   フローとなり、かつ、前記相手ファイル制御装置からの
   バス・リクエスト信号のアサートを検出したときセット
   されるエラー検出部とを備えることを特徴としたファイ
   ル制御装置。
6. 【請求項６】 データ転送制御機能を有する複数のファ
   イル制御装置間を接続する共用バスと、 前記共用バスを使用するときバス・リクエスト信号をア
   サートするバス・リクエスト信号線と、 前記バス・リクエスト信号を生成するバス・リクエスト
   生成部と、 相手のファイル制御装置からのバス・リクエスト信号の
   アサート検出によってクリアされるタイマ回路（Ａ２）
   と、 自ファイル制御装置のバス・リクエスト信号のアサート
   によってクリアされるタイマ回路（Ａ１）と、 バス・リクエスト信号発行要求コマンドを生成するコマ
   ンドデコード部と、 前記タイマ回路（Ａ２）のオーバーフロー後のバス・リ
   クエスト信号アサート後、前記相手のファイル制御装置
   からのバス・リクエスト信号検出タイミングに、前記相
   手のファイル制御装置からのバス・リクエスト信号が検
   出されないときセットされるラッチ回路と、 前記ラッチ回路のセット後、前記タイマ回路（Ａ１）が
   オーバーフローとなった後、前記相手のファイル制御装
   置からのバス・リクエスト信号のアサートが検出できな
   いときセットされるエラー検出部とを備えることを特徴
   としたファイル制御装置。
7. 【請求項７】 前記エラー検出部のセット後、相手のフ
   ァイル制御装置に対して発行するバス・シーケンス切換
   コマンドを生成するコマンドデコード部を備えることを
   特徴とした請求項６記載のファイル制御装置。
8. 【請求項８】 前記相手のファイル制御装置に対してバ
   ス・シーケンス切換コマンドを発行した後、前記タイマ
   回路（Ａ２）のクリアからオーバーフローまでの間、バ
   ス・リクエスト信号をアサートするためのタイミング信
   号を生成するエラー時バス・リクエスト生成部を備える
   ことを特徴とした請求項７記載のファイル制御装置。
9. 【請求項９】 前記エラー検出部のセット後、前記相手
   のファイル制御装置からのバス・シーケンス切換コマン
   ドの受信により、前記相手のファイル制御装置からのバ
   ス・リクエスト信号で前記共用バスを活性化できるバス
   制御部を備えることを特徴とした請求項５記載のファイ
   ル制御装置。