[go: up one dir, main page]

JPH08306861A - Chip resistor - Google Patents

Chip resistor

Info

Publication number
JPH08306861A
JPH08306861A JP7104422A JP10442295A JPH08306861A JP H08306861 A JPH08306861 A JP H08306861A JP 7104422 A JP7104422 A JP 7104422A JP 10442295 A JP10442295 A JP 10442295A JP H08306861 A JPH08306861 A JP H08306861A
Authority
JP
Japan
Prior art keywords
resistor
electrode
insulating layer
aluminum
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7104422A
Other languages
Japanese (ja)
Inventor
Noriaki Sakamoto
則明 坂本
Hisashi Shimizu
永 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7104422A priority Critical patent/JPH08306861A/en
Publication of JPH08306861A publication Critical patent/JPH08306861A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: To provide a rectangular contact area of an electrode and a resistor along facing lateral sides, and enable utilization of a lower layer of the electrode required as a bonding area, as a resistor via a second insulating layer, so as to increase the area of the resistor and improve efficiency of the resistor in a wafer. CONSTITUTION: A resistor layer 12 as a resistor is provided below a second insulating layer 21. A contact portion 22 is formed as a longitudinally large rectangle. An electrode 13 is extended on the second insulating layer 21 so as to secure the area of the electrode. Thus, since the resistor portion has a higher calorific value than the electrode portion, more heat can be radiated by a heat sink or a metal substrate provided below the resistor. The aluminum electrode 13 is provided on facing lateral sides of the rectangular resistor layer 12, and an aluminum thin wire 14 is bonded thereon. Thus, an efficient chip size of the chip resistor can be realized with redundant portions being unnecessary.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チップ抵抗に関し、特
に放熱性が優れ且つ効率のよいサイズのチップ抵抗体に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor, and more particularly to a chip resistor having excellent heat dissipation and efficient size.

【0002】[0002]

【従来の技術】一般にチップ部品といえば、セラミツク
基板にスクリーン印刷等の技術により受動素子である、
抵抗体、コンデンサおよびコイル等が形成され、ハイブ
リッド基板に実装されている。例えば工業調査会発行の
IC化実装技術(1981年2版)等に詳しく述べられ
ている。
2. Description of the Related Art Generally speaking, a chip component is a passive element by a technique such as screen printing on a ceramic substrate.
Resistors, capacitors, coils, etc. are formed and mounted on the hybrid substrate. For example, it is described in detail in IC mounting technology (second edition in 1981) issued by the Industrial Research Council.

【0003】本願は、この中のチップ抵抗体に該当する
ものであり、一般に、ここに流れる電流により両端に電
圧が生じ、この電圧をピックアップして制御回路等を介
してコントロールされる回路にフィードバックし、回路
を保護したり、制御したりしている。例えば、特開昭6
3−128675号公報は、抵抗体を出力トランジスタ
のエミッタ側に付け、この抵抗体に流れる電流を検出し
て、この出力トランジスタの保護をしている。
The present application corresponds to the chip resistor of the above, and generally, a current is caused to generate a voltage at both ends, and this voltage is picked up and fed back to a circuit controlled via a control circuit or the like. And protects and controls the circuit. For example, JP
According to Japanese Patent Laid-Open No. 3-128675, a resistor is attached to the emitter side of the output transistor, and a current flowing through the resistor is detected to protect the output transistor.

【0004】前述のようにチップ抵抗と称するものは、
一般にセラミツク基板等の絶縁性基板に実装してあり、
抵抗体自身の温度特性、絶縁性基板の熱伝導率等を考慮
すると好ましいものでなく、本公報では、金属基板に貼
着されたCu配線自身を活用し、熱伝導率は金属基板に
より、温度特性は、正の温度特性をコンペンセイトする
素子を実装して補償したりしていた。
What is called a chip resistor as described above is
Generally mounted on an insulating substrate such as a ceramic substrate,
This is not preferable in consideration of the temperature characteristics of the resistor itself, the thermal conductivity of the insulating substrate, and the like. In this publication, the Cu wiring itself attached to the metal substrate is utilized, and the thermal conductivity depends on the temperature of the metal substrate. The characteristics were compensated by mounting an element that compensates for the positive temperature characteristics.

【0005】また損失を少なくするために抵抗体は、極
めて小さい抵抗値にする必要があり、ここでは前述した
ようにCuであるために比較的狭い配置面積で抵抗値を
小さくでき、また金属基板であるが故に放熱性が良くそ
の分余計に電流を流すことができるものである。しかし
前述のCu配線の一部を抵抗体とする場合、Cu配線
は、箔形状とするための圧延工程で厚みのバラツキが有
り、これを基板全面に貼り付けてからエッチングして配
線とするために、エッチングのバラツキやサイドエッチ
ングにより、精度の高いものが得られない問題があっ
た。またCuの温度係数は、約4000ppm程度と高
く温度変化に対する抵抗値の変動を例えばダイオード等
で補正する必要があった。
Further, in order to reduce the loss, it is necessary for the resistor to have an extremely small resistance value, and since it is Cu as described above, the resistance value can be made small in a relatively narrow disposition area, and the metal substrate Therefore, the heat dissipation is good and an extra current can be flowed accordingly. However, when a part of the Cu wiring described above is used as a resistor, the Cu wiring has a variation in thickness in the rolling process for forming a foil shape, and the wiring is formed by sticking this on the entire surface of the substrate and then etching it. In addition, there is a problem that a highly accurate product cannot be obtained due to variations in etching and side etching. Further, the temperature coefficient of Cu is as high as about 4000 ppm, and it has been necessary to correct the variation of the resistance value due to the temperature change with, for example, a diode.

【0006】またセラミツク基板等の絶縁材料の基板上
に抵抗体を形成するチップ抵抗は、自動ダイボンド装置
等で簡単に実装する事が可能ではあるが、基板自身の熱
伝導率が小さく大電流を流した際に生ずる熱を外部に放
出しずらい問題があった。そのため、特願平7−119
15号(図5参照)のようにシリコン半導体基板1上に
絶縁膜2を形成し、この上に半導体技術により形成され
た抵抗膜3をもうけ、このシリコン基板1をヒートシン
ク4または直接金属基板5に実装して解決していた。
A chip resistor for forming a resistor on a substrate made of an insulating material such as a ceramic substrate can be easily mounted by an automatic die-bonding device or the like, but the thermal conductivity of the substrate itself is small and a large current can be applied. There was a problem that it was difficult to release the heat generated when flowing it to the outside. Therefore, Japanese Patent Application No. 7-119
No. 15 (see FIG. 5), an insulating film 2 is formed on a silicon semiconductor substrate 1, a resistance film 3 formed by a semiconductor technique is provided on the insulating film 2, and the silicon substrate 1 is attached to a heat sink 4 or a direct metal substrate 5. It was implemented and solved.

【0007】[0007]

【発明が解決しようとする課題】前記半導体基板1を採
用したチップ抵抗体は、例えば縦横4.2ミリのサイズ
で、ウェハにマトリックス状に大量に作り込まれてい
る。従って1枚のウェハに何個作れるかでチップ1個の
コストが決まる。一方、チップ抵抗体に発生する熱を下
層に取り付けられたヒートシンク4または直接取り付け
られた金属基板5に熱を伝えるには、チップ抵抗体の接
続される面積が大きいほど良く、結局チップサイズを大
きくしなければならない問題があった。
The chip resistors adopting the semiconductor substrate 1 have a size of, for example, 4.2 mm in length and width, and are formed in large quantities in a matrix on a wafer. Therefore, the cost of one chip is determined by how many can be made on one wafer. On the other hand, in order to transfer the heat generated in the chip resistor to the heat sink 4 attached to the lower layer or the metal substrate 5 directly attached, the larger the area to which the chip resistor is connected, the better the chip size. There was a problem I had to do.

【0008】[0008]

【課題を解決するための手段】本発明は前述の問題に鑑
みて成され、第1に、少なくとも方形形状の相対向する
側辺に沿って所定の幅をもって抵抗膜が露出するように
設けられた第2の絶縁層と、前記対向する側辺近傍に露
出された前記抵抗膜とコンタクトする電極と、前記電極
にコンタクトされた金属細線とを有することで解決する
ものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems. Firstly, the resistive film is provided with a predetermined width along at least opposite sides of a rectangular shape. This is solved by having the second insulating layer, an electrode that is in contact with the resistance film exposed in the vicinity of the opposite side, and a thin metal wire that is in contact with the electrode.

【0009】第2に、アルミニウム細線は、抵抗体の一
対の側辺に平行である長さをもってボンディングし、前
記一対の側辺の長さを、抵抗体上に形成された電極と前
記アルミニウム細線との接続長さに実質的に等しくする
ことで解決するものである。第3に、前記一対の側辺の
長さを、前記電極と前記アルミニウム細線との接続長さ
にボンディングに必要なマージンを加えた長さで決定す
ることで解決するものである。
Secondly, the aluminum thin wire is bonded with a length parallel to the pair of side edges of the resistor, and the length of the pair of side edges is equal to the electrode formed on the resistor and the aluminum thin wire. The solution is to make the connection length to and substantially equal. Thirdly, the length of the pair of sides is determined by the length of the connection length between the electrode and the aluminum thin wire plus a margin necessary for bonding.

【0010】[0010]

【作用】第1に、抵抗体に発生する熱を下層に設けられ
る熱伝達手段に伝えるため、いかに効率よくサイズを決
めるかが最大のポイントである。後述するが電流を流し
た際、例えば図10において、抵抗膜と直接コンタクト
している電極は、抵抗膜に比べその表面温度は低くな
る。従ってできるだけ抵抗体と接触する電極の面積は、
流す電流に必要な必要最小限とする必要がある。しかし
ながらボンディングに必要な面積を電極には要する。そ
のため第2の絶縁膜の上に電極をのせ、ボンディングに
必要な面積を確保し、一方、流す電流に必要な抵抗体と
電極との接触部分は、相対向する側辺に沿って、所定の
幅をもってコンタクトするように第2の絶縁膜をエッチ
ングにより加工する。従って、電極と抵抗体との接触面
積は必要最小限にとどめることができるとともに、第2
の絶縁膜の下層を抵抗体とすることができる。従って高
温となる抵抗体の面積を拡大でき、下層に設けられる熱
伝達手段により多くの熱を伝えることができ、且つチッ
プ抵抗体のサイズは、余分な部分(図5に示すTやボン
ディング機器により必要な細線の縦横のマージン)が不
要となり、効率のよいチップサイズを達成できる。
In the first place, the most important point is how to efficiently determine the size in order to transfer the heat generated in the resistor to the heat transfer means provided in the lower layer. As will be described later, when a current is applied, for example, in FIG. 10, the electrode that is in direct contact with the resistance film has a lower surface temperature than the resistance film. Therefore, the area of the electrode that contacts the resistor as much as possible is
It is necessary to make the necessary minimum necessary for the current to flow. However, the area required for bonding is required for the electrode. Therefore, an electrode is placed on the second insulating film to secure an area necessary for bonding, while the contact portion between the resistor and the electrode required for the flowing current has a predetermined area along the opposite side edges. The second insulating film is processed by etching so as to make contact with a certain width. Therefore, the contact area between the electrode and the resistor can be minimized and the second
The lower layer of the insulating film can be used as a resistor. Therefore, the area of the high temperature resistor can be increased, more heat can be transmitted to the heat transfer means provided in the lower layer, and the size of the chip resistor is not limited to the extra portion (T shown in FIG. The required vertical and horizontal margins of fine lines are not required, and an efficient chip size can be achieved.

【0011】第2に、チップ抵抗体の発熱する主の部分
は、前述したように電極で覆われていない露出された領
域であり、電極の部分は、発熱しない。従ってアルミニ
ウム細線と接触された電極部分は、抵抗体に電流を供給
する部分として必要であるが、細線と接触していない電
極部分は、電流の主の供給部分としても働きずらく、ま
た抵抗体の発生する熱を下のヒートシンクまたは基板に
伝える主となる媒体ともなりずらい。従って、前記一対
の側辺の長さを、抵抗体上に形成された電極と前記アル
ミニウム細線との接触長さに実質的に等しくすることで
チップの利用効率が向上することになる。
Secondly, the main part of the chip resistor which generates heat is the exposed region which is not covered with the electrodes as described above, and the electrode part does not generate heat. Therefore, the electrode portion in contact with the aluminum thin wire is necessary as a portion for supplying a current to the resistor, but the electrode portion not in contact with the thin wire is difficult to work as a main current supplying portion, and the resistor It is also difficult to serve as the main medium for transmitting the heat generated by the heat sink to the heat sink or the substrate below. Therefore, the utilization efficiency of the chip is improved by making the lengths of the pair of sides substantially equal to the contact length between the electrode formed on the resistor and the aluminum thin wire.

【0012】第3に、ボンディングをする上で、電極の
サイズには若干のマージンが必要であることから、前記
一対の側辺の長さを、前記電極と前記アルミニウム細線
との接続長さにボンディングに必要なマージンを加えた
長さで決定することで良好にボンディングできることに
なる。
Thirdly, since a slight margin is required for the size of the electrode for bonding, the length of the pair of sides is set to the connection length between the electrode and the aluminum thin wire. Good bonding can be achieved by determining the length including the margin required for bonding.

【0013】[0013]

【実施例】本発明の実施例を使って説明するする前に、
シリコンを使用する理由について説明する。通常のIC
の製造工程において採用するシリコンウェハまたは製造
工程で排出される不良ウェハを使用することであり、ウ
ェハ内に通常の半導体技術により大量に作り出すことが
できるので、また形成する基板として廃棄されるシリコ
ンウェハを使用するのでコストを大幅に削減する事がで
きる。また通常の半導体技術でウェハの上に抵抗体を形
成し、セラミック等の絶縁基板よりも熱伝導率の優れた
基板(ヒートシンク)として活用し、半導体チップと同
様にオートマウンターで実装するものである。従って、
メーカーからウェハ単位で供給を受け、直接金属基板
に、またはヒートシンクを付けたものを図2のように自
動でマウントする事ができる。
EXAMPLES Before explaining the examples of the present invention,
The reason for using silicon will be described. Normal IC
The use of silicon wafers used in the manufacturing process or defective wafers discharged in the manufacturing process, which can be produced in large quantities by ordinary semiconductor technology within the wafer, and is also discarded as substrates to be formed. Since you can use, you can significantly reduce the cost. In addition, a resistor is formed on a wafer by ordinary semiconductor technology, and it is used as a substrate (heat sink) having a higher thermal conductivity than an insulating substrate such as ceramic, and is mounted by an automounter like a semiconductor chip. . Therefore,
It can be automatically mounted as shown in Fig. 2 by supplying it from the manufacturer on a wafer-by-wafer basis, directly on a metal substrate or with a heat sink attached.

【0014】ここで不良ウェハを採用する場合について
簡単に説明する。例えば、バイポーラICの製造工程
は、大まかに説明すると以下のようになる。まず(1)
P型基板の用意、(2)表面の酸化、(3)この酸化膜
の一部に導入口を形成し、(4)N+埋め込み層の形
成、(5)酸化膜除去、(6)N型エピ層の形成、
(7)エピ層表面の酸化、(8)アイソレーションの導
入口の酸化膜形成、(9)アイソーレーションの拡散、
(10)ベースの導入口およびベースの拡散、(11)
エミッタの導入口の形成および拡散、(12)酸化膜除
去、(13)酸化膜の形成、(14)コンタクト口形
成、(14)メタルの形成の14工程が有る。
Here, the case of employing a defective wafer will be briefly described. For example, the manufacturing process of a bipolar IC will be roughly described as follows. First (1)
Preparation of P-type substrate, (2) Surface oxidation, (3) Forming an inlet in a part of this oxide film, (4) N + buried layer formation, (5) Oxide film removal, (6) N-type Formation of epi layer,
(7) Oxidation of epi layer surface, (8) Formation of oxide film at isolation inlet, (9) Diffusion of isolation,
(10) Base inlet and base diffusion, (11)
There are 14 steps including formation and diffusion of an emitter introduction port, (12) oxide film removal, (13) oxide film formation, (14) contact port formation, and (14) metal formation.

【0015】一般に受動素子を形成する場合、表面がフ
ラットで有る方が好ましいため、(1)〜(2)、
(5)〜(7)および(12)等の工程で不良となった
ものが好ましい。つまりシリコン表面に絶縁膜および/
またはエピ層が形成されているが、導入口やコンタクト
等のための凸凹が無いため、ウェハ表面がフラットであ
る理由に依るためである。
Generally, when forming a passive element, it is preferable that the surface is flat. Therefore, (1) to (2),
Those that have become defective in the steps (5) to (7) and (12) are preferable. That is, an insulating film and /
Alternatively, this is because the epitaxial layer is formed, but since there is no unevenness for the introduction port or the contact, the wafer surface is flat.

【0016】またMOSICの製造工程では、(1)P
型基板の用意、(2)全面酸化、(3)シリコン窒化膜
の全面形成、(4)ロコス酸化のための前記窒化膜除
去、(5)窒化膜を耐酸化マスクとしてロコス酸化、
(6)窒化膜、酸化膜除去、(7)ゲート酸化膜の形
成、(8)ゲートを形成し、ゲートにセルフアラインし
てソース・ドレインを形成、(9)全面にCVDによる
絶縁膜形成、(10)コンタクト形成、(11)メタル
形成の11工程がある。
In the MOSIC manufacturing process, (1) P
Preparation of mold substrate, (2) whole surface oxidation, (3) whole surface formation of silicon nitride film, (4) removal of the nitride film for locos oxidation, (5) locos oxidation using the nitride film as an oxidation resistant mask,
(6) Removal of nitride film and oxide film, (7) Formation of gate oxide film, (8) Forming gate, forming source / drain by self-aligning with gate, (9) Forming insulating film by CVD on entire surface, There are 11 steps of (10) contact formation and (11) metal formation.

【0017】前述したように、基板表面がフラットであ
ることが好ましいことから、(1)〜(3)で不良とな
ったウェハが好ましい。また前述した好ましい工程以外
でも、最初に凸凹ウェハにガラス等を形成してフラット
にするか、または凸凹表面をエッチングしてフラットに
しても良い。まず図1や図2を参照して説明する。シリ
コン基板10の表面には、第1の絶縁層11が形成され
ている。この絶縁層11は、例えば熱酸化膜、CVDに
よるシリコン酸化膜またはシリコン窒化膜、その他の絶
縁層等である。この絶縁層11の上には、窒化タンタ
ル、またはCr−Ni−Mnの順に積層された抵抗膜1
2が設けられている。抵抗膜は、これ以外のものであっ
ても良く、ポリシリコン等も考えられるが、温度特性が
あり好ましくない。できるなら温度特性の少ないものが
好ましい。前記窒化タンタルは、50ppm/度程度で
ある。
As described above, since the substrate surface is preferably flat, the wafers that are defective in (1) to (3) are preferable. In addition to the preferred steps described above, glass or the like may be first formed on the uneven wafer to make it flat, or the uneven surface may be etched to make it flat. First, a description will be given with reference to FIGS. A first insulating layer 11 is formed on the surface of the silicon substrate 10. The insulating layer 11 is, for example, a thermal oxide film, a silicon oxide film or a silicon nitride film formed by CVD, or another insulating layer. On the insulating layer 11, tantalum nitride or a resistance film 1 in which Cr-Ni-Mn is laminated in this order
2 are provided. The resistance film may be made of other materials, such as polysilicon, but is not preferable because of its temperature characteristics. If possible, those having less temperature characteristics are preferable. The tantalum nitride content is about 50 ppm / degree.

【0018】またここでは方形形状のシリコン基板10
に全面に抵抗膜が形成され、形状は全く同一である。こ
れはウェハ内での取り数が多くなるように同じにした
が、シリコン基板自身、一種のヒートシンクとしても作
用するので抵抗体よりもサイズが大きくてもよい。続い
て、抵抗体12の上には第2の絶縁層21が設けられ
る。本願は、22にで示す電極13と抵抗膜12との接
触部分が相対向する側辺に沿って所定の幅をもって在れ
ば良く、全面に第2の絶縁膜が設けられても本願のよう
にボンディング部分のみ設けられてもよい。本願の場
合、絶縁膜21が無いためここからこの上に設けられる
パッシベーション膜、または設けられない場合この部分
と接触する外部雰囲気に熱をより多く放出することがで
きる。
Further, here, a rectangular silicon substrate 10 is used.
A resistance film is formed on the entire surface and the shape is exactly the same. This is the same so that the number of wafers taken in the wafer is large, but since the silicon substrate itself also acts as a kind of heat sink, it may be larger than the resistor. Then, the second insulating layer 21 is provided on the resistor 12. The present application only needs to have a predetermined width along the opposite sides of the contact portion between the electrode 13 and the resistance film 12 shown by 22, and even if the second insulating film is provided on the entire surface, it is the same as the present application. Alternatively, only the bonding portion may be provided. In the case of the present application, since the insulating film 21 is not provided, more heat can be released from here to the passivation film provided thereon, or to the external atmosphere in contact with this portion if not provided.

【0019】本発明の特徴は、第2の絶縁膜の下に抵抗
体として働く抵抗膜を設けることにある。つまり前記接
触部分22は、流す電流によりその横幅および厚みを変
えることで実現し、縦に長い長方形とする。そしてこの
部分では、ワイヤーボンデイングエリアとして不十分で
あるので、第2の絶縁膜21上に電極13を延在させ
て、電極の面積を確保している。従って、第2の絶縁膜
21の下層に抵抗体を形成でき、図5から比較して熱の
発生する抵抗体の部分をより多く配置させることができ
る。
The feature of the present invention resides in that a resistance film acting as a resistor is provided under the second insulating film. That is, the contact portion 22 is realized by changing the width and thickness of the contact portion 22 according to the electric current to be passed, and is formed as a vertically long rectangle. Since this portion is insufficient as a wire bonding area, the electrode 13 is extended on the second insulating film 21 to secure the area of the electrode. Therefore, a resistor can be formed in the lower layer of the second insulating film 21, and more heat-generating resistor portions can be arranged as compared with FIG.

【0020】つまり図7から図10(後述する)にある
ように、抵抗体の部分は、電極の部分よりも発熱量が多
いため、この部分の面積を拡大でき、下に設けられるヒ
ートシンクまたは金属基板により多くの熱を放出するこ
とができる。この方形形状の抵抗体膜12の相対向する
側辺にはアルミニウムよりなる電極13,13が設けら
れ、この上にアルミニウム細線14が超音波ボンディン
グされている。細線としては、この他に銅や金、またこ
れらを主とした合金でもよい。また、電流の供給を考え
ると接触面積が大きい図1のような接触形態が好まし
い。図では省略したが、当然細線の他端は、金属基板の
上に設けられた回路を構成する配線に電気的に接続され
ている。
That is, as shown in FIGS. 7 to 10 (which will be described later), since the resistor portion has a larger amount of heat generation than the electrode portion, the area of this portion can be increased, and the heat sink or the metal provided below it. More heat can be released to the substrate. Electrodes 13, 13 made of aluminum are provided on opposite sides of the rectangular resistor film 12, and aluminum thin wires 14 are ultrasonically bonded on the electrodes 13, 13. Other than this, the thin wire may be copper or gold, or an alloy mainly containing them. Considering the supply of electric current, the contact form as shown in FIG. 1 having a large contact area is preferable. Although not shown in the figure, the other end of the thin wire is electrically connected to the wiring forming the circuit provided on the metal substrate.

【0021】以上のチップ抵抗体は、熱伝導の優れた金
属、例えば銅のヒートシンクに固着されている。固着方
法としては、半田付けや銀ペースト16による固着が考
えられ、固着強度を考えてシリコン基板10の裏面には
タンタル/パラジウム/ニッケル/金が積層された裏面
電極が設けられている。また本発明では、金属基板17
が主とする基板であり、この上に配線パターン18が設
けられ、この中の一つであるランドに、半田19を介し
てチップ抵抗体が載置されたヒートシンクが固着されて
いる。
The above chip resistor is fixed to a heat sink made of a metal having excellent heat conduction, for example, copper. As a fixing method, soldering or fixing with a silver paste 16 can be considered, and a back surface electrode in which tantalum / palladium / nickel / gold is laminated is provided on the back surface of the silicon substrate 10 in consideration of the fixing strength. In the present invention, the metal substrate 17
Is a substrate mainly having a wiring pattern 18 provided thereon, and a heat sink having a chip resistor mounted thereon is fixed to one of the lands via a solder 19.

【0022】ここで金属基板17は、銅やアルミニウム
が考えられ、この上にはポリイミド等の絶縁性樹脂20
を介して前記配線パターンがホットプレスにより固着さ
れている。またパッシベーションを目的としてチップ抵
抗体の上にはポリイミドやシリコン窒化膜がパッシベー
トされ、ヒートシンク15も含めてシリコーン等がポッ
ティングされている。ヒートシンク15に設けられてい
る溝は、このポティング樹脂の食い付きを行い、樹脂剥
がれを防止している。
Here, the metal substrate 17 may be copper or aluminum, on which an insulating resin 20 such as polyimide is provided.
The wiring pattern is fixed by hot pressing via. A polyimide or silicon nitride film is passivated on the chip resistor for the purpose of passivation, and silicone or the like including the heat sink 15 is potted. The groove provided in the heat sink 15 bites this potting resin to prevent resin peeling.

【0023】続いて図3や図4を採用して説明する。前
述と同様に、シリコン基板10の表面には、絶縁層11
が形成されている。この絶縁層は、例えば熱酸化膜、C
VDによるシリコン酸化膜またはシリコン窒化膜、その
他の絶縁層等である。この絶縁層11の上には、窒化タ
ンタル、またはCr−Ni−Mnの順に積層された抵抗
膜12設けられている。抵抗膜は、これ以外のものであ
っても良く、ポリシリコン等も考えられるが、温度特性
があり好ましくない。できるなら温度特性の少ないもの
が好ましい。前記窒化タンタルは、50ppm/度程度
である。
Next, description will be made with reference to FIGS. 3 and 4. Similarly to the above, the insulating layer 11 is formed on the surface of the silicon substrate 10.
Are formed. This insulating layer is, for example, a thermal oxide film, C
A silicon oxide film or a silicon nitride film by VD, other insulating layers, and the like. On the insulating layer 11, a resistance film 12 is provided in which tantalum nitride or Cr-Ni-Mn is laminated in this order. The resistance film may be made of other materials, such as polysilicon, but is not preferable because of its temperature characteristics. If possible, those having less temperature characteristics are preferable. The tantalum nitride content is about 50 ppm / degree.

【0024】またここでは方形形状のシリコン基板10
に全面に抵抗膜が形成され、形状は全く同一である。こ
れはウェハ内での取り数が多くなるように同じにした
が、シリコン基板自身、一種のヒートシンクとしても作
用するので抵抗体よりもサイズが大きくてもよい。すれ
ば熱は後述するが露出された抵抗膜に主として発生する
ので、抵抗体と非重畳の部分は、重畳する部分より熱伝
達の媒体として作用しずらいが、あったほうが少なくと
も金属基板へより多く伝えることができる。
Further, here, a rectangular silicon substrate 10 is used.
A resistance film is formed on the entire surface and the shape is exactly the same. This is the same so that the number of wafers taken in the wafer is large, but since the silicon substrate itself also acts as a kind of heat sink, it may be larger than the resistor. If this is done, heat will be generated mainly in the exposed resistance film, which will be described later, so the non-overlapping portion of the resistor is less likely to act as a medium for heat transfer than the overlapping portion, but at least it is better than at least the metal substrate. I can tell a lot.

【0025】この方形形状の抵抗体膜12の相対向する
側辺にはアルミニウムよりなる電極13,13が設けら
れ、この上にアルミニウム細線14が超音波ボンディン
グされている。細線としては、この他に銅や金、またこ
れらを主とした合金でもよいが、電流の供給を考えると
接触面積が大きい図1のような接触形態が好ましい。図
では省略したが、当然細線の他端は、金属基板の上に設
けられた回路を構成する配線に電気的に接続されてい
る。
Electrodes 13, 13 made of aluminum are provided on opposite sides of the rectangular resistor film 12, and aluminum thin wires 14 are ultrasonically bonded on the electrodes 13, 13. Other than this, the thin wire may be copper or gold, or an alloy mainly containing them, but in consideration of current supply, a contact form having a large contact area as shown in FIG. 1 is preferable. Although not shown in the figure, the other end of the thin wire is electrically connected to the wiring forming the circuit provided on the metal substrate.

【0026】以上のチップ抵抗体は、熱伝導の優れた金
属、例えば銅のヒートシンクに固着されている。固着方
法としては、半田付けや銀ペースト16による固着が考
えられ、固着強度を考えてシリコン基板10の裏面には
タンタル/パラジウム/ニッケル/金が積層された裏面
電極が設けられている。また本発明では、金属基板17
が主とする基板であり、この上に配線パターン18が設
けられ、この中の一つであるランドに、半田19を介し
てチップ抵抗体が載置されたヒートシンクが固着されて
いる。
The chip resistor described above is fixed to a heat sink made of a metal having excellent heat conduction, for example, copper. As a fixing method, soldering or fixing with a silver paste 16 can be considered, and a back surface electrode in which tantalum / palladium / nickel / gold is laminated is provided on the back surface of the silicon substrate 10 in consideration of the fixing strength. In the present invention, the metal substrate 17
Is a substrate mainly having a wiring pattern 18 provided thereon, and a heat sink having a chip resistor mounted thereon is fixed to one of the lands via a solder 19.

【0027】ここで金属基板17は、銅やアルミニウム
が考えられ、この上にはポリイミド等の絶縁性樹脂20
を介して前記配線パターンがホットプレスにより固着さ
れている。またパッシベーションを目的としてチップ抵
抗体の上にはポリイミドやシリコン窒化膜がパッシベー
トされ、ヒートシンク15も含めてシリコーン等がポッ
ティングされている。ヒートシンク15に設けられてい
る溝は、このポティング樹脂の食い付きを行い、樹脂剥
がれを防止している。
Here, the metal substrate 17 may be copper or aluminum, on which an insulating resin 20 such as polyimide is provided.
The wiring pattern is fixed by hot pressing via. A polyimide or silicon nitride film is passivated on the chip resistor for the purpose of passivation, and silicone or the like including the heat sink 15 is potted. The groove provided in the heat sink 15 bites this potting resin to prevent resin peeling.

【0028】前述したように抵抗体の温度係数TCR
は、実質±50PPM程度で、抵抗体として数mmΩか
ら実現可能である。1989年第62冊の理科年表47
7ページに依れば、アルミナは、常温で21κ、ポリエ
チレンが0.25程度、珪素は0度で168κ、アルミ
ニウムは、0度で236κ、Cuは、0度で403κで
ある。ここでκの単位は、W/(m・K)である。説明
するまでもないが、シリコン基板10の上に配置されて
いるので、絶縁性基板の上に形成された抵抗体よりも放
熱性が優れている。
As described above, the temperature coefficient TCR of the resistor
Is approximately ± 50 PPM and can be realized as a resistor of several mmΩ. 1989 Science Book of Volume 62, 47
According to page 7, alumina has 21 κ at room temperature, polyethylene has about 0.25, silicon has 168 κ at 0 degrees, aluminum has 236 κ at 0 degrees, and Cu has 403 κ at 0 degrees. Here, the unit of κ is W / (m · K). Needless to say, since it is arranged on the silicon substrate 10, it has a better heat dissipation property than the resistor formed on the insulating substrate.

【0029】本発明の特徴は、金属細線14と電極13
との接触サイズと、チップ抵抗体のサイズの関係にあ
る。以下に図5、図7から図10を使って説明する。図
5のように正方形のサイズ、例えば4.2ミリ角で、金
属細線の接触部分以外に電極が長く設けられている場
合、図5ではTで示した部分、効率のよい形状の点で問
題があることがわかった。電極の横幅は、0.5ミリ
で、アルミ細線径は、300ミクロンある。
The feature of the present invention is that the thin metal wire 14 and the electrode 13 are provided.
There is a relationship between the contact size with and the size of the chip resistor. This will be described below with reference to FIGS. 5 and 7 to 10. As shown in FIG. 5, in the case of a square size, for example, 4.2 mm square, and the electrode is provided long except for the contact portion of the thin metal wire, the portion indicated by T in FIG. 5 has a problem in terms of efficient shape. I found out that there is. The width of the electrode is 0.5 mm, and the diameter of the thin aluminum wire is 300 μm.

【0030】図7から図10の曲がりくねった線は、サ
ーモモビジョンでみた際の温度分布を示すものである。
抵抗値は、例えば10オームである。図の電流は、順に
1.0アンペア、1.5アンペア、1.8アンペア、
2.0アンペアである。全体的にみると、電極と重畳し
ていない、抵抗体の露出部分は、電極が設けられた部分
よりも表面温度が高いことがわかった。つまり電極の部
分は、抵抗値がほとんどゼロに近く、露出している部分
は抵抗値があるために、電極のある領域と抵抗膜露出領
域で温度に差が生じている。例えば図7では、線aで囲
まれた領域は、約51度、線a,bで囲まれた部分は、
約49度、線bとチップ周辺で囲まれた領域は約46で
あった。つまり5度程度の差がある。
The tortuous lines in FIGS. 7 to 10 show the temperature distribution when viewed by thermovision.
The resistance value is, for example, 10 ohms. The currents in the figure are 1.0 amp, 1.5 amp, 1.8 amp, and
It is 2.0 amps. As a whole, it was found that the exposed portion of the resistor, which did not overlap the electrode, had a higher surface temperature than the portion provided with the electrode. That is, since the resistance value of the electrode portion is almost zero and the exposed portion has the resistance value, there is a difference in temperature between the region where the electrode is present and the resistance film exposed region. For example, in FIG. 7, the area surrounded by the line a is about 51 degrees, and the area surrounded by the lines a and b is
At about 49 degrees, the area surrounded by the line b and the chip periphery was about 46. That is, there is a difference of about 5 degrees.

【0031】一方、図10では、線aで囲まれた部分は
127.5度、線a,bで囲まれた領域は125度、線
bとチップ周辺で囲まれた領域は、110度であり、電
極の部分と露出部分では、なんと27.5度の差があ
る。ここで図5で示した細線と重畳していない領域T
は、細線から流れるまたは流れ出る主の電流の通路とし
て作用しずらい部分である。しかも前記表面温度を考慮
すると、電極の部分は温度が低く、ヒートシンクや金属
基板に伝えられる熱量は、高熱の部分よりも少ない。従
って電流の流れる媒体としてはあまり働きずらく、しか
も放熱の面でも働きずらい部分であるのでこの部分を削
除すれば、チップ面積が小さくなり、効率のよいウェハ
取り数が実現できる。しかし図5においてTの部分を除
去するのでは、形状が+の形状であり効率が悪い。
On the other hand, in FIG. 10, the part surrounded by the line a is 127.5 degrees, the area surrounded by the lines a and b is 125 degrees, and the area surrounded by the line b and the chip periphery is 110 degrees. There is a difference of 27.5 degrees between the electrode part and the exposed part. Here, a region T that does not overlap the thin line shown in FIG.
Is a portion that is difficult to act as a main current path that flows in or out of the thin wire. Moreover, considering the surface temperature, the temperature of the electrode portion is low, and the amount of heat transferred to the heat sink or the metal substrate is smaller than that of the high heat portion. Therefore, since it is a portion that is hard to work as a medium through which an electric current flows and is hard to work in terms of heat dissipation, if this portion is removed, the chip area becomes smaller and an efficient number of wafers can be obtained. However, if the T portion is removed in FIG. 5, the shape is + and the efficiency is poor.

【0032】従って、図3のように、金属細線14と電
極の接触長さで方形形状の抵抗体の縦の長さを決定付け
れば、Tの部分が取り除け、しかも方形形状であるの
で、ウェハ内に整然と隙間なく配置できるので効率のよ
い取り方ができる。しかし実際ボンディング作業を行う
上で、ある程度のマージンは必要となるため、このマー
ジンを加えたサイズで縦の長さが決定付けられている。
Therefore, as shown in FIG. 3, if the vertical length of the rectangular resistor is determined by the contact length between the thin metal wire 14 and the electrode, the T portion can be removed and the wafer has a rectangular shape. It can be arranged efficiently and efficiently without any gaps. However, since a certain margin is actually required for the bonding work, the vertical length is determined by the size including this margin.

【0033】例えば、L(細線の頭からネック部分)の
長さは、ボンディングツールにもよるが、細線径の2〜
3倍、また抵抗体と電極との接触部分から縦横に必要な
マージンは、ツール誤差でだいたい10ミクロン必要と
する。従って、電極のサイズは、縦が接触長さ(線径の
2〜3倍)と上下合計20ミクロンを加えたサイズ、横
が線径の1.2〜1.5倍のつぶれた接触部分の横幅に
マージンとして左右合計20ミクロンが必要とされる。
For example, the length of L (from the head to the neck of the thin wire) depends on the bonding tool, but the length of the thin wire is 2 to 2.
The margin required in the vertical and horizontal directions from the contact portion between the resistor and the electrode is three times, and the margin required for the tool is about 10 microns. Therefore, the vertical size of the electrode is the sum of the contact length (2 to 3 times the wire diameter) and the vertical total of 20 microns, and the horizontal is the contact area of 1.2 to 1.5 times the wire diameter. A total width of 20 microns is required as a margin for the width.

【0034】ただし、図3では、上から細線が延在され
て左右1カ所でコンタクトしているが、電流容量によっ
てはそれぞれ上下から2本の細線が延在され、1つの電
極に2カ所で接続されてもよい。この場合、前述したサ
イズの2倍に上下から延在される2本のワイヤーの間に
必要なマージン(少なくとも10ミクロン以上)が加え
られる。
However, in FIG. 3, the thin wire extends from the upper side and contacts at one place on the left and right, but depending on the current capacity, two thin wires extend from the upper side and the lower side, respectively, and there are two places on one electrode. May be connected. In this case, the required margin (at least 10 microns or more) is added between the two wires extending from above and below twice the size described above.

【0035】一端、縦のサイズが決定されれば、目的と
する抵抗値、流れる電流により発熱する熱量により、抵
抗体の面積を決定し、この面積により横のサイズが決定
されるので、抵抗膜の比抵抗および厚みを割り出し、抵
抗体を形成できる。この一連の計算で効率のよいチップ
形状の設計ができる。また前述したように、抵抗体とシ
リコン基板のサイズが同じであれば、取り数も効率よく
できるので、コスト的にも安価なものが実現できる。
Once the vertical size is determined, the area of the resistor is determined by the desired resistance value and the amount of heat generated by the flowing current, and the horizontal size is determined by this area. It is possible to form a resistor by determining the specific resistance and thickness of the. This series of calculations enables efficient design of the chip shape. Further, as described above, if the resistors and the silicon substrate have the same size, the number of the taken resistors can be made efficient, so that a low cost can be realized.

【0036】[0036]

【発明の効果】以上の説明から明らかなように、第1
に、電極と抵抗体との接触面積を相対向する側辺に沿っ
て長方形で設け、ボンディングエリアとして必要な電極
の下層を、第2の絶縁膜を介して、抵抗体として活用で
きるために、従来では電極は、全面でコンタクトしてい
るため、発熱量が少なかったが、第2の絶縁層の下層を
抵抗体として活用できるために、発熱量を多くすること
ができる。つまり発熱部分の抵抗体の面積を拡大でき、
面積が拡大できるが故に下層に設けられた熱伝達手段に
より多く伝えることができる。つまり従来と本願のチッ
プサイズが同じで、電流、抵抗値が同じであれば、第2
の絶縁膜に設けられている抵抗体の分だけ熱を下方によ
り多く伝えることができる。
As is apparent from the above description, the first
In addition, since the contact area between the electrode and the resistor is provided in a rectangular shape along the opposite sides, the lower layer of the electrode required as a bonding area can be utilized as the resistor through the second insulating film. Conventionally, since the electrodes are in contact with each other over the entire surface, the amount of heat generated is small, but since the lower layer of the second insulating layer can be utilized as a resistor, the amount of heat generated can be increased. In other words, the area of the resistor in the heat generating part can be expanded,
Since the area can be expanded, more heat can be transferred to the heat transfer means provided in the lower layer. That is, if the chip size is the same as the conventional one and the current and resistance values are the same, the second
More heat can be transferred to the lower portion by the amount of the resistor provided in the insulating film.

【0037】第2にチップ抵抗体の発熱する主の部分
は、電極で覆われていない露出された領域であり、電極
の部分は、あまり発熱しない。従ってアルミニウム細線
と接触された電極部分は、抵抗体に電流を供給する部分
として必要であるが、細線と接触していない電極部分
は、電流の供給部分としても主として働いておらず、ま
た抵抗体の発生する熱を下のヒートシンクまたは基板に
伝える主となる媒体ともならない。従って、前記一対の
側辺の長さを、抵抗体上に形成された電極と前記アルミ
ニウム細線との接触長さに実質的に等しくすることでチ
ップの利用効率が向上することになる。従ってこの適切
な形状でウェハ内に作り込めば、チップが効率よい配置
で多数取れ、コスト的にも安価となる。
Secondly, the main part of the chip resistor that generates heat is the exposed region that is not covered by the electrode, and the part of the electrode that does not generate much heat. Therefore, the electrode part that is in contact with the thin aluminum wire is necessary as a part that supplies current to the resistor, but the electrode part that is not in contact with the thin wire does not work mainly as a current supplying part, and It does not serve as a main medium for transmitting the heat generated by the heat sink to the heat sink or the substrate below. Therefore, the utilization efficiency of the chip is improved by making the lengths of the pair of sides substantially equal to the contact length between the electrode formed on the resistor and the aluminum thin wire. Therefore, if it is formed in the wafer with this appropriate shape, a large number of chips can be efficiently arranged, and the cost can be reduced.

【0038】第3に、ボンディングをする上で、電極の
サイズには若干のマージンが必要であることから、前記
一対の側辺の長さを、前記電極と前記アルミニウム細線
との接続長さにボンディングに必要なマージンを加えた
長さで決定することで良好にボンディングできることに
なり、歩留まりも向上する。
Thirdly, since a slight margin is required for the size of the electrode for bonding, the length of the pair of sides is set to the connection length between the electrode and the aluminum thin wire. By determining the length including the margin necessary for bonding, good bonding can be achieved, and the yield is also improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のチップ抵抗を説明する平面図である。FIG. 1 is a plan view illustrating a chip resistor of the present invention.

【図2】図1の断面図である。FIG. 2 is a cross-sectional view of FIG.

【図3】本発明のチップ抵抗を説明する平面図である。FIG. 3 is a plan view illustrating a chip resistor of the present invention.

【図4】図3の断面図である。4 is a cross-sectional view of FIG.

【図5】従来のチップ抵抗を説明する平面図である。FIG. 5 is a plan view illustrating a conventional chip resistor.

【図6】図5の断面図である。FIG. 6 is a sectional view of FIG. 5;

【図7】チップ抵抗の表面温度を説明する図である。FIG. 7 is a diagram illustrating a surface temperature of a chip resistor.

【図8】チップ抵抗の表面温度を説明する図である。FIG. 8 is a diagram illustrating a surface temperature of a chip resistor.

【図9】チップ抵抗の表面温度を説明する図である。FIG. 9 is a diagram illustrating a surface temperature of a chip resistor.

【図10】チップ抵抗の表面温度を説明する図である。FIG. 10 is a diagram illustrating a surface temperature of a chip resistor.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 実質方形形状のシリコンを主体とする半
導体基板上に設けられた第1の絶縁層と、前記絶縁層を
介して設けられた抵抗膜と、少なくとも前記方形形状の
相対向する側辺に沿って所定の幅をもって前記抵抗膜が
露出するように設けられた第2の絶縁層と、前記対向す
る側辺近傍に露出された前記抵抗膜とコンタクトする電
極と、前記電極にコンタクトされた金属細線とを有する
ことを特徴としたチップ抵抗体。
1. A first insulating layer provided on a semiconductor substrate mainly composed of substantially rectangular silicon, a resistance film provided via the insulating layer, and at least opposite sides of the rectangular shape. A second insulating layer provided so as to expose the resistance film with a predetermined width along the side, an electrode contacting the resistance film exposed in the vicinity of the opposite side, and a contact with the electrode. And a thin metal wire.
【請求項2】 実質方形状のシリコンを主体とする半導
体基板に設けられた絶縁層と、前記絶縁層を介して設け
られ、実質半導体基板全面に設けられた方形状の抵抗膜
と、対向する一対の側辺に設けられたアルミニウムボン
ディングに適した電極と、この電極にボンディングされ
たアルミニウム細線とを少なくとも有し、 前記アルミニウム細線は、前記一対の側辺に平行である
長さをもってボンディングされ、前記一対の側辺の長さ
は、前記電極と前記アルミニウム細線との接続長さに実
質的に等しいことを特徴としたチップ抵抗体。
2. An insulating layer provided on a semiconductor substrate mainly made of substantially rectangular silicon, and a rectangular resistance film provided on the entire surface of the substantially semiconductor substrate facing the insulating layer are opposed to each other. An electrode suitable for aluminum bonding provided on a pair of sides, and at least an aluminum thin wire bonded to the electrode, the aluminum thin wire is bonded with a length parallel to the pair of sides, The chip resistor, wherein the length of the pair of sides is substantially equal to the connection length between the electrode and the aluminum thin wire.
【請求項3】 前記一対の側辺の長さは、前記電極と前
記アルミニウム細線との接続長さに前記ボンディングに
必要なマージンを加えた請求項2記載のチップ抵抗体。
3. The chip resistor according to claim 2, wherein the length of the pair of sides is a connection length between the electrode and the thin aluminum wire plus a margin necessary for the bonding.
JP7104422A 1995-04-27 1995-04-27 Chip resistor Pending JPH08306861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7104422A JPH08306861A (en) 1995-04-27 1995-04-27 Chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7104422A JPH08306861A (en) 1995-04-27 1995-04-27 Chip resistor

Publications (1)

Publication Number Publication Date
JPH08306861A true JPH08306861A (en) 1996-11-22

Family

ID=14380262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7104422A Pending JPH08306861A (en) 1995-04-27 1995-04-27 Chip resistor

Country Status (1)

Country Link
JP (1) JPH08306861A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344776A (en) * 2005-06-09 2006-12-21 Alpha Electronics Corp Chip resistor and its manufacturing process
JP2015095625A (en) * 2013-11-14 2015-05-18 三菱マテリアル株式会社 Resistor and method of manufacturing resistor
JP2015095626A (en) * 2013-11-14 2015-05-18 三菱マテリアル株式会社 Resistor and method of manufacturing resistor
WO2015105124A1 (en) 2014-01-08 2015-07-16 三菱マテリアル株式会社 Resistor and production method for resistor
KR20170104994A (en) 2015-01-28 2017-09-18 미쓰비시 마테리알 가부시키가이샤 Resistor device and method for producing resistor device
US10727180B2 (en) 2017-12-13 2020-07-28 Fuji Electric Co., Ltd. Resistive element and method of manufacturing the resistive element
US11114351B2 (en) 2018-08-09 2021-09-07 Fuji Electric Co., Ltd. Dummy element and method of examining defect of resistive element
US11114222B2 (en) 2019-06-13 2021-09-07 Fuji Electric Co., Ltd. Resistive element and method of manufacturing the same
US11189685B2 (en) 2018-08-03 2021-11-30 Fuji Electric Co., Ltd. Resistance element and manufacturing method of resistance element
US11211377B2 (en) 2019-06-13 2021-12-28 Fuji Electric Co., Ltd. Resistive element
US11264515B2 (en) 2018-12-19 2022-03-01 Fuji Electric Co., Ltd. Resistor element
US11408925B2 (en) 2018-12-17 2022-08-09 Fuji Electric Co., Ltd. Semiconductor element and method for identifying semiconductor element

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344776A (en) * 2005-06-09 2006-12-21 Alpha Electronics Corp Chip resistor and its manufacturing process
JP2015095625A (en) * 2013-11-14 2015-05-18 三菱マテリアル株式会社 Resistor and method of manufacturing resistor
JP2015095626A (en) * 2013-11-14 2015-05-18 三菱マテリアル株式会社 Resistor and method of manufacturing resistor
US10037837B2 (en) 2014-01-08 2018-07-31 Mitsubishi Materials Corporation Resistor and method for manufacturing resistor
WO2015105124A1 (en) 2014-01-08 2015-07-16 三菱マテリアル株式会社 Resistor and production method for resistor
KR20160106065A (en) 2014-01-08 2016-09-09 미쓰비시 마테리알 가부시키가이샤 Resistor and production method for resistor
TWI695390B (en) * 2015-01-28 2020-06-01 日商三菱綜合材料股份有限公司 Resistor and method for producing resistor
US10121574B2 (en) 2015-01-28 2018-11-06 Mitsubishi Materials Corporation Resistor and method for manufacturing resistor
KR20170104994A (en) 2015-01-28 2017-09-18 미쓰비시 마테리알 가부시키가이샤 Resistor device and method for producing resistor device
US10727180B2 (en) 2017-12-13 2020-07-28 Fuji Electric Co., Ltd. Resistive element and method of manufacturing the resistive element
US11189685B2 (en) 2018-08-03 2021-11-30 Fuji Electric Co., Ltd. Resistance element and manufacturing method of resistance element
US11114351B2 (en) 2018-08-09 2021-09-07 Fuji Electric Co., Ltd. Dummy element and method of examining defect of resistive element
US11408925B2 (en) 2018-12-17 2022-08-09 Fuji Electric Co., Ltd. Semiconductor element and method for identifying semiconductor element
US11264515B2 (en) 2018-12-19 2022-03-01 Fuji Electric Co., Ltd. Resistor element
US11114222B2 (en) 2019-06-13 2021-09-07 Fuji Electric Co., Ltd. Resistive element and method of manufacturing the same
US11211377B2 (en) 2019-06-13 2021-12-28 Fuji Electric Co., Ltd. Resistive element

Similar Documents

Publication Publication Date Title
US5051865A (en) Multi-layer semiconductor device
US5986338A (en) Assembly of semiconductor device
KR101505551B1 (en) Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same
CN101290930B (en) Semiconductor device including semiconductor chip stack and manufacturing method thereof
JP2001015655A (en) Hybrid package including power mosfet die and control and protection circuit die with smaller sense mosfet
JP7428018B2 (en) semiconductor module
JP2007142138A (en) Semiconductor device
JPH08306861A (en) Chip resistor
CN111799250A (en) Power semiconductor module and method for manufacturing same
JP2005525702A (en) Semiconductor element
JPH10116917A (en) Power transistor
JP2735912B2 (en) Inverter device
JPH02201949A (en) Package of semiconductor device
JPH03179767A (en) Large power semiconductor device
JPH03195083A (en) Hybrid integrated circuit and its manufacture
JP3263554B2 (en) Chip component and method of manufacturing the same
WO2022059250A1 (en) Semiconductor device
JP7298679B2 (en) Silicon carbide semiconductor device
JPH06216526A (en) Thin-film multi layer printed circuit board
JPH11135692A (en) Integrated circuit
JP3048707B2 (en) Hybrid integrated circuit
JP7294403B2 (en) semiconductor equipment
JP2005268496A (en) Semiconductor device
JPS60134426A (en) Semiconductor device
JPH0945864A (en) Resistance and hybrid integrated circuit device