JPH08306858A - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH08306858A JPH08306858A JP10442195A JP10442195A JPH08306858A JP H08306858 A JPH08306858 A JP H08306858A JP 10442195 A JP10442195 A JP 10442195A JP 10442195 A JP10442195 A JP 10442195A JP H08306858 A JPH08306858 A JP H08306858A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- external lead
- bonding
- wiring
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、混成集積回路装置に関
し、特に多種多様のコネクタに対応するため、外部リー
ドと基板上の配線を金属ワイヤーで接続した混成集積回
路装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device, and more particularly to a hybrid integrated circuit device in which external leads and wirings on a substrate are connected by metal wires in order to accommodate a wide variety of connectors.
【0002】[0002]
【従来の技術】従来の混成集積回路装置は、図5に示す
ように、セラミック、プリント基板および表面を絶縁処
理した金属基板等から成る基板1上に所望の配線パター
ン2が設けられ、この配線パターン2に複数の回路素子
3が設けられている。配線パターンは、配線、配線と一
体の電極またはランド、アイランド状のランドおよび外
部リードが固着されるパッド等で成る。更に、前記パッ
ドに外部リード4が半田で固着され、前記基板1表面、
回路素子2等が封止手段5により密封封止されている。2. Description of the Related Art In a conventional hybrid integrated circuit device, as shown in FIG. 5, a desired wiring pattern 2 is provided on a substrate 1 made of ceramic, a printed circuit board, a metal substrate whose surface is subjected to an insulation treatment, and the like. The pattern 2 is provided with a plurality of circuit elements 3. The wiring pattern includes wiring, electrodes or lands integrated with the wiring, island-shaped lands, and pads to which external leads are fixed. Further, the external leads 4 are fixed to the pads by soldering,
The circuit element 2 and the like are hermetically sealed by the sealing means 5.
【0003】この構造において、外部リード4は、パッ
ドに半田付けされるために、特に外部リード4に加わる
外力により、外部リードがパッド部から剥離する問題が
あった。そのため、例えば、特開平2−165694号
公報、図6のように、外部リード4が樹脂でなる支持部
材6で一体成型されたものが用いられた。ここで図番8
で示す部分は、図5で示すパッドとの固着部9に該当す
る部分である。In this structure, since the external lead 4 is soldered to the pad, there is a problem that the external lead is separated from the pad portion due to an external force applied to the external lead 4. Therefore, for example, as shown in FIG. 6 of JP-A-2-165694, the one in which the outer lead 4 is integrally molded with the support member 6 made of resin is used. Drawing number 8 here
The portion indicated by is the portion corresponding to the fixing portion 9 with the pad shown in FIG.
【0004】しかし、この外部リード4は、例えばソケ
ットに挿入されるため、サイズが規定される。特にカー
用の混成集積回路装置等では、外部リードのサイズか各
メーカーにより多種多様で、外部リードの幅、電流容量
によりこの外部リードの厚み等が異なる。そのためこの
多種多様の外部リードに合わせて間隔、サイズ等の異な
るパッドをその機種毎の基板に用意する必要があり、非
合理的であり、コスト高になる問題があった。しかも外
部リードは半田付けでされているために、半田付けの際
に、半田が飛び散りショートの原因となったり、フラッ
クスによる不良、またはフラックスの洗浄等が必要にな
る問題もあった。However, since the external lead 4 is inserted into, for example, a socket, its size is specified. Particularly, in hybrid integrated circuit devices for cars and the like, there are various types depending on the size of the external lead or each manufacturer, and the thickness of the external lead varies depending on the width of the external lead and the current capacity. Therefore, it is necessary to prepare pads having different intervals, sizes, etc., according to the various types of external leads on the substrate for each model, which is irrational and has a problem of high cost. In addition, since the external leads are soldered, there is a problem in that when soldering, the solder scatters and causes a short circuit, a defect due to flux, or cleaning of flux is required.
【0005】そのため、例えば図3で示すように、外部
リード4は、支持部材6で支持されており、外部リード
の固着部分9は、断面で見るとトの字の形状の支持部材
6の突出部分10の上面11に載置され、リードの電気
的接続領域が露出されているものが採用された。例えば
図3や図4のように、ボンディングパッド12が配列さ
れていれば、外部リード4のサイズがどのようなもので
あっても、金属細線13で接続されているので、外部リ
ードのサイズにより基板のパターンを変更することがな
く、ワイヤーボンデイングで接続するため半田やフラッ
クスによる不都合もなくなる特徴を有していた。Therefore, as shown in FIG. 3, for example, the outer lead 4 is supported by a supporting member 6, and the fixing portion 9 of the outer lead is projected from the supporting member 6 having a V shape when viewed in cross section. The one that was placed on the upper surface 11 of the portion 10 and had the electrical connection region of the lead exposed was used. For example, as shown in FIGS. 3 and 4, if the bonding pads 12 are arranged, the external leads 4 are connected by the fine metal wires 13 regardless of the size. Since the pattern of the board is not changed and the connection is made by wire bonding, there is a feature that the inconvenience caused by solder or flux is eliminated.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、支持部
材6の突出部分10の下面14は、図3のように基板1
に接着材を介して固着されており、外部リード4のサイ
ズにも依るが、外部リード4固定部から上面11の固着
部分9までの距離(矢印Aで示す部分)は、約4ミリ以
上必要であり、またワイヤーボンディングの装置の都合
上、外部リードのボンデイングエリアからボンディング
パッド12のボンデイング部までの距離(矢印Bで示す
部分)も、最低4.5ミリ程度必要となり、E部がデッ
ドスペースとなり、同一回路基板を組むには、かえって
基板のサイズが大きくなる問題があった。However, the lower surface 14 of the projecting portion 10 of the supporting member 6 has the substrate 1 as shown in FIG.
The distance from the fixing portion of the external lead 4 to the fixing portion 9 of the upper surface 11 (the portion indicated by the arrow A) needs to be approximately 4 mm or more, though it is fixed to the fixing portion 9 via an adhesive. Also, because of the wire bonding device, the distance from the bonding area of the external lead to the bonding portion of the bonding pad 12 (the portion indicated by arrow B) is also required to be at least about 4.5 mm, and the E portion is the dead space. Therefore, when assembling the same circuit board, the size of the board is rather increased.
【0007】しかも図3の突出部分の右端部を図4では
一点鎖線で示しているが、この一点鎖線とボンディング
パッド12との間には、何も設けてないため、更に基板
サイズが大きくなり、トータル的に考えると実装効率が
悪化する問題があった。Further, the right end portion of the protruding portion in FIG. 3 is shown by a one-dot chain line in FIG. 4, but since nothing is provided between the one-dot chain line and the bonding pad 12, the substrate size is further increased. However, there was a problem that mounting efficiency deteriorated when considering the total.
【0008】[0008]
【課題を解決するための手段】本発明は前述した課題に
鑑みて成され、第1に、外部リードのボンディング領域
が基板の内側に向かって延在され、この延在部分の下層
に対応する前記基板に素子が実装できるように、基板の
周辺に向かい凹みが設けられた外部リード支持部材を設
けることで解決するものである。The present invention has been made in view of the above-mentioned problems. First, the bonding area of the external lead extends toward the inside of the substrate and corresponds to the lower layer of the extending portion. The problem is solved by providing an external lead supporting member having a recess facing the periphery of the substrate so that the device can be mounted on the substrate.
【0009】第2に、外部リードを一体で支持し、ボン
ディング領域が基板の上方で内側に向かって延在され、
この延在部分の下層に対応する前記基板に素子が実装で
きるように、基板の周辺に向かい凹みが設けられたトの
字の形状の外部リード支持部材と、前記基板に設けら
れ、前記延在部分の下層に設けられた素子により、外部
リードのボンデイング領域か任意の距離に設けられた導
電パッドとを設けることで解決するものである。Second, the external leads are integrally supported, and the bonding region extends inward above the substrate.
An external lead supporting member in the shape of a letter V having a recess facing the periphery of the substrate so that the element can be mounted on the substrate corresponding to the lower layer of the extending portion; The problem is solved by providing the element provided in the lower layer of the portion with the bonding area of the external lead or the conductive pad provided at an arbitrary distance.
【0010】第3に、前記支持部材には支柱を設けるこ
とで解決するものである。第4に、外部リードのボンデ
ィング領域が基板の内側に向かって延在され、この延在
部分の下層に対応する前記基板に素子が実装できるよう
に、前記延在領域よりも前記基板との接着部分の長さが
短く設けられた外部リード支持部材を設けることで解決
するものである。Thirdly, the problem is solved by providing a supporting column on the supporting member. Fourth, the bonding area of the external lead is extended toward the inside of the substrate, and is bonded to the substrate rather than the extended area so that the element can be mounted on the substrate corresponding to the lower layer of the extended portion. The problem is solved by providing an external lead supporting member having a short length.
【0011】[0011]
【作用】第1に、基板の周辺に向かい凹みが設けられた
外部リード支持部材を設けることで、この凸部の上面に
は、ボンデイングに十分な面積のボンディング領域が設
けられると共に、凸部の下面の下層には素子が実装でき
るため、デッドスペースの減少が実現できる。In the first place, by providing the external lead supporting member provided with the recess toward the periphery of the substrate, a bonding area having a sufficient area for bonding is provided on the upper surface of the projection, and the projection Since the device can be mounted on the lower layer of the lower surface, the dead space can be reduced.
【0012】第2に、第1の作用と共に、外部リードを
一体で支持しているために、外部リードの強度を向上せ
せることができる。第3に、前記支持部材には支柱を設
けることで、突出部が長くなっても支持部材が傾くこと
なく完全にワイヤーボンディングが可能となる。第4
に、延在領域よりも前記基板との接着部分の長さが短く
設けられた外部リード支持部材を設けることで、前記第
1の作用と同様に、凸部の上面には、ボンデイングに十
分な面積のボンディング領域が設けられると共に、凸部
の下面の下層には素子が実装できるため、デッドスペー
スの減少が実現できる。Secondly, in addition to the first action, the strength of the external lead can be improved because the external lead is integrally supported. Thirdly, by providing the support member with a column, wire bonding can be performed completely without the support member tilting even if the protruding portion becomes long. Fourth
In addition, by providing the external lead supporting member having a length of a bonding portion with the substrate shorter than that of the extending region, the upper surface of the convex portion is sufficient for bonding, as in the first operation. Since a bonding area having an area is provided and an element can be mounted on the lower layer of the lower surface of the convex portion, the dead space can be reduced.
【0013】また図7のように、突出部が傾斜している
場合、突出部が長くなると、付け根の部分が厚くなり、
図1と比べ強度が増す。Further, as shown in FIG. 7, when the protruding portion is inclined, the longer the protruding portion is, the thicker the root portion is,
Strength is increased compared to FIG.
【0014】[0014]
【実施例】以下に本発明の実施例を図1と図2を参照し
ながら説明する。まず、絶縁処理した第1の基板10
は、表面に配線パターン11が形成され、この配線パタ
ーンの一部には、図2のように、ランド12が設けられ
ている。このランドには、半導体チップ13が半田付け
され、配線となる導電路11には、抵抗等が印刷によ
り、また部品であっては半田で固着されている。Embodiments of the present invention will be described below with reference to FIGS. 1 and 2. First, the insulating-treated first substrate 10
2, a wiring pattern 11 is formed on the surface, and a land 12 is provided on a part of this wiring pattern as shown in FIG. A semiconductor chip 13 is soldered to this land, and a resistance or the like is fixed to the conductive path 11 which is a wiring by printing, or a component is soldered.
【0015】ここで第1の基板10は、セラミック基
板、絶縁樹脂基板例えばプリント基板または表面を絶縁
処理した金属基板でもよい。ここではAl基板の表面を
陽極酸化し酸化アルミニウムが生成された金属基板10
を採用し、配線パターン11は銅箔より成り、ポリイミ
ド等の樹脂層を介してホットプレスにより被着されてい
る。Here, the first substrate 10 may be a ceramic substrate, an insulating resin substrate such as a printed substrate or a metal substrate whose surface is subjected to an insulation treatment. Here, the metal substrate 10 in which aluminum oxide is produced by anodizing the surface of the Al substrate
The wiring pattern 11 is made of copper foil and is applied by hot pressing via a resin layer such as polyimide.
【0016】当然半導体チップ13は、ダイオード,ト
ランジスタチップおよびLSIチップであり、その他に
抵抗14、トランスやコンデンサ等の部品も必要により
実装される。また配線パターン11は、配線15、配線
と一体の電極(例えばチップ抵抗が接続される部分16
やボンディングパッド17)、配線と一体のランド1
8、配線と一体ではあるが外部リードとの接続に使うパ
ッド19(図面では斜線でハッチングしてある)、およ
びランド13等より構成される。Naturally, the semiconductor chip 13 is a diode, a transistor chip and an LSI chip, and in addition, parts such as a resistor 14, a transformer and a capacitor are mounted if necessary. The wiring pattern 11 includes the wiring 15 and an electrode integrated with the wiring (for example, a portion 16 to which a chip resistor is connected).
And bonding pad 17), land 1 integrated with wiring
8. Pads 19 (indicated by hatching in the drawing) which are integrated with wiring but are used for connection with external leads, and lands 13 and the like.
【0017】またチップと導電路11は、必要によって
は金属細線がワイヤーボンドされ所定の回路が達成され
ている。またこの第1の基板10の少なくとも一側辺近
傍には、前記回路から延在された外部リード21との接
続のためにパッド19(斜め線でハッチングした領域)
が複数個設けられている。この配列の仕方は本発明の特
徴ではあるが説明の都合上後述する。If necessary, the chip and the conductive path 11 are wire-bonded with fine metal wires to achieve a predetermined circuit. Further, in the vicinity of at least one side of the first substrate 10, a pad 19 (a region hatched with diagonal lines) for connection with an external lead 21 extending from the circuit is provided.
Are provided in plural. This arrangement method is a feature of the present invention, but will be described later for convenience of explanation.
【0018】この外部リード21は、外部リード支持部
材22により、固着され、前記パッド19との接続のた
めに少なくとも接続領域が露出されている。ここでは図
1から明らかなように外部リードは、支持部材22で一
体成型されており、ボンディング領域のみが露出されて
いる。一体成型されているために、外部リード21に外
力が加わっても、外部リードは強固に固定されており、
ワイヤのボンディング部分が剥離することはない。また
一体成型でなくても良く、支持部材22の段部(面23
と凸部24の上面)に外部リードが接着固定されても良
い。The external lead 21 is fixed by an external lead supporting member 22, and at least a connection region is exposed for connection with the pad 19. Here, as is apparent from FIG. 1, the external leads are integrally molded with the support member 22, and only the bonding region is exposed. Since it is integrally molded, even if external force is applied to the external lead 21, the external lead is firmly fixed,
The bonding portion of the wire does not peel off. Further, it is not necessary to integrally form, and the stepped portion (face 23
External leads may be adhesively fixed to the upper surface of the convex portion 24).
【0019】ここでのポイントは、図3でも説明したよ
うに、本ディング領域がたんに露出されていれば良い。
本発明の特徴は、凸部24の右端面25の下方で凹み2
6が設けられていることにある。外部リード21と基板
10との接続のためのボンディング領域は、発明が解決
しようとする課題の欄にも説明したように、少なくとも
4ミリ程度の長さは必要で、これに伴い支持部材22の
突出長さも長くなる。しかし凹み26を設けているの
で、この凹み26と基板10表面で構成する空間には、
素子(配線、印刷抵抗等も可能)が実装できるので、基
板の素子実装効率を向上でき、図3の構造と比べ基板サ
イズ、装置全体のサイズを小さくすることができる。The point here is that the main padding region is simply exposed as described in FIG.
The feature of the present invention is that the recess 2 is formed below the right end surface 25 of the protrusion 24.
6 is provided. The bonding region for connecting the external lead 21 and the substrate 10 needs to have a length of at least about 4 mm as described in the section of the problem to be solved by the invention, and accordingly, the supporting member 22 has a length of about 4 mm. The protruding length also becomes longer. However, since the recess 26 is provided, the space formed by the recess 26 and the surface of the substrate 10 is
Since elements (wiring, printing resistors, etc.) can be mounted, the element mounting efficiency of the board can be improved, and the board size and the size of the entire apparatus can be reduced as compared with the structure of FIG.
【0020】図2において、矢印Dが指した所より下方
に向かう領域は、従来型、つまり図4で示した一点鎖線
の部分である。また矢印Eで示した一点鎖線は、支持部
材22と基板10との接合部右側を示すものである。つ
まり矢印DとEの間には、前述した色々な種類の配線パ
ターンが設けられており、凹みの高さにも依るが、チッ
プ抵抗、半導体チップ等の高さのある素子も実装でき
る。In FIG. 2, the area extending downward from the point indicated by the arrow D is the conventional type, that is, the portion indicated by the alternate long and short dash line in FIG. The alternate long and short dash line indicated by the arrow E indicates the right side of the joint between the support member 22 and the substrate 10. That is, the various types of wiring patterns described above are provided between the arrows D and E, and it is possible to mount a device having a height such as a chip resistor or a semiconductor chip, depending on the height of the recess.
【0021】また第2の特徴として、斜線で示したパッ
ド19の配置を以下に説明する。図4で説明したパッド
12の位置は、ボンディングを行うために、外部リード
4のボンディング部から一定距離離れたところに配置さ
れる。従って一直線上に配置されることになる。この構
造を図1または図2に適用すると、矢印DとEとの間に
は、この一直線上に配置したパッドが邪魔になり、色々
なタイプの配線パターンの配置がしにくくなり、かえっ
て実行効率を悪化させる問題がある。As the second feature, the arrangement of the pads 19 shown by the diagonal lines will be described below. The position of the pad 12 described with reference to FIG. 4 is arranged at a certain distance from the bonding portion of the external lead 4 in order to perform bonding. Therefore, they are arranged on a straight line. When this structure is applied to FIG. 1 or FIG. 2, the pads arranged on this straight line between the arrows D and E become an obstacle, and it becomes difficult to arrange various types of wiring patterns. There is a problem that worsens.
【0022】従って本願は、矢印DとEとの間に設けら
れた配線パターンにより、又は矢印Dより右側の配線パ
ターンの都合により、パッドの位置を一定距離にしない
ことにある。つまりDの領域を境にして、左右に設けら
れる配線パターンの都合で、空きスペースを探し、その
領域にパッド19を設けることで、図4のような場合の
実装効率の悪化を防止できる。またボンデイング機械
は、最近は、コンピューター制御であるので、外部リー
ドのボンデイングエリアとパッドとの距離は任意に選択
できるので何の問題もない。また直接、トランジスタ等
の半導体素子へ直接ボンディングすることも可能であ
る。Therefore, in the present application, the pad positions are not set at a constant distance due to the wiring pattern provided between the arrows D and E or due to the wiring pattern on the right side of the arrow D. In other words, with the wiring pattern provided on the left and right sides of the region D as a boundary, an empty space is searched for and the pad 19 is provided in that region, so that the deterioration of the mounting efficiency in the case of FIG. 4 can be prevented. Also, since the bonding machine has recently been computer-controlled, there is no problem because the distance between the bonding area of the external lead and the pad can be arbitrarily selected. It is also possible to directly bond directly to a semiconductor element such as a transistor.
【0023】ここで外部リードの仕様により、凸部の上
面を長くする必要がある場合、ボンデイングの加圧力に
より支持部材と基板との接着面が剥がれたり、ボンディ
ング時に超音波出力がうまく接合面に伝わらない恐れが
ある。この場合、支持部材の凸部24の下面と基板との
間に支柱を設けることで、この問題は解決できる。この
支柱は、支持部材と一体で成型されていても良いし、基
板と一体でも良い。また別体で形成されていても良い。
各外部リードの幅にも依るが、少なくとも一本有れば良
い。Here, when it is necessary to lengthen the upper surface of the convex portion due to the specifications of the external leads, the bonding surface between the supporting member and the substrate may be peeled off due to the pressing force of the bonding, or the ultrasonic output may be properly applied to the bonding surface during bonding. It may not be transmitted. In this case, this problem can be solved by providing a column between the lower surface of the convex portion 24 of the support member and the substrate. The support may be integrally formed with the support member or the substrate. It may also be formed as a separate body.
Although it depends on the width of each external lead, at least one external lead may be provided.
【0024】一方、図7に第2の実施例を説明する。こ
の実施例は、前実施例の凸部24の上のコーナーから基
板との接着面の右の側辺までを結び、左斜め下に傾斜し
た面を有することにある。形状は異なるが凹みを有する
ため、やはりここに形成される空間に配線パターンが設
けられるため、実装効率を向上させることができる。両
実施例は、最後に支持部材22と基板周辺を囲む枠材ま
たはケース材(ここでは図示せず)で基板表面を樹脂で
封止する封止空間を形成する。図7は、斜め左下に傾斜
しているため、左端は、高さのある素子を実装すること
は難しいが、樹脂を注入したときに樹脂に取り込まれる
気泡を表面に取り出すことが可能である。On the other hand, a second embodiment will be described with reference to FIG. In this embodiment, there is a surface inclined from the upper corner of the convex portion 24 of the previous embodiment to the right side of the bonding surface with the substrate and inclined to the lower left. Since the wiring pattern is provided in the space formed here as well, since it has a recess although the shape is different, the mounting efficiency can be improved. In both examples, finally, a sealing space for sealing the surface of the substrate with resin is formed by the support member 22 and a frame material or a case material (not shown here) that surrounds the periphery of the substrate. In FIG. 7, since it is inclined to the lower left diagonally, it is difficult to mount a device having a height on the left end, but it is possible to take out the bubbles taken into the resin when the resin is injected to the surface.
【0025】例えば上方からシリコンゲルが注入され、
続いてエポキシ等の樹脂が注入され完成されている。シ
リコーンゲルは、半導体チップ等に接続されている金属
細線等への歪みを防止したり、耐湿性を向上するもので
あり、必ず注入しなければならないものではない。For example, silicon gel is injected from above,
Subsequently, a resin such as epoxy is injected and completed. Silicone gel prevents distortion of fine metal wires connected to a semiconductor chip or the like and improves moisture resistance, and is not always required to be injected.
【0026】[0026]
【発明の効果】以上の説明からも明らかなように、第1
に、基板の周辺に向かい凹みが設けられた凸部を持つ外
部リード支持部材を設けることで、この凸部の上面に
は、ボンデイングに十分な面積のボンディング領域が設
けられると共に、凸部の下面の下層には素子が実装でき
るため、デッドスペースの減少が実現できる。従って外
部リードのサイズにより、基板上に設けられるパターン
設計の変更もなく多機種に同一基板が展開できると共
に、基板の実装効率を悪化させることもなく、装置全体
のサイズの大型化を抑止できる。As is apparent from the above description, the first
In addition, by providing an external lead supporting member having a convex portion provided with a recess toward the periphery of the substrate, a bonding area having a sufficient area for bonding is provided on the upper surface of the convex portion, and the lower surface of the convex portion is provided. Since the device can be mounted on the lower layer, the dead space can be reduced. Therefore, depending on the size of the external leads, the same board can be developed in many models without changing the pattern design provided on the board, the mounting efficiency of the board is not deteriorated, and an increase in the size of the entire apparatus can be suppressed.
【0027】第2に、第1の効果と共に、外部リードを
一体で支持しているために、外部リードの強度を向上せ
せることができる。更には、外部リードに接続されたワ
イヤーの他端が接続される部分、つまりパッドの位置
は、このワイヤーの長さ、つまり外部リードのボンデイ
ング領域とパッドとの距離を任意に設定している。つま
り凹み部の配線パターンの都合、またはこれより右側に
設けられる配線パターンの都合により、パットは適当な
位置(空いているスペース)に設けられるので、パッド
の位置に制約をうけて実装効率を悪化させることがな
い。Secondly, in addition to the first effect, since the outer leads are integrally supported, the strength of the outer leads can be improved. Further, the position of the pad to which the other end of the wire connected to the external lead is connected, that is, the position of the pad, sets the length of this wire, that is, the distance between the bonding region of the external lead and the pad. In other words, the pad is provided at an appropriate position (vacant space) due to the wiring pattern of the recessed portion or the wiring pattern provided on the right side of it, so the mounting efficiency is deteriorated due to restrictions on the pad position. There is nothing to do.
【0028】第3に、前記支持部材には支柱を設けるこ
とで、突出部が長くなっても支持部材が傾くことなく完
全にワイヤーボンディングが可能となる。従って、支持
部材と基板との接着不良やボンディング不良が防止で
き、歩留まりの向上にもつながる。第4に、延在領域よ
りも前記基板との接着部分の長さが短く設けられた外部
リード支持部材を設けることで、前記第1の作用と同様
に、凸部の上面には、ボンデイングに十分な面積のボン
ディング領域が設けられると共に、凸部の下面の下層に
は素子が実装できるため、デッドスペースの減少が実現
できる。Thirdly, by providing the support member with a column, it is possible to perform wire bonding completely without the support member tilting even if the protruding portion becomes long. Therefore, defective adhesion and defective bonding between the support member and the substrate can be prevented, and the yield can be improved. Fourthly, by providing an external lead supporting member having a length of a bonding portion with the substrate shorter than that of the extending region, the upper surface of the convex portion is bonded to the upper surface in the same manner as the first action. Since the bonding region having a sufficient area is provided and the element can be mounted on the lower layer of the lower surface of the convex portion, the dead space can be reduced.
【0029】また図7のように、突出部が傾斜している
場合、突出部が長くなると、付け根の部分が厚くなり、
図1と比べ強度が増す。また樹脂を封止した際、中に取
り込まれる気泡が除去でき、特に大電流が流れ発熱する
ような装置の場合、気泡の破裂等を防止できる。Further, as shown in FIG. 7, when the protruding portion is inclined, the longer the protruding portion is, the thicker the root portion is,
Strength is increased compared to FIG. Further, when the resin is sealed, bubbles taken in can be removed, and in the case of a device in which a large current flows and heat is generated, it is possible to prevent the bubbles from bursting.
【図1】本発明の第一の実施例を説明する図である。FIG. 1 is a diagram illustrating a first embodiment of the present invention.
【図2】図1に対応する平面図である。FIG. 2 is a plan view corresponding to FIG.
【図3】従来の混成集積回路装置の断面図である。FIG. 3 is a cross-sectional view of a conventional hybrid integrated circuit device.
【図4】図3に対応する平面図である。FIG. 4 is a plan view corresponding to FIG.
【図5】従来の混成集積回路装置の組立図である。FIG. 5 is an assembly diagram of a conventional hybrid integrated circuit device.
【図6】外部リードを一体成型した従来の支持部材の図
である。FIG. 6 is a view of a conventional support member integrally molded with external leads.
【図7】本発明の第二の実施例を説明する図である。FIG. 7 is a diagram illustrating a second embodiment of the present invention.
10 第1の基板 11 配線パターン 12 ランド 13 半導体チップ 14 抵抗 15 配線 17 ボンディングパッド 18 ランド 19 パッド 21 外部リード 22 外部リード支持部材 26 凹み 10 First Substrate 11 Wiring Pattern 12 Land 13 Semiconductor Chip 14 Resistor 15 Wiring 17 Bonding Pad 18 Land 19 Pad 21 External Lead 22 External Lead Support Member 26 Recess
Claims (4)
と、 この基板に設けられた配線パターンと、 この配線パターンと一体でまたは別体で成るランドと電
気的に接続された半導体素子と、 前記配線パターンや前記半導体素子で構成される回路の
入出力信号が印加される外部リードと、 この外部リードのボンディング領域が前記基板の内側に
向かって延在され、この延在部分の下層に対応する前記
基板に素子が実装できるように、基板の周辺に向かい凹
みが設けられた外部リード支持部材と、 前記基板に設けられた導電パッドと前記外部リードのボ
ンディング領域を接続する接続手段と、 少なくとも前記基板表面およびボンディング部を保護す
る封止手段とを有することを特徴とした混成集積回路装
置。1. A substrate having at least a surface of insulation, a wiring pattern provided on the substrate, a semiconductor element electrically connected to a land which is integral with or separate from the wiring pattern, and the wiring. An external lead to which an input / output signal of a circuit composed of the pattern or the semiconductor element is applied, and a bonding region of the external lead extends toward the inside of the substrate, and corresponds to a lower layer of the extending portion. An external lead supporting member provided with a recess facing the periphery of the substrate so that an element can be mounted on the substrate; connecting means for connecting a conductive pad provided on the substrate to a bonding region of the external lead; and at least the substrate A hybrid integrated circuit device comprising: a sealing means for protecting a surface and a bonding portion.
と、 この基板に設けられた配線パターンと、 この配線パターンと一体でまたは別体で成るランドと電
気的に接続された半導体素子と、 前記配線パターンや前記半導体素子で構成される回路の
入出力信号が印加される外部リードと、 この外部リードを一体で支持し、ボンディング領域が前
記基板の上方で内側に向かって延在され、この延在部分
の下層に対応する前記基板に素子が実装できるように、
基板の周辺に向かい凹みが設けられたトの字の形状の外
部リード支持部材と、 前記基板に設けられ、前記延在部分の下層に設けられた
素子により、外部リードのボンデイング領域か任意の距
離に設けられた導電パッドと、 前記導電パッドと前記外部リードのボンディング領域を
接続する接続手段と、 少なくとも前記基板表面およびボンディング部を保護す
る封止手段とを有することを特徴とした混成集積回路装
置。2. A substrate having an insulating property at least on the surface, a wiring pattern provided on the substrate, a semiconductor element electrically connected to a land which is integral with or separate from the wiring pattern, and the wiring. An external lead to which an input / output signal of a circuit composed of the pattern or the semiconductor element is applied, and the external lead are integrally supported, and a bonding region is extended inward above the substrate. So that the device can be mounted on the substrate corresponding to the lower layer of the part,
The outer lead supporting member having a V shape having a recess facing the periphery of the substrate, and the element provided on the substrate and below the extending portion, allow a bonding area of the outer lead or an arbitrary distance. A hybrid integrated circuit device, comprising: a conductive pad provided on the substrate; a connecting means for connecting the conductive pad and a bonding region of the external lead; and a sealing means for protecting at least the substrate surface and the bonding portion. .
けられる請求項1または2記載の混成集積回路装置。3. The hybrid integrated circuit device according to claim 1, wherein a pillar is provided in the recess of the substrate supporting member.
と、 この基板に設けられた配線パターンと、 この配線パターンと一体でまたは別体で成るランドと電
気的に接続された半導体素子と、 前記配線パターンや前記半導体素子で構成される回路の
入出力信号が印加される外部リードと、 この外部リードのボンディング領域が前記基板の内側に
向かって延在され、この延在部分の下層に対応する前記
基板に素子が実装できるように、前記延在領域よりも前
記基板との接着部分の長さが短く設けられた外部リード
支持部材と、 前記基板に設けられた導電パッドと前記外部リードのボ
ンディング領域を接続する接続手段と、 少なくとも前記基板表面およびボンディング部を保護す
る封止手段とを有することを特徴とした混成集積回路装
置。4. A substrate having an insulating property at least on the surface, a wiring pattern provided on the substrate, a semiconductor element electrically connected to a land formed integrally with or separately from the wiring pattern, and the wiring. An external lead to which an input / output signal of a circuit composed of the pattern or the semiconductor element is applied, and a bonding region of the external lead extends toward the inside of the substrate, and corresponds to a lower layer of the extending portion. An external lead supporting member having a length of a bonding portion with the substrate shorter than that of the extending region so that an element can be mounted on the substrate, and a bonding region between the conductive pad provided on the substrate and the external lead. A hybrid integrated circuit device, comprising: a connecting means for connecting the substrate and a sealing means for protecting at least the substrate surface and the bonding portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10442195A JP3172393B2 (en) | 1995-04-27 | 1995-04-27 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10442195A JP3172393B2 (en) | 1995-04-27 | 1995-04-27 | Hybrid integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08306858A true JPH08306858A (en) | 1996-11-22 |
JP3172393B2 JP3172393B2 (en) | 2001-06-04 |
Family
ID=14380236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10442195A Expired - Fee Related JP3172393B2 (en) | 1995-04-27 | 1995-04-27 | Hybrid integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3172393B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6885097B2 (en) | 2000-04-25 | 2005-04-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
US7209367B2 (en) | 2005-04-13 | 2007-04-24 | Denso Corporation | Electronic apparatus and method for manufacturing the same |
-
1995
- 1995-04-27 JP JP10442195A patent/JP3172393B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6885097B2 (en) | 2000-04-25 | 2005-04-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
US7209367B2 (en) | 2005-04-13 | 2007-04-24 | Denso Corporation | Electronic apparatus and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3172393B2 (en) | 2001-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4037589B2 (en) | Resin-encapsulated power semiconductor device | |
JP2509027B2 (en) | Semiconductor device | |
JP2003017518A (en) | Method for manufacturing hybrid integrated circuit device | |
CN100562999C (en) | Circuit module | |
JP3553849B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH05121644A (en) | Electronic circuit device | |
JP2801810B2 (en) | Resin-sealed semiconductor device | |
JP3172393B2 (en) | Hybrid integrated circuit device | |
JPH0582582A (en) | Semiconductor device | |
KR101008534B1 (en) | Power semiconductor module package and its manufacturing method | |
JP2524482B2 (en) | QFP structure semiconductor device | |
JP3183064B2 (en) | Semiconductor device | |
JP3297959B2 (en) | Semiconductor device | |
JP3090115B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3048707B2 (en) | Hybrid integrated circuit | |
JPH06163746A (en) | Hybrid integrated circuit device | |
JP3248117B2 (en) | Semiconductor device | |
JP2999930B2 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
JP2003017515A (en) | Hybrid integrated circuit device and its manufacturing method | |
JPH077037A (en) | Semiconductor integrated circuit device | |
JP2544272Y2 (en) | Hybrid integrated circuit | |
JP3737093B2 (en) | Semiconductor device | |
JPH0741167Y2 (en) | Insulator-sealed circuit device | |
JP2795245B2 (en) | Resin-sealed semiconductor device | |
JPH0442942Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090323 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100323 |
|
LAPS | Cancellation because of no payment of annual fees |