JPH08289483A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH08289483A JPH08289483A JP7091218A JP9121895A JPH08289483A JP H08289483 A JPH08289483 A JP H08289483A JP 7091218 A JP7091218 A JP 7091218A JP 9121895 A JP9121895 A JP 9121895A JP H08289483 A JPH08289483 A JP H08289483A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- power source
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 出力電圧が電圧降下することなく出力され、
またシステムの電源として使用できる電圧をダイオード
の順方向電圧分だけ広くし、電圧降下分を考慮すること
なくシステム設計を可能とする電源回路を提供すること
を目的とする。 【構成】 第１の電源１の電圧Ｖ１は、抵抗３と４で分
圧され、コンパレータ５の＋端子に入力されている。第
２の電源２の電圧はコンパレータ５の−端子に入力され
ており、コンパレータ５の＋端子の電圧が高ければ、Ｍ
ＯＳＦＥＴ７がオンし、低ければＭＯＳＦＥＴ８がオン
する。これによって、第１の電源１と第２の電源２のい
ずれかが出力端子から出力される。
またシステムの電源として使用できる電圧をダイオード
の順方向電圧分だけ広くし、電圧降下分を考慮すること
なくシステム設計を可能とする電源回路を提供すること
を目的とする。 【構成】 第１の電源１の電圧Ｖ１は、抵抗３と４で分
圧され、コンパレータ５の＋端子に入力されている。第
２の電源２の電圧はコンパレータ５の−端子に入力され
ており、コンパレータ５の＋端子の電圧が高ければ、Ｍ
ＯＳＦＥＴ７がオンし、低ければＭＯＳＦＥＴ８がオン
する。これによって、第１の電源１と第２の電源２のい
ずれかが出力端子から出力される。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＡＭ(Random Access
Memory)のバックアップ等に用いる電源回路に関する。
Memory)のバックアップ等に用いる電源回路に関する。
【０００２】
【従来の技術】従来、ＲＡＭのバックアップなどを行う
電源回路は、図３のような構成をしていた。図３は、従
来の電源回路を表す回路図であり、同図において、１は
第１の電源、２は第２の電源、２０と２１はダイオード
である。以上のように構成された従来の電源回路につ
き、以下にその動作を説明する。
電源回路は、図３のような構成をしていた。図３は、従
来の電源回路を表す回路図であり、同図において、１は
第１の電源、２は第２の電源、２０と２１はダイオード
である。以上のように構成された従来の電源回路につ
き、以下にその動作を説明する。
【０００３】いま、第１の電源１の電圧をＶ１、第２の
電源２の電圧をＶ２とすると、Ｖ１＞Ｖ２のとき、ダイ
オード２１はカットオフし、出力端子には、Ｖ１−ＶＤ
１なる電圧が出力される。ここに、ＶＤ１はダイオード
２０の順方向降下電圧である。
電源２の電圧をＶ２とすると、Ｖ１＞Ｖ２のとき、ダイ
オード２１はカットオフし、出力端子には、Ｖ１−ＶＤ
１なる電圧が出力される。ここに、ＶＤ１はダイオード
２０の順方向降下電圧である。
【０００４】ここで、もし、第１の電源１の電圧Ｖ１が
低下し、Ｖ１＜Ｖ２となったときのことを考えると、ダ
イオード２０はカットオフし、出力端子にはＶ２−ＶＤ
２なる電圧が出力されることになる。ここで、ＶＤ２
は、ダイオード２１の順方向降下電圧である。
低下し、Ｖ１＜Ｖ２となったときのことを考えると、ダ
イオード２０はカットオフし、出力端子にはＶ２−ＶＤ
２なる電圧が出力されることになる。ここで、ＶＤ２
は、ダイオード２１の順方向降下電圧である。
【０００５】すなわち、出力端子には第１の電源１ある
いは第２の電源２のいずれかの電圧がダイオード２０或
いは２１の順方向降下電圧分だけ低い電圧が出力される
ことになる。この出力端子の出力電圧を図示しないが、
システム全体の電源として用いるものである。
いは第２の電源２のいずれかの電圧がダイオード２０或
いは２１の順方向降下電圧分だけ低い電圧が出力される
ことになる。この出力端子の出力電圧を図示しないが、
システム全体の電源として用いるものである。
【０００６】
【発明が解決しようとする課題】しかしながら、以上の
ような従来の電源回路では、第１の電源１および第２の
電源２もともに同じシステム、即ち負荷に電圧を供給す
ることになり、順方向降下電圧の分だけシステムに供給
する電圧が低くなるうえにＶＤ１やＶＤ２の分だけ電池
の使える電源電圧が低くなるという問題点がある。ま
た、この電圧降下の分だけ常に考慮してシステム設計を
行わねばならないという問題点がある。
ような従来の電源回路では、第１の電源１および第２の
電源２もともに同じシステム、即ち負荷に電圧を供給す
ることになり、順方向降下電圧の分だけシステムに供給
する電圧が低くなるうえにＶＤ１やＶＤ２の分だけ電池
の使える電源電圧が低くなるという問題点がある。ま
た、この電圧降下の分だけ常に考慮してシステム設計を
行わねばならないという問題点がある。
【０００７】本発明は、上記問題点に鑑み成されたもの
であり、出力電圧が電圧降下することなく出力され、ま
たシステムの電源として使用できる電源の範囲をダイオ
ードの順方向電圧分だけ広くし、また電圧降下分を考慮
することなくシステム設計を可能とする電源回路を提供
することを目的とする。
であり、出力電圧が電圧降下することなく出力され、ま
たシステムの電源として使用できる電源の範囲をダイオ
ードの順方向電圧分だけ広くし、また電圧降下分を考慮
することなくシステム設計を可能とする電源回路を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明の電源回路は、第１の電源と、第２の電源と、
前記第１の電源からの電圧を分圧する分圧手段と、この
分圧手段の出力と上記第２の電源とを比較する比較手段
と、この比較手段の出力に応じて上記第１の電源と上記
第２の電源のいずれかを選択する選択手段とを備えるも
のである。
に本発明の電源回路は、第１の電源と、第２の電源と、
前記第１の電源からの電圧を分圧する分圧手段と、この
分圧手段の出力と上記第２の電源とを比較する比較手段
と、この比較手段の出力に応じて上記第１の電源と上記
第２の電源のいずれかを選択する選択手段とを備えるも
のである。
【０００９】また、請求項２では、上記選択手段は、上
記第１の電源と出力端子の間に挿入された第１のスイッ
チ手段と、上記第２の電源と前記出力端子の間に挿入さ
れた第２のスイッチ手段とを備え、前記第１の電源の電
圧が前記第２の電源の電圧よりも高いときは前記第１の
スイッチ手段を導通させ、低いときは前記第２のスイッ
チ手段を導通させるようにしたことを特徴とするもので
ある。
記第１の電源と出力端子の間に挿入された第１のスイッ
チ手段と、上記第２の電源と前記出力端子の間に挿入さ
れた第２のスイッチ手段とを備え、前記第１の電源の電
圧が前記第２の電源の電圧よりも高いときは前記第１の
スイッチ手段を導通させ、低いときは前記第２のスイッ
チ手段を導通させるようにしたことを特徴とするもので
ある。
【００１０】また、請求項３では、第１の電源と、この
第１の電源と主回路との間に接続された電源オン・オフ
するスイッチと、第２の電源と、前記スイッチの出力側
に第１入力端が接続され、前記第２の電源に第２入力端
が接続され、出力端がメモリに接続された電圧比較器を
含む電源切り換え回路とから成り、前記電源切り換え回
路は、前記第１入力端の電圧を分圧した電圧が、第２入
力端の電圧よりも高い場合は第１入力端の電圧を前記メ
モリに供給し、低い場合に前記第２入力端の電圧をメモ
リに供給することを特徴とするものである。
第１の電源と主回路との間に接続された電源オン・オフ
するスイッチと、第２の電源と、前記スイッチの出力側
に第１入力端が接続され、前記第２の電源に第２入力端
が接続され、出力端がメモリに接続された電圧比較器を
含む電源切り換え回路とから成り、前記電源切り換え回
路は、前記第１入力端の電圧を分圧した電圧が、第２入
力端の電圧よりも高い場合は第１入力端の電圧を前記メ
モリに供給し、低い場合に前記第２入力端の電圧をメモ
リに供給することを特徴とするものである。
【００１１】
【作用】上記した構成により、請求項１では、分圧手段
が第１の電源からの電圧を分圧し、比較手段がこの分圧
手段の出力と第２の電源とを比較し、この比較手段の出
力に応じて第１の電源と第２の電源のいずれかを選択手
段が選択するので、出力電圧が電圧降下することなく出
力され、またシステムの電源として使用できる電源の範
囲をダイオードの順方向電圧分だけ広くし、電圧降下分
を考慮することなくシステム設計を可能とすることとな
る。
が第１の電源からの電圧を分圧し、比較手段がこの分圧
手段の出力と第２の電源とを比較し、この比較手段の出
力に応じて第１の電源と第２の電源のいずれかを選択手
段が選択するので、出力電圧が電圧降下することなく出
力され、またシステムの電源として使用できる電源の範
囲をダイオードの順方向電圧分だけ広くし、電圧降下分
を考慮することなくシステム設計を可能とすることとな
る。
【００１２】また、請求項２では、選択手段は、上記第
１の電源と出力端子の間に挿入された第１のスイッチ手
段と、上記第２の電源と前記出力端子の間に挿入された
第２のスイッチ手段とを備え、前記第１の電源の電圧が
前記第２の電源の電圧よりも高いときは前記第１のスイ
ッチ手段を導通させ、低いときは前記第２のスイッチ手
段を導通させるようにしたので、出力電圧が電圧降下す
ることなく出力され、またシステムの電源として使用で
きる電源の範囲をダイオードの順方向電圧分だけ広く
し、電圧降下分を考慮することなくシステム設計を可能
とすることとなる。
１の電源と出力端子の間に挿入された第１のスイッチ手
段と、上記第２の電源と前記出力端子の間に挿入された
第２のスイッチ手段とを備え、前記第１の電源の電圧が
前記第２の電源の電圧よりも高いときは前記第１のスイ
ッチ手段を導通させ、低いときは前記第２のスイッチ手
段を導通させるようにしたので、出力電圧が電圧降下す
ることなく出力され、またシステムの電源として使用で
きる電源の範囲をダイオードの順方向電圧分だけ広く
し、電圧降下分を考慮することなくシステム設計を可能
とすることとなる。
【００１３】また、請求項３では、スイッチが第１の電
源と主回路との間に接続された電源オン・オフし、この
スイッチの出力側に第１入力端が接続され、第２の電源
に第２入力端が接続され、電圧比較器を含む電源切り換
え回路が出力端からメモリに接続され、この電源切り換
え回路は、第１入力端の電圧を分圧した電圧が、第２入
力端の電圧よりも高い場合は第１入力端の電圧をメモリ
に供給し、低い場合に第２入力端の電圧をメモリに供給
するので、出力電圧が電圧降下することなく出力され、
またシステムの電源として使用できる電源の範囲をダイ
オードの順方向電圧分だけ広くし、電圧降下分を考慮す
ることなくシステム設計を可能とすることとなる。
源と主回路との間に接続された電源オン・オフし、この
スイッチの出力側に第１入力端が接続され、第２の電源
に第２入力端が接続され、電圧比較器を含む電源切り換
え回路が出力端からメモリに接続され、この電源切り換
え回路は、第１入力端の電圧を分圧した電圧が、第２入
力端の電圧よりも高い場合は第１入力端の電圧をメモリ
に供給し、低い場合に第２入力端の電圧をメモリに供給
するので、出力電圧が電圧降下することなく出力され、
またシステムの電源として使用できる電源の範囲をダイ
オードの順方向電圧分だけ広くし、電圧降下分を考慮す
ることなくシステム設計を可能とすることとなる。
【００１４】
【実施例】以下、図面を参照しながら本発明の電源回路
につき、構成と動作を明らかにする。図１は、本発明の
一実施例に係る電源回路の構成を示す回路図である。同
図において１は第１の電源、２は第２の電源、３と４は
抵抗、５はコンパレータ、６はインバータ、７と８はＰ
チャンネルのＭＯＳＦＥＴ(Metal Oxide Semiconductor
Field Effect Transistor)である。ここで、第１の電
源１と第２の電源２は従来例と同一であり、詳しい説明
を省略する。
につき、構成と動作を明らかにする。図１は、本発明の
一実施例に係る電源回路の構成を示す回路図である。同
図において１は第１の電源、２は第２の電源、３と４は
抵抗、５はコンパレータ、６はインバータ、７と８はＰ
チャンネルのＭＯＳＦＥＴ(Metal Oxide Semiconductor
Field Effect Transistor)である。ここで、第１の電
源１と第２の電源２は従来例と同一であり、詳しい説明
を省略する。
【００１５】以上のように構成された本発明の電源回路
について、以下にその動作を説明する。Ｒ２／（Ｒ１＋
Ｒ２）・Ｖ１＞Ｖ２であるとき、コンパレータ５は、ハ
イレベルを出力し、これによってインバータ６のローレ
ベルを出力する。これによってＭＯＳＦＥＴ８はオフ
し、かつＭＯＳＦＥＴ７はオンし、出力には第１の電源
１の電圧が出力される。
について、以下にその動作を説明する。Ｒ２／（Ｒ１＋
Ｒ２）・Ｖ１＞Ｖ２であるとき、コンパレータ５は、ハ
イレベルを出力し、これによってインバータ６のローレ
ベルを出力する。これによってＭＯＳＦＥＴ８はオフ
し、かつＭＯＳＦＥＴ７はオンし、出力には第１の電源
１の電圧が出力される。
【００１６】いま、第１の電源１の電圧が降下し、コン
パレータ５の＋端子の電圧Ｒ２／（Ｒ１＋Ｒ２）・Ｖ１
がＶ２よりも下がると、コンパレータ５の出力がローレ
ベルになる。ここで、Ｒ１とＲ２は、それぞれ抵抗３と
４の抵抗値である。
パレータ５の＋端子の電圧Ｒ２／（Ｒ１＋Ｒ２）・Ｖ１
がＶ２よりも下がると、コンパレータ５の出力がローレ
ベルになる。ここで、Ｒ１とＲ２は、それぞれ抵抗３と
４の抵抗値である。
【００１７】これによって、インバータ６の出力はハイ
レベルとなり、ＭＯＳＦＥＴ７はオフする。一方、ＭＯ
ＳＦＥＴ８はオンし、出力端子には第２の電源２の電圧
Ｖ２が出力される。これらの一連の動作で、ＭＯＳＦＥ
Ｔ７と８は、導通時にはオン抵抗のみとなり、余程の大
電流でも流れない限り、殆ど電圧降下を生じない。
レベルとなり、ＭＯＳＦＥＴ７はオフする。一方、ＭＯ
ＳＦＥＴ８はオンし、出力端子には第２の電源２の電圧
Ｖ２が出力される。これらの一連の動作で、ＭＯＳＦＥ
Ｔ７と８は、導通時にはオン抵抗のみとなり、余程の大
電流でも流れない限り、殆ど電圧降下を生じない。
【００１８】また、抵抗３と４をＩＣ化すれば、Ｒ２／
（Ｒ１＋Ｒ２）の分圧比は、十分精度良くとることがで
きる。したがって、ばらつき要因としては、Ｖ１とＶ２
のばらつきだけを考えれば良い。
（Ｒ１＋Ｒ２）の分圧比は、十分精度良くとることがで
きる。したがって、ばらつき要因としては、Ｖ１とＶ２
のばらつきだけを考えれば良い。
【００１９】さて、このような回路を用いたシステムの
一例を図２に挙げる。図２において、１０は電池切換回
路、１１はＲＡＭ、１２は主回路、１３はスイッチであ
る。ここで電池切換回路１０は、図１における抵抗３と
４、コンパレータ５、インバータ６、ＭＯＳＦＥＴ７と
８から成り、先の説明と同一の動作を行う。
一例を図２に挙げる。図２において、１０は電池切換回
路、１１はＲＡＭ、１２は主回路、１３はスイッチであ
る。ここで電池切換回路１０は、図１における抵抗３と
４、コンパレータ５、インバータ６、ＭＯＳＦＥＴ７と
８から成り、先の説明と同一の動作を行う。
【００２０】通常動作において、スイッチ１３がオン
し、第１の電源Ｖ１が主回路１２が動作する。このと
き、電池切換回路１０は第１の電源１の電圧Ｖ１をＲＡ
Ｍ１１に供給する。これによって主回路１２は、ＲＡＭ
１１とのデータのやり取りを行う。
し、第１の電源Ｖ１が主回路１２が動作する。このと
き、電池切換回路１０は第１の電源１の電圧Ｖ１をＲＡ
Ｍ１１に供給する。これによって主回路１２は、ＲＡＭ
１１とのデータのやり取りを行う。
【００２１】逆にスイッチ１３が開かれると、主回路１
２は動作を停止し、電池切換回路１０は、第２の電源２
の電圧をＲＡＭ１１に供給し、ＲＡＭ１１を動作させ続
ける。このとき、インバータ６はハイレベルを出力し、
ＭＯＳＦＥＴ７をオフするように動作する。これによ
り、ＲＡＭ１１内のデータは保存され、バックアップさ
れることになる。このとき、第１の電源１が消耗して、
２は動作を停止し、電池切換回路１０は、第２の電源２
の電圧をＲＡＭ１１に供給し、ＲＡＭ１１を動作させ続
ける。このとき、インバータ６はハイレベルを出力し、
ＭＯＳＦＥＴ７をオフするように動作する。これによ
り、ＲＡＭ１１内のデータは保存され、バックアップさ
れることになる。このとき、第１の電源１が消耗して、
【００２２】
【数１】
【００２３】となった場合においても同様に、主回路１
２の動作が行えなくなってもＲＡＭ１１はバックアップ
が成されることになる。
２の動作が行えなくなってもＲＡＭ１１はバックアップ
が成されることになる。
【００２４】以上のように本実施例によれば、電池切換
回路の電源出力、即ち、ＲＡＭ１１のバックアップ電源
については、Ｒ２／（Ｒ１＋Ｒ２）・Ｖ１の電圧とＶ１
の電圧のみを考慮すれば良い。従来例のようなダイオー
ドを用いていないので、その順方向電圧降下を考慮する
必要がないという効果が得られる。
回路の電源出力、即ち、ＲＡＭ１１のバックアップ電源
については、Ｒ２／（Ｒ１＋Ｒ２）・Ｖ１の電圧とＶ１
の電圧のみを考慮すれば良い。従来例のようなダイオー
ドを用いていないので、その順方向電圧降下を考慮する
必要がないという効果が得られる。
【００２５】また、従来例のようにダイオードでの消費
電力を考慮する必要がないので、バックアップ用の電池
（第２の電源２）を無駄なく使用でき、設計のパラメー
タが少ないために設計時間の短縮が図れるという効果も
ある。
電力を考慮する必要がないので、バックアップ用の電池
（第２の電源２）を無駄なく使用でき、設計のパラメー
タが少ないために設計時間の短縮が図れるという効果も
ある。
【００２６】
【発明の効果】以上のように本発明によれば、請求項１
では、分圧手段が第１の電源からの電圧を分圧し、比較
手段がこの分圧手段の出力と第２の電源とを比較し、こ
の比較手段の出力に応じて第１の電源と第２の電源のい
ずれかを選択手段が選択するので、出力電圧が電圧降下
することなく出力され、またシステムの電源として使用
できる電圧をダイオードの順方向電圧分だけ広くし使用
できる電源電圧を広くし、電圧降下分を考慮することな
くシステム設計を可能とするという効果がある。
では、分圧手段が第１の電源からの電圧を分圧し、比較
手段がこの分圧手段の出力と第２の電源とを比較し、こ
の比較手段の出力に応じて第１の電源と第２の電源のい
ずれかを選択手段が選択するので、出力電圧が電圧降下
することなく出力され、またシステムの電源として使用
できる電圧をダイオードの順方向電圧分だけ広くし使用
できる電源電圧を広くし、電圧降下分を考慮することな
くシステム設計を可能とするという効果がある。
【００２７】また、請求項２では、選択手段は、上記第
１の電源と出力端子の間に挿入された第１のスイッチ手
段と、上記第２の電源と前記出力端子の間に挿入された
第２のスイッチ手段とを備え、前記第１の電源の電圧が
前記第２の電源の電圧よりも高いときは前記第１のスイ
ッチ手段を導通させ、低いときは前記第２のスイッチ手
段を導通させるようにしたので、出力電圧が電圧降下す
ることなく出力され、またシステムの電源として使用で
きる電圧をダイオードの順方向電圧分だけ広くし使用で
きる電源電圧を広くし、電圧降下分を考慮することなく
システム設計を可能とするという効果がある。
１の電源と出力端子の間に挿入された第１のスイッチ手
段と、上記第２の電源と前記出力端子の間に挿入された
第２のスイッチ手段とを備え、前記第１の電源の電圧が
前記第２の電源の電圧よりも高いときは前記第１のスイ
ッチ手段を導通させ、低いときは前記第２のスイッチ手
段を導通させるようにしたので、出力電圧が電圧降下す
ることなく出力され、またシステムの電源として使用で
きる電圧をダイオードの順方向電圧分だけ広くし使用で
きる電源電圧を広くし、電圧降下分を考慮することなく
システム設計を可能とするという効果がある。
【００２８】また、請求項３では、スイッチが第１の電
源と主回路との間に接続された電源オン・オフし、この
スイッチの出力側に第１入力端が接続され、第２の電源
に第２入力端が接続され、電圧比較器を含む電源切り換
え回路が出力端からメモリに接続され、この電源切り換
え回路は、第１入力端の電圧を分圧した電圧が、第２入
力端の電圧よりも高い場合は第１入力端の電圧をメモリ
に供給し、低い場合に第２入力端の電圧をメモリに供給
するので、出力電圧が電圧降下することなく出力され、
またシステムの電源として使用できる電圧をダイオード
の順方向電圧分だけ広くし使用できる電源電圧を広く
し、電圧降下分を考慮することなくシステム設計を可能
とするという効果がある。
源と主回路との間に接続された電源オン・オフし、この
スイッチの出力側に第１入力端が接続され、第２の電源
に第２入力端が接続され、電圧比較器を含む電源切り換
え回路が出力端からメモリに接続され、この電源切り換
え回路は、第１入力端の電圧を分圧した電圧が、第２入
力端の電圧よりも高い場合は第１入力端の電圧をメモリ
に供給し、低い場合に第２入力端の電圧をメモリに供給
するので、出力電圧が電圧降下することなく出力され、
またシステムの電源として使用できる電圧をダイオード
の順方向電圧分だけ広くし使用できる電源電圧を広く
し、電圧降下分を考慮することなくシステム設計を可能
とするという効果がある。
【図１】 本発明の一実施例における電源回路の構成を
示す回路図である。
示す回路図である。
【図２】 同実施例の応用例を示すブロック図である。
【図３】 本発明の従来例における電源回路の構成を示
す回路図である。
す回路図である。
１ 第１の電源 ２ 第２の電源 ３、４ 抵抗 ５ コンパレータ ６ インバータ ７、８ ＭＯＳＦＥＴ
Claims (3)
- 【請求項１】 第１の電源と、 第２の電源と、 前記第１の電源からの電圧を分圧する分圧手段と、 この分圧手段の出力と上記第２の電源とを比較する比較
手段と、 この比較手段の出力に応じて上記第１の電源と上記第２
の電源のいずれかを選択する選択手段と、を備える電源
回路。 - 【請求項２】 上記選択手段は、 上記第１の電源と出力端子の間に挿入された第１のスイ
ッチ手段と、 上記第２の電源と前記出力端子の間に挿入された第２の
スイッチ手段と、を備え、前記第１の電源の電圧が前記
第２の電源の電圧よりも高いときは前記第１のスイッチ
手段を導通させ、低いときは前記第２のスイッチ手段を
導通させるようにしたことを特徴とする請求項１に記載
の電源回路。 - 【請求項３】 第１の電源と、 この第１の電源と主回路との間に接続された電源オン・
オフするスイッチと、 第２の電源と、 前記スイッチの出力側に第１入力端が接続され、前記第
２の電源に第２入力端が接続され、出力端がメモリに接
続された電圧比較器を含む電源切り換え回路と、から成
り、前記電源切り換え回路は、前記第１入力端の電圧を
分圧した電圧が、第２入力端の電圧よりも高い場合は第
１入力端の電圧を前記メモリに供給し、低い場合に前記
第２入力端の電圧をメモリに供給することを特徴とする
電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091218A JPH08289483A (ja) | 1995-04-18 | 1995-04-18 | 電源回路 |
| US08/633,948 US5703415A (en) | 1995-04-18 | 1996-04-17 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091218A JPH08289483A (ja) | 1995-04-18 | 1995-04-18 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08289483A true JPH08289483A (ja) | 1996-11-01 |
Family
ID=14020290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7091218A Pending JPH08289483A (ja) | 1995-04-18 | 1995-04-18 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5703415A (ja) |
| JP (1) | JPH08289483A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007510393A (ja) * | 2003-10-22 | 2007-04-19 | サイエンティフィック−アトランタ， インコーポレイテッド | バックアップ電源へのスイッチングのためのシステムおよび方法 |
| JP2009100546A (ja) * | 2007-10-16 | 2009-05-07 | Fujitsu Ten Ltd | 電源装置、半導体集積回路、バックアップ電源装置、及び電子機器 |
| JP2015103860A (ja) * | 2013-11-21 | 2015-06-04 | 富士通セミコンダクター株式会社 | 電源切替制御回路および電源切替回路 |
| JP2016178773A (ja) * | 2015-03-19 | 2016-10-06 | ラピスセミコンダクタ株式会社 | 半導体装置、電源ユニットおよび電子装置 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11511959A (ja) * | 1996-06-19 | 1999-10-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数の電圧を発生する電源装置及び電源装置からなる機器 |
| US6597073B1 (en) * | 1998-02-18 | 2003-07-22 | Compaq Information Technologies Group, L.P. | Circuit and method for providing power supply redundancy |
| US6285091B1 (en) * | 1999-05-10 | 2001-09-04 | California Micro Devices Corporation | Voltage source switching circuit at reduced voltage drop levels |
| JP3540231B2 (ja) * | 2000-01-31 | 2004-07-07 | 沖電気工業株式会社 | クランプ回路及び非接触式通信用インターフェース回路 |
| JP3696470B2 (ja) | 2000-02-22 | 2005-09-21 | 富士通株式会社 | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 |
| US6597210B2 (en) * | 2001-10-03 | 2003-07-22 | Bruce W. Carsten | Apparatus and method for control and driving BJT used as controlled rectifier |
| WO2003034387A2 (en) * | 2001-10-19 | 2003-04-24 | Clare Micronix Integrated Systems, Inc. | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
| US20030169219A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert | System and method for exposure timing compensation for row resistance |
| US6642750B1 (en) * | 2002-04-15 | 2003-11-04 | International Business Machines Corporation | Sequencing circuit for applying a highest voltage source to a chip |
| US6897715B2 (en) * | 2002-05-30 | 2005-05-24 | Analog Devices, Inc. | Multimode voltage regulator |
| CN1310396C (zh) * | 2002-08-02 | 2007-04-11 | 华为技术有限公司 | 一种电源检测切换电路 |
| US6753722B1 (en) * | 2003-01-30 | 2004-06-22 | Xilinx, Inc. | Method and apparatus for voltage regulation within an integrated circuit |
| US6970032B1 (en) * | 2003-03-25 | 2005-11-29 | Cypress Semiconductor Corporation | Power supply detecting input receiver circuit and method |
| US6995599B2 (en) * | 2003-08-26 | 2006-02-07 | Texas Instruments Incorporated | Cross-conduction blocked power selection comparison/control circuitry with NTC (negative temperature coefficient) trip voltage |
| ES2522278T3 (es) * | 2004-01-29 | 2014-11-14 | Mitsubishi Denki Kabushiki Kaisha | Suministro de energía eléctrica auxiliar para vehículo |
| KR100596790B1 (ko) * | 2004-07-01 | 2006-07-04 | 주식회사 하이닉스반도체 | 고전압 발생기 |
| KR100841440B1 (ko) * | 2004-10-22 | 2008-06-25 | 삼성전자주식회사 | 컨트롤러 전원공급장치 |
| JP4556795B2 (ja) * | 2005-07-25 | 2010-10-06 | 株式会社デンソー | 電源回路 |
| TW200722968A (en) * | 2005-12-14 | 2007-06-16 | Kye Systems Corp | Wireless computer peripheral device and its power supply method |
| JP4555242B2 (ja) * | 2006-03-01 | 2010-09-29 | 株式会社日立製作所 | 電源装置及び電源供給方法 |
| KR101260307B1 (ko) * | 2006-09-04 | 2013-05-03 | 삼성전자주식회사 | 전원공급장치 |
| US20080118798A1 (en) * | 2006-11-17 | 2008-05-22 | Gallagher Emerson R | Fuel cell system apparatus |
| US7812647B2 (en) * | 2007-05-21 | 2010-10-12 | Advanced Analogic Technologies, Inc. | MOSFET gate drive with reduced power loss |
| US20090212635A1 (en) * | 2008-02-21 | 2009-08-27 | Mv Circuit Design Inc. | Charge coupling and decoupling circuit |
| US7893566B2 (en) * | 2009-03-13 | 2011-02-22 | Fairchild Semiconductor Corporation | Power latch |
| TWI398073B (zh) * | 2010-02-23 | 2013-06-01 | Inventec Appliances Corp | 電源切換裝置及其方法 |
| CN102063171B (zh) * | 2010-12-20 | 2016-03-30 | 南京博兰得电子科技有限公司 | 一种提高计算机用电源效率的装置及方法 |
| SG11201501366QA (en) * | 2012-09-05 | 2015-05-28 | Mitsubishi Electric Corp | Station building power supply device |
| US9419474B2 (en) * | 2012-10-30 | 2016-08-16 | Telect, Inc. | Voltage control using field-effect transistors |
| DE102013204238A1 (de) * | 2013-03-12 | 2014-09-18 | Bayerische Motoren Werke Aktiengesellschaft | Vorrichtung zur stabilisierenden Versorgung eines Verbrauchers |
| CN104038207B (zh) * | 2014-05-30 | 2017-10-17 | 华为技术有限公司 | 一种切换电路及电子设备 |
| EP3208748B1 (en) * | 2016-02-19 | 2019-06-12 | Nxp B.V. | Power switching circuit |
| US12218652B2 (en) * | 2021-12-07 | 2025-02-04 | Renesas Design Austria Gmbh | Autonomous power supply switch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4323788A (en) * | 1980-10-02 | 1982-04-06 | Borg-Warner Corporation | D-C Power supply for providing non-interruptible d-c voltage |
| DE3113523A1 (de) * | 1981-03-31 | 1982-10-14 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur sicherung der betriebsspannungsversorgung einer elektronischen schaltungseinheit |
| US4617473A (en) * | 1984-01-03 | 1986-10-14 | Intersil, Inc. | CMOS backup power switching circuit |
| JPS6295936A (ja) * | 1985-10-21 | 1987-05-02 | カシオ計算機株式会社 | 太陽電池を用いる電源回路 |
| US4788450A (en) * | 1987-09-11 | 1988-11-29 | General Electric Company | Backup power switch |
-
1995
- 1995-04-18 JP JP7091218A patent/JPH08289483A/ja active Pending
-
1996
- 1996-04-17 US US08/633,948 patent/US5703415A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007510393A (ja) * | 2003-10-22 | 2007-04-19 | サイエンティフィック−アトランタ， インコーポレイテッド | バックアップ電源へのスイッチングのためのシステムおよび方法 |
| JP2009100546A (ja) * | 2007-10-16 | 2009-05-07 | Fujitsu Ten Ltd | 電源装置、半導体集積回路、バックアップ電源装置、及び電子機器 |
| JP2015103860A (ja) * | 2013-11-21 | 2015-06-04 | 富士通セミコンダクター株式会社 | 電源切替制御回路および電源切替回路 |
| JP2016178773A (ja) * | 2015-03-19 | 2016-10-06 | ラピスセミコンダクタ株式会社 | 半導体装置、電源ユニットおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5703415A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08289483A (ja) | 電源回路 | |
| EP0992103B1 (en) | Combined capacitive up/down converter | |
| US6512352B2 (en) | Active clamp step-down converter with power switch voltage clamping function | |
| EP0954081B1 (en) | Improved efficiency in power switching circuits | |
| US6424128B1 (en) | Electronic device having power supply regulators controlled according to operation mode of internal circuit | |
| JP4169155B2 (ja) | クランプ回路を備えた電圧レギュレータ | |
| US4291266A (en) | Device for charging an accumulator from an electrical energy source more particularly for an electronic watch | |
| EP2001112A1 (en) | Bidirectional power supply device | |
| JPH0549179A (ja) | 電源切替え回路 | |
| US8072096B2 (en) | Integrated circuit with multiple independent power supply zones | |
| JP2000217252A (ja) | 電源供給回路および電源供給方法 | |
| CN100417015C (zh) | 二极管电路 | |
| JPH03243119A (ja) | オア回路 | |
| US6518713B2 (en) | Method of illuminating incandescent lamp, and circuit for illuminating the same | |
| JPH07245887A (ja) | バックアップバッテリー回路 | |
| US6373722B1 (en) | Power supply system for providing an auxiliary output voltage | |
| JP2002246884A (ja) | 負荷駆動回路 | |
| JP2006100895A (ja) | 負荷駆動回路 | |
| JP2002325448A (ja) | バッテリバックアップ型直流安定化電源 | |
| CN220291729U (zh) | 电源切换电路 | |
| JP2003087994A (ja) | 電源バックアップ回路及び逆電流消費回路 | |
| JP4365972B2 (ja) | スイッチング電源 | |
| JPH09114529A (ja) | 電源回路 | |
| KR200253465Y1 (ko) | 절전형 배터리 충전 장치 | |
| JPH09322424A (ja) | 電源供給用スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |