JPH08288971A - ディジタル無線受信端末 - Google Patents

Abstract

(57)【要約】 【目的】 受信状態に応じてシンボルクロックの抽出方
法やＰＬＬのループフィルタの時定数を切り替えること
により、高速な同期を可能にするとと共に、受信波の遅
延分散が大きい場合にも良好な復調特性が得られるよう
にする。 【構成】 タイミング抽出回路６２，６３は、受信した
位相変調信号のシンボルタイミングをそれぞれゼロクロ
スと３値クロスで検出し、タイミング検出切替回路６４
がそのいずれかを選択する。ＰＬＬ６５は時定数の異な
る複数のループフィルタを有し、そのいずれかを選択し
て上記選択されたタイミングに同期したシンボルクロッ
クを生成する。コントローラ１０は、受信波の受信レベ
ルと復号データ誤り率とに基づいて受信状態を判定し、
例えば受信波の遅延分散が大きいと判定した場合には、
タイミング検出回路６２と時定数の大きなループフィル
タが選択されるようにタイミング検出切替回路６４およ
びＰＬＬ６５を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル無線受信端
末の復調装置に関し、特に、遅延分散が生じ得る無線回
線を利用するディジタル無線受信端末におけるシンボル
クロック再生の技術に関するものである。

【０００２】ここで、遅延分散とは、伝搬路の反射物
（ビル、山岳など）によって複数の反射波が発生し、先
行波に対する前記複数の反射波の到着時間の広がりの度
合を指す。

【０００３】

【従来の技術】ディジタル無線受信端末においてシンボ
ルクロックを再生する回路としては、たとえば特開平５
−２７６２０６号公報に開示された回路が知られてい
る。図１１はその回路のブロック構成図であり、以下、
この図を用いて、この従来の回路の動作を説明する。

【０００４】図中において、入力端子から入力されたＰ
ＳＫ（Phase Shift Keying）変調信号は、リミタアンプ
４で振幅が制限され、複数の位相成分が重畳した矩形波
に変換される。位相データ変換器６１は、その矩形波の
位相をシンボルクロックのｎ倍のクロックで量子化し、
その位相と１シンボル前の位相の差を演算する。シンボ
ルタイミング抽出回路６２は、上記位相差の極性が変化
（以下、ゼロクロスという）する点を検出し、検出点を
示すパルス信号を出力する。そして、ディジタルＰＬＬ
（Phase-Locked Loop）６５はこの出力信号に同期した
クロックをシンボルクロックとして生成する。このよう
にして、従来の回路では、 ＰＳＫ変調信号に含まれる
各シンボルのタイミング成分より、送信側においてシン
ボルの送信タイミングの決定に用いられたシンボルクロ
ックを再生していた。

【０００５】

【発明が解決しようとする課題】ところで、π／４シフ
トＱＰＳＫ（Quadri-PSK）位相変調方式を用いたディジ
タルセルラ通信においては、受信データの位相差の変化
は図３に示すような複数のパターンをとる。すなわち、
この方式においては位相が変化しても位相差の極性が変
化しない場合がある（たとえば、位相３π/４からπ/
４）。このため、ゼロクロスのタイミングでシンボルク
ロックの再生を行う従来の回路を上記方式に適用した場
合、抽出できるタイミング数が少なくなるので、受信波
への同期に長い時間を要してしまうことになる。

【０００６】このため、受信端末の通信中の移動によっ
て無線ゾーンが変わる、すなわち基地局が切り替わるハ
ンドオーバ時のように、高速なシンボルクロックの同期
を行う必要がある場合には、予めディジタルＰＬＬ６５
のループフィルタの時定数を小さくしこの問題に対処し
ていた。

【０００７】しかし、時定数を小さくするとＰＬＬ６５
の動作が不安定になり、特に受信状態がよくない場合等
には、再生されるシンボルクロックのジッタが大きくな
るので、復調データが劣化するという問題が生じる。

【０００８】一方、図３に示すように、ゼロレベル以外
に２つのしきい値レベルを設定し、位相差がそれら３つ
のレベルを横切る（以下、３値クロスという）時点を検
出するようにすれば、検出タイミング数を増加させるこ
とができるので、ループフィルタの時定数を小さくせず
に高速な同期が可能になる。しかし、３値クロスにより
抽出したシンボルタイミングは、その原理上、ゼロクロ
スによって抽出したタイミングよりもジッタが大きく、
特に、受信波の遅延分散が大きい場合にはジッタがさら
に大きくなるという特徴がある。よって、この３値クロ
スを用いた場合にも、復調データが劣化するという問題
が生じる。

【０００９】そこで、本発明は、受信状態に応じてタイ
ミング抽出方式やＰＬＬループフィルタの時定数を切り
替えることにより、高速な同期を可能にするとと共に、
受信波の遅延分散が大きい場合にも良好な復調を行うこ
とができるディジタル無線受信端末を提供することを目
的とする。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、１シンボル時間毎に送信されるシンボルの相互間の
位相差によって情報を伝達する位相変調信号を受信する
ディジタル無線受信端末に、受信した位相変調信号とそ
の１シンボル時間前に受信した位相変調信号との位相差
を計測する位相差計測手段と、位相差計測手段が計測し
た位相差がゼロとなるタイミングを検出する第１のタイ
ミング検出手段と、位相差計測手段が計測した位相差が
予め定めた複数の値のいずれかになるタイミングを検出
する第２のタイミング検出手段と、前記第１のタイミン
グ検出手段が検出したタイミングと第２のタイミング検
出手段が検出したタイミングのうちのいずれか一方を選
択するタイミング検出切替手段と、タイミング検出切替
手段が選択したタイミングに同期したクロックであるシ
ンボルクロックを生成する位相同期ループと、前記シン
ボルクロックを用いて、前記受信した位相変調信号を復
調した復調データを生成する復調手段とを備え、さら
に、前記受信した位相変調信号の強度を計測する信号強
度計測手段と、前記復調データの誤り率を計測する誤り
率計測手段と、前記信号強度計測手段で計測された強度
が所定の強度より大きく、かつ前記誤り率計測手段で計
測された誤り率が所定の誤り率よりも大きい場合に、前
記タイミング検出切替手段に前記第１のタイミング検出
手段が検出したタイミングを選択させ、他の場合に前記
タイミング検出切替手段に前記第２のタイミング検出手
段が検出したタイミングを選択させる制御手段とを備え
たことを特徴とする。

【００１１】また、請求項２に記載の発明は、請求項１
記載の発明において、前記位相同期ループは、相互に時
定数の異なる複数のループフィルタと、前記複数のルー
プフィルタの内の一つを選択するフィルタ選択手段と、
フィルタ選択手段が選択したループフィルタの時定数に
応じた応答特性で、前記タイミング検出切替手段が選択
したタイミングに同期したクロックであるシンボルクロ
ックを生成する手段とを有し、前記制御手段は、前記信
号強度計測手段で計測された強度が所定の強度より大き
く、かつ前記誤り率計測手段で計測された誤り率が所定
の誤り率よりも大きい場合に、前記位相同期ループの応
答特性が低速となる時定数のループフィルタを選択する
ように前記フィルタ選択手段を制御し、他の場合に前記
位相同期ループの応答特性が高速となる時定数のループ
フィルタを選択するように前記フィルタ制御手段を制御
することを特徴とする。

【００１２】また、請求項３に記載の発明は、請求項２
に記載の発明において、受信した位相変調信号の周波数
に追従する復調基準クロックの周波数と、受信した位相
変調信号の周波数との誤差がある範囲に収束したことを
検知する自動周波数制御手段を備え、前記制御手段は、
自動周波数制御手段の検知結果に応じて前記タイミング
検出切替手段の選択と位相同期ループの応答特性を制御
することを特徴とする。

【００１３】また、請求項４に記載の発明は、請求項３
に記載の発明において、複数の復調データによって形成
されるフレームを識別し、当該フレームに同期して復号
処理を行うフレーム復号手段と、フレーム復号手段が前
記フレームに同期しているか否かを検出するフレーム同
期検出手段を備え、前記制御手段は、前記フレーム同期
検出手段の検出結果に応じて前記タイミング検出切替手
段の選択と位相同期ループの応答特性を制御することを
特徴とする。

【００１４】

【作用】請求項１に記載の発明においては、制御手段
は、信号強度計測手段で計測された強度が所定の強度よ
り大きく、かつ誤り率計測手段で計測された誤り率が所
定の誤り率よりも大きい場合には、受信した位相変調信
号の遅延分散が大きいと判断し、タイミング検出切替手
段に第１のタイミング検出手段が検出したタイミング
（ゼロクロス）を選択させる。こうすることにより、正
確なタイミングを用いてシンボルクロックの生成を行う
ことができ、したがって、遅延分散が大きい場合に発生
しやすい、シンボルクロックのジッタを小さくすること
ができる。また、制御手段は、上記以外の場合には、遅
延分散が小さいと判断し、タイミング検出切替手段に第
２のタイミング検出手段が検出したタイミング（例えば
３値クロス）を選択させる。こうすることにより、シン
ボルクロックの生成に利用できるタイミングの数を増加
させることができ、したがって、当該シンボルクロック
を受信した位相変調信号に高速に同期させることができ
る。

【００１５】また、請求項２に記載の発明においては、
制御手段は、受信した位相変調信号の遅延分散が大きい
と判断した場合には、上記の制御の他に、位相同期ルー
プの応答特性が低速となる時定数のループフィルタを選
択するように前記フィルタ選択手段を制御する。これに
より、シンボルクロックのジッタをさらに低減すること
ができる。また、制御手段は、受信した位相変調信号の
遅延分散が小さいと判断した場合には、前記位相同期ル
ープの応答特性が高速となる時定数のループフィルタを
選択するように前記フィルタ制御手段を制御する。これ
により、シンボルクロックの、受信した位相変調信号へ
の同期をさらに高速に行うことができる。

【００１６】また、請求項３に記載の発明においては、
自動周波数制御手段において、周波数の誤差がある範囲
に収束したことが検知されない場合に、制御手段は、タ
イミング検出切替手段に第１のタイミング検出手段が検
出したタイミングを選択させ、フィルタ選択手段に位相
同期ループの応答特性が低速となる時定数のループフィ
ルタを選択させる。これにより、周波数ドリフトの値を
確実に収束させることができる。

【００１７】また、請求項４に記載の発明によれば、フ
レーム同期検出手段でフレーム同期が検出されない場合
には、制御手段は、タイミング検出切替手段に第２のタ
イミング検出手段が検出したタイミングを選択させ、フ
ィルタ選択手段に位相同期ループの応答特性が高速とな
る時定数のループフィルタを選択させる。これにより、
フレーム同期が高速になされる。

【００１８】

【実施例】以下、図面を参照して、本発明の一実施例の
説明を行う。図１は本実施例に係るディジタル受信端末
の構成を示す図である。この図において、１はアンテ
ナ、２は第１ＩＦ部、３は第２ＩＦ部、４はリミタアン
プ、５はディジタル復調回路、６はシンボルクロック再
生回路、７はチャネルコーデック、８は音声コーデッ
ク、９はスピーカ、１０はシステムコントローラ、１１
は基準発信器、６１は位相データ変換器、６２，６３は
シンボルタイミング抽出回路、６４はタイミング検出切
替回路、６５はディジタルＰＬＬ（位相同期ループ）で
ある。

【００１９】以下、上記のディジタル受信端末の動作の
概要を説明する。アンテナ１で受信された無線周波数の
受信信号は、第１ＩＦ部２で第１中間周波数に周波数変
換され、第１中間周波フィルタ（図示略）で帯域制限さ
れた後、さらに第２ＩＦ部３および図示しない第２中間
周波フィルタによって、帯域制限された第２中間周波数
の信号に変換される。リミタアンプ４のログアンプ（図
示略）は、その中間周波信号を増幅すると共にその振幅
を制限することにより、中間周波信号を矩形波形に整形
した後、ディジタル復調器５およびシンボルクロック再
生回路６へ出力する。また、同時に、ログアンプは受信
信号強度に比例したＲＳＳＩ（Received Signal Streng
th Indicator) 信号をシステムコントローラ１０に出力
する。

【００２０】シンボルクロック再生回路６の位相データ
変換器６１は、リミタアンプ４より出力される矩形波の
位相を表す位相信号を生成し、その信号の表す位相と１
シンボル時間前の位相信号（基準位相信号）の表す位相
との位相差を計測する。シンボルタイミング抽出回路６
２および６３は、上記位相が所定の位相差となったタイ
ミングをそれぞれ検出し、タイミング抽出信号として出
力する。

【００２１】タイミング検出切替回路６４は、システム
コントローラ１０の制御に応じて上記２つのタイミング
抽出信号のいずれかを選択し出力する。ディジタルＰＬ
Ｌ６５はタイミング検出切替回路６４の出力したタイミ
ングに同期したシンボルクロックを生成する。

【００２２】一方、ディジタル復調回路５はリミタアン
プ４の出力する矩形波から位相差情報を復調し、シンボ
ルクロック再生回路６の出力するシンボルクロックのタ
イミングで復調データをサンプリングする。このサンプ
リングデータは、チャネルコーデック７でインターリー
ブや誤り訂正などの処理がなされた後、音声コーデック
８により音声信号に変換され、スピーカ９から音声とし
て出力される。なお、上記の復調データはフレームを構
成し、そのフレームの先頭にはフレーム同期信号が付け
られている。また、チャネルコーデック７は、上記の処
理の他に、フレーム同期検出および誤り率の計測を行
い、その結果をシステムコントローラ１０へ出力する。

【００２３】以下では、本実施例に係るディジタル受信
端末に、日本国内向けのディジタルセルラに用いられて
いるπ／４シフトＱＰＳＫ変調方式を適用した場合につ
いて説明を行う。

【００２４】まず、このＱＰＳＫ変調方式を図２および
図３を用いて説明する。

【００２５】図２にπ／４シフトＱＰＳＫ方式の空間ダ
イアグラムを示す。この方式は、連続する２シンボル期
間のデータの相対位相に情報を乗せるもので、４つの位
相情報（π／４[rad]、３π／４[rad]、−π／４[ra
d]、−３π／４[rad] ）にそれぞれ２ビットの情報
（Ｉ、Ｑ）＝（００、０１、１０、１１）を割り当てて
いる。したがって、図２に示す基準位相信号とは１シン
ボル時間前の位相を示し、この位相と次のシンボルでの
位相との差（以下、差動位相という）から、情報の復調
が行われる。また、受信した矩形波の位相の精度は、そ
の矩形波のサンプル速度等で決まり、たとえばシンボル
クロックの３２倍の速度でサンプルした場合には、図２
に示すような全体を３２分割した精度の差動位相が得ら
れる。この場合、各差動位相は０〜３１の値（５ビッ
ト）で表すことができる。

【００２６】図３に各シンボルごとに位相差をプロット
した場合の差動位相アイパターンを示す。この図からわ
かるように、各シンボルの間にはゼロクロス以外に軌跡
のクロスする点が複数あり、これらの点の位置にはゼロ
クロスに比べ多少のばらつきがあるものの、平均すると
シンボルクロックの中間点を示す。すなわち、２つの位
相レベル（π／２、−π／２）を用いて上記のクロス点
を検出すれば、ゼロクロスよりもやや分散は大きいもの
の、シンボルタイミングを抽出することができる。

【００２７】次に、上記のシンボルクロック再生回路６
を、図４〜図７を用いて詳しく説明する。これらの図に
おいては、図１と対応する部分に同一の符号が付されて
いる。

【００２８】図４に位相データ変換器６１のブロック構
成を示す。この図に示す構成において、端子６１ａを介
してリミタアンプ４より入力された矩形波（例えば２１
ｋＨｚ ）の位相情報は、位相量子化回路６１１でＮビ
ット（ここでは、Ｎ＝５）の位相データに変換された
後、引き算器６１３および１シンボル遅延器６１２に供
給される。引き算器６１３は、この位相データと、１シ
ンボル遅延器６１２において１シンボル時間遅延させた
１シンボル前の位相データとの差を演算する。これによ
り、演算結果である５ビットの差動位相データが、端子
６１ｃを介して、シンボルタイミング抽出回路６２およ
び６３（後述）へ出力される。なお、ここで、位相量子
化回路６１１および１シンボル遅延器６１２は、端子６
１ｂを介して供給される基準発振器１１の基準クロック
（例えば４５０ｋＨｚ）のタイミングで動作する。ま
た、１シンボル時間は、予め決められた時間であり、上
記の矩形波（または受信した位相変調信号）の周波数に
より決まる。

【００２９】次に、図５および図６を用いてシンボルタ
イミング抽出回路６２の説明を行う。

【００３０】図５において、端子６２ａより入力された
差動位相データ（１ビット）はＤタイプ−フリップフロ
ップ（以下Ｄ−ＦＦと略す）６２１および６２２に供給
される。一方、端子６２ｂより入力される基準クロック
はＤ−ＦＦ６２２に供給されるとともにインバータ６３
２を介してＤ−ＦＦ６２１へ供給される。Ｄ−ＦＦ６２
１および６２２の出力は比較器６２４へ供給され、これ
ら２出力の不一致信号が端子６２ｃへ出力される。図６
に、この回路のタイミングチャートを示す。端子６２ａ
から入力したデータの立ち上がりと立ち下がりにおい
て、基準クロックの半周期の幅でパルスが発生すること
が、この図からわかる。

【００３１】別のタイミング検出手段であるシンボルタ
イミング抽出回路６３は、この実施例においては、シン
ボルタイミング抽出回路６２と回路構成が同一であっ
て、入力データのみが異なっている。具体的には、シン
ボルタイミング抽出回路６２には差動位相データの最上
位ビットのデータ（ＭＳＢ）、シンボルタイミング抽出
回路６３には最上位から２ビット目のデータ（ＭＳＢ−
１）が供給される。

【００３２】以上述べた構成において、たとえば差動位
相データが“０”〜“３１”まで繰り返し変化した場
合、上記２つのビットのデータは図７に示すように変化
する。そして、シンボルタイミング抽出回路６２および
６３の抽出タイミングはそれぞれ、図７の抽出タイミン
グ（ａ）および（ｂ）となる。ここで、抽出タイミング
（ａ）はゼロクロスのタイミングを示し、抽出タイミン
グ（ｂ）は３値クロスのタイミングを示す。また、この
場合には、シンボルタイミング抽出回路６３の抽出でき
るタイミング（３値クロス）の数は、シンボルタイミン
グ抽出回路６２のタイミング（ゼロクロス）の数の２倍
になる。

【００３３】なお、本実施例においては、タイミング検
出切替回路６４をシンボルタイミング抽出回路６２およ
び６３の後段に設置している。しかし、上述した場合の
ようにシンボルタイミングの抽出回路の構成が同じで入
力する位相データだけが異なっている場合には、タイミ
ング検出切替回路６４をシンボルタイミング抽出回路の
前段に置き、先に位相データの選択を行わせることがで
きる。この場合、シンボルタイミング抽出回路は１系統
だけで済み、回路数が削減される。

【００３４】次に、ディジタルＰＬＬ６５の具体例を図
８を用いて詳しく説明する。

【００３５】図８に示す構成において、位相比較器６５
１は、可変分周器６５５からのクロックと、タイミング
抽出切替回路６４から端子６５ａを介して供給されるタ
イミング抽出信号とを比較し、再生クロックの進みまた
は遅れを示すディジタル情報をループフィルタ６５２お
よび６５３に出力する。比較的小さな時定数（積分時間
が短い）のループフィルタ６５２と、比較的大きな時定
数（積分時間が長い）のループフィルタ６５３は、設定
された期間だけ、進みまたは遅れを示す情報を積分し、
積分情報として個別に出力する。ループフィルタ切替回
路６５４はそれらの積分結果のいずれかを選択し可変分
周器６５５へ出力する。この選択は、端子６５ｄを介し
てシステムコントローラ１０から供給される切替信号に
従って行われる。可変分周器６５５は、この選択された
積分情報に基づいて、上記の積分情報が小さくなるよう
に、端子６５ｃを介して供給される基準クロックに分周
や遅延などの処理を施し、これにより生成した再生クロ
ックを位相比較器６５１および端子６５ｂへ出力する。

【００３６】以上の閉ループ処理の繰り返しにより、デ
ィジタルＰＬＬ６５が端子６５ｂから出力するクロック
は、端子６５ａから入力される信号のタイミングに同期
したシンボルクロックとなる。

【００３７】次にディジタル復調回路５の具体例を図９
を用いて詳しく説明する。

【００３８】図９に示す構成において、位相差検出回路
５１は、まず、端子５ｃを介して供給される基準クロッ
クで、リミタアンプ４から供給される変調位相信号を位
相量子化し、その位相と基準位相セレクタ５４から供給
される基準信号（後述）との位相差を計測する。そし
て、その位相差と、１シンボル時間前に計測および記憶
した位相差とから差動位相データを生成し、それを、端
子５ｂを介して入力されるシンボルクロックのタイミン
グで出力する。復号器５２は、図２を用いて説明した差
動位相差情報と割り当てデータの対応関係から、差動位
相データの復号を行う。

【００３９】自動周波数制御手段５３は、位相差検出回
路５１からの差動位相データと、その望ましい値（図２
における位相データ“４”，“１２”，“２０”または
“２８”）との差から位相誤差データを計測し、そのデ
ータを予め定めた時定数（積分定数）に達するまで積分
する。また、これと同時に、端子５ｃからの基準クロッ
クをカウントして上記時定数に達するのに要した時間を
求め、その計数時間から積分値の平均変化率（傾き）を
求める。これが短区間での位相誤り値となる。

【００４０】さらに、自動周波数制御手段５３は、この
位相誤りの大きさに応じた位相選択信号を逐次基準位相
セレクタ５４へ出力し、基準信号の周波数補正を行う。
また、受信した位相変調信号に対してその都度新たな位
相誤りを求め、現在の推定結果を更新し、周波数ドリフ
トの検出値を収束させる。また、一定時間、周波数ドリ
フトの検出値を積分してオーバーフローしなければ、周
波数ドリフトの検出値が収束した（以下、ＡＦＣロック
と略す）と判断し、ＡＦＣロックを示す情報を出力端子
５ｄを介してシステムコントローラ１０に出力する。

【００４１】基準位相セレクタ５４は、端子５ｃからの
基準クロックに基づき異なる位相をもったｎ個の基準信
号を生成し、そのうちの一つを自動周波数制御手段５３
からの選択信号に従って位相差検出回路５１に出力す
る。こうして、受信した位相変調信号の周波数および位
相に合った基準信号が作成される。

【００４２】以下、システムコントローラ１０の処理を
図１０を用いて詳しく説明する。

【００４３】まず、ステップＳ１において、ディジタル
復調回路５の端子５ｄ（図９参照）からの信号でＡＦＣ
ロックの状態であるか否を調べ、ＡＦＣロックの状態で
ない場合はステップＳ８へ進む。ステップＳ８では、タ
イミング検出切替回路６４へシンボルタイミング抽出回
路６２（図１参照）の出力の選択を指示する切替信号が
出力され、かつＰＬＬ６５へループフィルタ６５３（図
８参照）の出力の選択を指示する切替信号が出力され
る。これにより、タイミング抽出はゼロクロスで行わ
れ、ディジタルＰＬＬ６５は大きな時定数のループフィ
ルタで低速に動作するようになるため、ジッタの小さい
安定したシンボルクロックが生成される。このようにし
て、受信した位相変調信号への同期およびＡＦＣロック
が安定かつ確実に行われる。

【００４４】なお、以上の処理を初めに行うのは、自動
周波数制御（ＡＦＣ）が受信信号と基準位相信号との周
波数オフセットをキャンセルする重要な処理であり、最
優先でＡＦＣロックを行う必要があるためである。

【００４５】ＡＦＣロックの状態である場合（ステップ
Ｓ１が「ＹＥＳ」）はステップＳ２へ進む。このステッ
プＳ２では、チャネルコーデック７がフレーム同期信号
を検出したか否かを調べ、フレーム同期していない場合
はハンドオーバ時と判断し、ステップＳ７へ進む。ステ
ップＳ７では高速にフレームの同期を捕るために、タイ
ミング検出切替回路６４へシンボルタイミング抽出回路
６３の選択を指示する切替信号が出力されるとともに、
ＰＬＬ６５へループフィルタ６５３の選択を指示する
切替信号が出力される。この結果、タイミング抽出は３
値クロスで行われ、ディジタルＰＬＬ６５は時定数の小
さなループフィルタで高速に動作するようになる。これ
により、シンボルクロックのタイミングの高速な引き込
み動作が行われる。

【００４６】ステップＳ２においてフレーム同期が確認
された場合には、ステップＳ３へ進む。ステップＳ３で
は、リミタアンプ４から供給される受信電界強度が調べ
られ、信号強度がある値ｘより大きい場合には、ステッ
プＳ４へ進む。ステップＳ４ではチャネルコーデック７
において計測された復調データの誤り率の値がｙより大
きいか否かを調べ、大きい場合にはステップＳ５へ進
む。このとき、受信状態は、受信電界強度が高いにもか
かわらず復調データの誤り率が大きい状態であり、受信
波の遅延分散が大きいと判断される。そして、ステップ
Ｓ５で上記のステップＳ８と同じ処理がなされ、タイミ
ング抽出がゼロクロスで行われるようになり、ＰＬＬ６
５において時定数の大きなループフィルタが選択され
る。すなわち、受信信号の遅延分散が大きい場合には、
シンボルクロック再生回路６は生成するシンボルクロッ
クのジッタを小さくするように動作し、その結果、復調
データの誤り率が低減される。

【００４７】一方、ステップＳ３およびＳ４における判
定が上記以外の場合、つまり、２つの判定のいずれかが
「ＮＯ」である場合にはステップＳ６へ進む。このステ
ップＳ６では上記のステップＳ７と同様な処理が行わ
れ、高速なタイミング同期のために、３値クロスが選択
されるとともに、時定数の小さなループフィルタが選択
される。

【００４８】以上述べたように、本実施例によれば、受
信状態に応じてシンボルタイミングの抽出方法とディジ
タルＰＬＬの応答特性とを変化させるため、受信波の遅
延分散が大きい場合にもジッタの小さいシンボルクロッ
クを生成することができ、ハンドオーバ時には高速な同
期を行うことができる。また、フローチャート（図１
０）を用いた制御の説明では、タイミング再生方式とデ
ィジタルＰＬＬのループフィルタの時定数の両方を切替
制御したが、その一方の制御でも同様な効果が得られ
る。

【００４９】なお、本実施例では、変調方式にπ／４シ
フトＱＰＳＫ変調方式を用いているが、他の位相変調方
式にも容易に適用できる。また、シンボルタイミング抽
出回路およびループフィルタの数も上述したものに限定
されるものではない。

【００５０】

【発明の効果】以上説明したように本発明によれば、受
信状態に応じてタイミング抽出の方法やＰＬＬのループ
フィルタの時定数を切り替えるため、再生するシンボル
クロックを受信波に対して高速に同期させることができ
ると共に、受信波の遅延分散が大きい場合にもジッタの
小さい安定したシンボルクロックを再生することがで
き、したがって、良好な復調特性を得ることができる。

【図面の簡単な説明】

【図１】 本発明の一実施例の構成を示すブロック図で
ある。

【図２】 図１のシンボルクロック再生回路６の動作を
説明するための図である。

【図３】 シンボルクロック再生回路６の動作を説明す
るための図である。

【図４】 図１の位相データ変換器６１の構成を示すブ
ロック図である。

【図５】 図１のシンボルタイミング抽出回路６２，６
３の構成を示すブロック図である。

【図６】 シンボルタイミング抽出回路６２のタイムチ
ャートである。

【図７】 シンボルタイミング抽出回路６２，６３の抽
出タイミングを例示するタイムチャートである。

【図８】 図１のディジタルＰＬＬ６５の構成を示すブ
ロック図である。

【図９】 図１のディジタル復調回路５の構成を示すブ
ロック図である。

【図１０】 図１のループフィルタ切替回路６５４およ
びタイミング検出切替回路６４を制御するシステムコン
トローラ１０のフローチャートである。

【図１１】 図１のシンボルクロック再生回路６の従来
例を示すブロック図である。

【符号の説明】

１…アンテナ、２…第１ＩＦ部、３…第２ＩＦ部、４…
リミタアンプ、５…ディジタル復調回路、６…シンボル
クロック再生回路、７…チャネルコーデック、８…音声
コーデック、９…スピーカ、１０…システムコントロー
ラ、１１…基準発信器、５１…位相差検出回路、５２…
復号器、５３…自動周波数制御手段、５４…基準位相セ
レクタ、６１…位相データ変換器、６２，６３…シンボ
ルタイミング抽出回路、６４…タイミング検出切替回
路、６５…ディジタルＰＬＬ、６５１…位相比較器、６
５２，６５３…ループフィルタ、６５４…ループフィル
タ切替回路、６５５…可変分周器。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 １シンボル時間毎に送信されるシンボル
   の相互間の位相差によって情報を伝達する位相変調信号
   を受信するディジタル無線受信端末において、 受信した位相変調信号とその１シンボル時間前に受信し
   た位相変調信号との位相差を計測する位相差計測手段
   と、 位相差計測手段が計測した位相差がゼロとなるタイミン
   グを検出する第１のタイミング検出手段と、 位相差計測手段が計測した位相差が予め定めた複数の値
   のいずれかになるタイミングを検出する第２のタイミン
   グ検出手段と、 前記第１のタイミング検出手段が検出したタイミングと
   第２のタイミング検出手段が検出したタイミングのうち
   のいずれか一方を選択するタイミング検出切替手段と、 タイミング検出切替手段が選択したタイミングに同期し
   たクロックであるシンボルクロックを生成する位相同期
   ループと、 前記シンボルクロックを用いて、前記受信した位相変調
   信号を復調した復調データを生成する復調手段と、 前記受信した位相変調信号の強度を計測する信号強度計
   測手段と、 前記復調データの誤り率を計測する誤り率計測手段と、 前記信号強度計測手段で計測された強度が所定の強度よ
   り大きく、かつ前記誤り率計測手段で計測された誤り率
   が所定の誤り率よりも大きい場合に、前記タイミング検
   出切替手段に前記第１のタイミング検出手段が検出した
   タイミングを選択させ、他の場合に前記タイミング検出
   切替手段に前記第２のタイミング検出手段が検出したタ
   イミングを選択させる制御手段とを備えたことを特徴と
   するディジタル無線受信端末。
2. 【請求項２】 前記位相同期ループは、相互に時定数の
   異なる複数のループフィルタと、前記複数のループフィ
   ルタの内の一つを選択するフィルタ選択手段と、フィル
   タ選択手段が選択したループフィルタの時定数に応じた
   応答特性で、前記タイミング検出切替手段が選択したタ
   イミングに同期したクロックであるシンボルクロックを
   生成する手段とを有し、 前記制御手段は、前記信号強度計測手段で計測された強
   度が所定の強度より大きく、かつ前記誤り率計測手段で
   計測された誤り率が所定の誤り率よりも大きい場合に、
   前記位相同期ループの応答特性が低速となる時定数のル
   ープフィルタを選択するように前記フィルタ選択手段を
   制御し、他の場合に前記位相同期ループの応答特性が高
   速となる時定数のループフィルタを選択するように前記
   フィルタ制御手段を制御することを特徴とする請求項１
   に記載のディジタル無線受信端末。
3. 【請求項３】 受信した位相変調信号の周波数に追従す
   る復調基準クロックの周波数と、受信した位相変調信号
   の周波数との誤差がある範囲に収束したことを検知する
   自動周波数制御手段を備え、 前記制御手段は、自動周波数制御手段の検知結果に応じ
   て前記タイミング検出切替手段の選択と位相同期ループ
   の応答特性を制御することを特徴とする請求項２に記載
   のディジタル無線受信端末。
4. 【請求項４】 複数の復調データによって形成されるフ
   レームを識別し、当該フレームに同期して復号処理を行
   うフレーム復号手段と、フレーム復号手段が前記フレー
   ムに同期しているか否かを検出するフレーム同期検出手
   段を備え、 前記制御手段は、前記フレーム同期検出手段の検出結果
   に応じて前記タイミング検出切替手段の選択と位相同期
   ループの応答特性を制御することを特徴とする請求項３
   に記載のディジタル無線受信端末。