JPH08279615A - Manufacture of thin display film semiconductor device - Google Patents
Manufacture of thin display film semiconductor deviceInfo
- Publication number
- JPH08279615A JPH08279615A JP10474695A JP10474695A JPH08279615A JP H08279615 A JPH08279615 A JP H08279615A JP 10474695 A JP10474695 A JP 10474695A JP 10474695 A JP10474695 A JP 10474695A JP H08279615 A JPH08279615 A JP H08279615A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- photoresist
- gate
- transparent substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 124
- 239000010408 film Substances 0.000 claims abstract description 115
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 71
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示パネル等の能動素子基板に用いられる表示用薄
膜半導体装置の製造方法に関する。より詳しくは、ボト
ムゲート型の薄膜トランジスタの形成方法に関する。さ
らに詳しくは、裏面露光を利用した半導体プロセスに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a display thin film semiconductor device used for an active element substrate such as an active matrix type liquid crystal display panel. More specifically, the present invention relates to a method for forming a bottom gate type thin film transistor. More specifically, it relates to a semiconductor process using backside exposure.
【０００２】[0002]
【従来の技術】表示用薄膜半導体装置はガラスや石英等
からなる透明絶縁基板の上に、画素電極やスイッチング
用の薄膜トランジスタ、さらには周辺駆動回路を集積形
成したものである。薄膜トランジスタの活性層として、
一般に非晶質シリコンあるいは多結晶シリコンが用いら
れる。多結晶シリコンは非晶質シリコンに比べキャリア
の移動度が１００倍程度高い為、画素電極スイッチング
用の薄膜トランジスタに加え、周辺駆動回路も同一基板
上に形成できる。薄膜トランジスタはトップゲート型と
ボトムゲート型がある。2. Description of the Related Art A thin film semiconductor device for display is one in which a pixel electrode, a thin film transistor for switching, and a peripheral driving circuit are integrated and formed on a transparent insulating substrate made of glass, quartz or the like. As an active layer of a thin film transistor,
Generally, amorphous silicon or polycrystalline silicon is used. Since carrier mobility of polycrystalline silicon is 100 times higher than that of amorphous silicon, peripheral driver circuits can be formed over the same substrate in addition to thin film transistors for pixel electrode switching. There are top gate type and bottom gate type thin film transistors.
【０００３】[0003]
【発明が解決しようとする課題】多結晶シリコン薄膜ト
ランジスタの信頼性は、トップゲート型に比べボトムゲ
ート型が優れている。トップゲート型ではガラス等から
なる透明絶縁基板の上に多結晶シリコン薄膜が成膜さ
れ、これを活性層としてその上にゲート絶縁膜を介して
ゲート電極が形成される。従って、透明絶縁基板に含ま
れる不純物等が活性層に拡散する惧れがあり、薄膜トラ
ンジスタの動作特性の劣化につながる。これに対し、ボ
トムゲート型では透明絶縁基板の上にゲート電極を形成
し、さらにゲート絶縁膜を介してその上に活性層となる
多結晶シリコン薄膜を成膜する。従って、汚染物質の供
給源となる透明絶縁基板から活性層が離れているので、
動作特性の劣化が生じにくい。この半面、トップゲート
型構造ではゲート電極をマスクとしたセルフアライメン
トによる不純物注入プロセスが採用でき、製造工程が比
較的単純である。これに対し、ボトムゲート型構造は薄
膜トランジスタの製造プロセスが複雑になるという課題
があった。Regarding the reliability of the polycrystalline silicon thin film transistor, the bottom gate type is superior to the top gate type. In the top-gate type, a polycrystalline silicon thin film is formed on a transparent insulating substrate made of glass or the like, and this is used as an active layer, on which a gate electrode is formed via a gate insulating film. Therefore, impurities or the like contained in the transparent insulating substrate may be diffused into the active layer, leading to deterioration in operating characteristics of the thin film transistor. On the other hand, in the bottom gate type, a gate electrode is formed on a transparent insulating substrate, and a polycrystalline silicon thin film to be an active layer is formed on the gate electrode via a gate insulating film. Therefore, since the active layer is separated from the transparent insulating substrate that is the source of contaminants,
Less likely to deteriorate operating characteristics. On the other hand, in the top gate structure, the impurity implantation process by self-alignment using the gate electrode as a mask can be adopted, and the manufacturing process is relatively simple. On the other hand, the bottom gate type structure has a problem that the manufacturing process of the thin film transistor becomes complicated.
【０００４】[0004]
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はボトムゲート型薄膜トランジスタの
製造プロセスを効率化可能な、表示用薄膜半導体装置の
製造方法を提供する事を目的とする。かかる目的を達成
する為に以下の手段を講じた。即ち、本発明によれば表
示用薄膜半導体装置は以下の工程により製造される。先
ず、透明基板の表面側にゲート電極を含む遮光性のゲー
ト配線を行方向に沿ってパタニング形成する第１工程を
行なう。次に、該ゲート電極の上にゲート絶縁膜を介し
て非単結晶性の半導体薄膜を成膜しさらに不純物を選択
的にドーピングしてソース領域及びドレイン領域を備え
たボトムゲート型の薄膜トランジスタを形成する第２工
程を行なう。さらに、第１層間絶縁膜を介して該ソース
領域に接続する遮光性の信号配線を列方向に沿ってパタ
ニング形成する第３工程を行なう。さらに、第２層間絶
縁膜を介して該ドレイン領域に接続する透明導電膜を成
膜する第４工程を行なう。最後に、該透明導電膜の上に
フォトレジストを成膜した後、互いに交差するゲート配
線及び信号配線をマスクとしてセルフアライメントで該
フォトレジストを透明基板の裏面から露光してパタニン
グし、さらにパタニングされたフォトレジストを介して
該透明導電膜をエッチングし行列状に分離した画素電極
に加工する。好ましくは、前記第５工程は該フォトレジ
ストを透明基板の裏面からオーバ露光でパタニングする
事により、個々の画素電極とその周囲を縁取るゲート配
線及び信号配線との間に所定のオーバラップを残す。SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, it is an object of the present invention to provide a method of manufacturing a thin film semiconductor device for display, which can make the manufacturing process of a bottom gate type thin film transistor efficient. To do. The following measures have been taken in order to achieve this object. That is, according to the present invention, the display thin film semiconductor device is manufactured by the following steps. First, the first step of patterning the light-shielding gate wiring including the gate electrode along the row direction on the surface side of the transparent substrate is performed. Next, a non-single crystalline semiconductor thin film is formed on the gate electrode via a gate insulating film, and impurities are selectively doped to form a bottom gate type thin film transistor having a source region and a drain region. The second step is performed. Further, a third step of patterning the light-shielding signal wiring connected to the source region through the first interlayer insulating film along the column direction is performed. Further, a fourth step of forming a transparent conductive film connected to the drain region through the second interlayer insulating film is performed. Finally, after forming a photoresist on the transparent conductive film, the photoresist is exposed from the back surface of the transparent substrate by self-alignment using the gate wiring and the signal wiring intersecting each other as a mask, and further patterned. The transparent conductive film is etched through the photoresist and processed into pixel electrodes separated in a matrix. Preferably, in the fifth step, by patterning the photoresist from the back surface of the transparent substrate by overexposure, a predetermined overlap is left between each pixel electrode and the gate wiring and signal wiring that surround the periphery of the pixel electrode. .
【０００５】本発明の他の側面によれば、表示用薄膜半
導体装置は以下の工程に従って製造される。先ず、透明
基板の上に遮光性のゲート電極をパタニング形成する第
１工程を行なう。次に、該ゲート電極の上にゲート絶縁
膜を介して光透過性で且つ非単結晶性の半導体薄膜を成
膜する第２工程を行なう。続いて、該半導体薄膜の上に
保護膜を介してフォトレジストを成膜した後、該ゲート
電極をマスクとしてセルフアライメントで該透明基板の
裏面から露光し該ゲート電極に整合したフォトレジスト
パタンを形成する第３工程を行なう。さらに、該フォト
レジストパタンをマスクとして透明基板の表面から不純
物を該半導体薄膜にドーピングしてボトムゲート型の薄
膜トランジスタを集積形成する第４工程を行なう。最後
に、所定の画面部に位置する薄膜トランジスタに接続し
て画素電極を形成する第５工程を行なう。好ましくは、
前記第２工程と第３工程との間で、該半導体薄膜をアイ
ランド状にエッチングし薄膜トランジスタの素子領域毎
に分離する工程を行なう。又好ましくは、前記第５工程
は透明基板の表面側に透明導電膜を成膜した後、裏面側
からの露光処理を含むフォトリソグラフィ及びエッチン
グを用いて該透明導電膜を画素電極に加工する。さらに
好ましくは、前記第４工程は該フォトレジストパタンを
マスクとして不純物を低濃度でドーピングした後、該フ
ォトレジストパタンを除去して拡大されたフォトレジス
トパタンを新たに作成しこれをマスクとして不純物を高
濃度でドーピングする事によりＬＤＤ構造の薄膜トラン
ジスタを形成する。又好ましくは、前記第４工程は該フ
ォトレジストパタンが存在しない領域にある半導体薄膜
に不純物をドーピングして該薄膜トランジスタと同時に
画素電極の補助容量を形成する。加えて好ましくは、前
記第２工程は光透過性で且つ非単結晶性の半導体薄膜と
して多結晶シリコン薄膜を成膜する。又好ましくは、前
記第４工程は該画面部に含まれる画素電極のスイッチン
グ用の薄膜トランジスタと同時に、該画面部を囲む周辺
部にも薄膜トランジスタを集積形成し該スイッチング用
の薄膜トランジスタを駆動する回路部を一体的に作成す
る。According to another aspect of the present invention, a display thin film semiconductor device is manufactured according to the following steps. First, a first step of patterning a light-shielding gate electrode on a transparent substrate is performed. Next, a second step of forming a light-transmissive non-single-crystal semiconductor thin film on the gate electrode through a gate insulating film is performed. Subsequently, a photoresist is formed on the semiconductor thin film via a protective film, and then exposed from the back surface of the transparent substrate by self-alignment using the gate electrode as a mask to form a photoresist pattern aligned with the gate electrode. The third step is performed. Further, a fourth step of doping the semiconductor thin film with impurities from the surface of the transparent substrate using the photoresist pattern as a mask to integrally form a bottom gate type thin film transistor is performed. Finally, a fifth step of forming a pixel electrode by connecting to a thin film transistor located on a predetermined screen portion is performed. Preferably,
Between the second step and the third step, a step of etching the semiconductor thin film in an island shape and separating each element region of the thin film transistor is performed. Preferably, in the fifth step, after forming the transparent conductive film on the front surface side of the transparent substrate, the transparent conductive film is processed into a pixel electrode by using photolithography and etching including an exposure process from the back surface side. More preferably, in the fourth step, the photoresist pattern is used as a mask to dope impurities at a low concentration, the photoresist pattern is removed to newly create an enlarged photoresist pattern, and this is used as a mask to remove impurities. A thin film transistor having an LDD structure is formed by doping at a high concentration. Preferably, in the fourth step, the semiconductor thin film in the region where the photoresist pattern does not exist is doped with impurities to form the auxiliary capacitance of the pixel electrode at the same time as the thin film transistor. In addition, preferably, in the second step, a polycrystalline silicon thin film is formed as a light transmissive non-single crystalline semiconductor thin film. Further preferably, in the fourth step, a thin film transistor for switching the pixel electrode included in the screen portion is formed simultaneously with a thin film transistor in a peripheral portion surrounding the screen portion to form a circuit portion for driving the thin film transistor for switching. Create integrally.
【０００６】なお、本発明に従って製造された表示用薄
膜半導体装置はアクティブマトリクス型の表示装置に組
み込む事ができる。この場合、予め対向電極が形成され
た対向基板を所定の間隙を介して該透明基板に接合し、
該間隙に液晶を注入する事により、アクティブマトリク
ス型表示装置が完成する。The thin film display semiconductor device manufactured according to the present invention can be incorporated into an active matrix type display device. In this case, a counter substrate on which a counter electrode is formed in advance is bonded to the transparent substrate through a predetermined gap,
The active matrix type display device is completed by injecting liquid crystal into the gap.
【０００７】[0007]
【作用】本発明の第１側面によれば、薄膜トランジスタ
を集積形成した後層間絶縁膜を介してその上に透明導電
膜を成膜する。さらに、この透明導電膜の上にフォトレ
ジストを成膜した後、互いに交差するゲート配線及び信
号配線をマスクとしてセルフアライメントで該フォトレ
ジストを透明基板の裏面から露光してパタニングする。
このパタニングされたフォトレジストを介して該透明導
電膜をエッチングし行列状に分離した画素電極に加工す
る。互いに直交するゲート配線及び信号配線をマスクと
して裏面露光処理により画素電極が形成でき、パタニン
グ処理が簡略化される。さらに、オーバ露光でパタニン
グする事により、個々の画素電極とその周囲を縁取るゲ
ート配線及び信号配線との間に所定のマージンを自動的
に形成でき、最大限開口率を拡大できる。本発明の第２
側面によれば、半導体薄膜の上に保護膜を介してフォト
レジストを成膜した後、下地のゲート電極をマスクとし
てセルフアライメントで透明基板の裏面から露光しゲー
ト電極に整合したフォトレジストパタンを形成する。こ
のフォトレジストパタンをマスクとして不純物を半導体
薄膜にドーピングして薄膜トランジスタを形成する。こ
の場合にも裏面露光を採用する事により、フォトレジス
トのパタニング処理を簡略化でき、工程合理化につなが
る。この様に、本発明によれば裏面露光を多用する事に
よりボトムゲート型の薄膜トランジスタの製造プロセス
の合理化又は簡略化が可能になる。According to the first aspect of the present invention, after the thin film transistor is formed in an integrated manner, the transparent conductive film is formed thereon via the interlayer insulating film. Further, after forming a photoresist on the transparent conductive film, the photoresist is exposed from the back surface of the transparent substrate by self-alignment using the gate wiring and the signal wiring intersecting with each other as a mask, and patterned.
The transparent conductive film is etched through the patterned photoresist to form pixel electrodes separated in a matrix. The pixel electrode can be formed by the back surface exposure process using the gate wiring and the signal wiring which are orthogonal to each other as a mask, and the patterning processing is simplified. Furthermore, by patterning by overexposure, a predetermined margin can be automatically formed between each pixel electrode and the gate wiring and signal wiring that surround the periphery of the pixel electrode, and the aperture ratio can be maximized. Second of the present invention
According to the side surface, a photoresist film is formed on the semiconductor thin film via a protective film, and then exposed from the back surface of the transparent substrate by self-alignment using the underlying gate electrode as a mask to form a photoresist pattern aligned with the gate electrode. To do. Using this photoresist pattern as a mask, the semiconductor thin film is doped with impurities to form a thin film transistor. Also in this case, by adopting the backside exposure, the patterning process of the photoresist can be simplified and the process can be rationalized. As described above, according to the present invention, by making heavy use of the backside exposure, the manufacturing process of the bottom gate type thin film transistor can be rationalized or simplified.
【０００８】[0008]
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示用薄膜半導
体装置製造方法の一例を示す工程図である。先ず工程
（Ａ）で、ガラス等からなる透明基板１の表面側にゲー
ト電極２を含む遮光性のゲート配線を行方向に沿ってパ
タニング形成する。例えば、Ｍｏ，Ｔａ等の金属又は合
金をスパッタリングで成膜した後、フォトリソグラフィ
及びエッチングを行なってゲート電極２及びゲート配線
に加工する。この段階で第１のフォトマスクが必要にな
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a process chart showing an example of a method of manufacturing a thin film semiconductor device for display according to the present invention. First, in step (A), a light-shielding gate wiring including the gate electrode 2 is patterned on the surface side of the transparent substrate 1 made of glass or the like along the row direction. For example, after forming a metal or alloy such as Mo or Ta by sputtering, photolithography and etching are performed to process the gate electrode 2 and the gate wiring. At this stage, the first photomask is needed.
【０００９】工程（Ｂ）に進み、ゲート電極２を被覆す
るようにゲート絶縁膜３を成膜する。本例では、このゲ
ート絶縁膜３はゲート電極２の陽極酸化膜とＰ−ＳｉＮ
膜とＰ−ＳｉＯ2 膜の多層構造になっている。Ｐ−Ｓｉ
Ｎ膜及びＰ−ＳｉＯ2 膜はプラズマＣＶＤ法により成膜
される。In step (B), a gate insulating film 3 is formed so as to cover the gate electrode 2. In this example, the gate insulating film 3 is formed of the anodic oxide film of the gate electrode 2 and P-SiN.
It has a multilayer structure of a film and a P-SiO 2 film. P-Si
N film and P-SiO 2 film is deposited by a plasma CVD method.
【００１０】工程（Ｃ）に進み、ゲート電極２の上にゲ
ート絶縁膜３を介して非単結晶性の半導体薄膜４を成膜
する。ここでは、ＣＶＤ法により非晶質シリコン薄膜を
成膜した後、エキシマレーザ光を照射して一旦溶融化し
再結晶させて多結晶シリコン薄膜に転換している。続い
て、半導体薄膜４をアイランド状にエッチングし、予め
薄膜トランジスタの素子領域（活性層）毎に分離する。
従来、この分離工程（アイソレーション）は下地のゲー
ト絶縁膜３をエッチングする惧れがあった為、後の段階
で行なっていた。本発明では、早い段階でアイソレーシ
ョンを実施しており、余分な部位に活性層が残る事がな
くなる。このアイソレーションで２枚目のフォトマスク
が必要になる。In step (C), a non-single-crystal semiconductor thin film 4 is formed on the gate electrode 2 via the gate insulating film 3. Here, after forming an amorphous silicon thin film by a CVD method, it is converted into a polycrystalline silicon thin film by irradiating with excimer laser light to once melt and recrystallize. Subsequently, the semiconductor thin film 4 is etched into an island shape, and is separated in advance for each element region (active layer) of the thin film transistor.
Conventionally, this separation step (isolation) has been performed at a later stage because there is a fear of etching the underlying gate insulating film 3. In the present invention, isolation is carried out at an early stage, so that the active layer does not remain at an extra portion. This isolation requires a second photomask.
【００１１】工程（Ｄ）に進み、半導体薄膜４を被覆す
る様に保護膜（キャッピング膜）５を成膜する。この保
護膜５は活性な多結晶シリコンからなる半導体薄膜４を
汚染から保護すると共に、界面の状態を良好に保持す
る。保護膜５は例えばＳｉＯ2をＣＶＤ法で成膜して形
成する。但し、ＳｉＯ2 以外の材料を選択する事もでき
る。次工程の不純物注入処理を考慮すると、保護膜５の
厚みは薄い方が良く、標準的には５０〜１００nmに設定
される。但し、１０〜２００nm程度であれば制御可能で
ある。さらに、半導体薄膜４の上に保護膜５を介してフ
ォトレジストを成膜した後、下地のゲート電極２をマス
クとしてセルフアライメントで透明基板１の裏面から露
光処理を行ない、ゲート電極２に整合したフォトレジス
トパタン６を形成する。このパタニング処理ではゲート
電極２をマスクとしたセルフアライメントで裏面露光を
行なっているので、別にフォトマスクを使用する必要が
なくなる。さらに、このフォトレジストパタン６をマス
クとして透明基板１の表面から不純物を半導体薄膜４に
ドーピング（注入）する。ここでは、比較的低濃度のＮ
型不純物（例えば燐）をイオンドーピングにより注入し
ている。このイオンドーピングは原料気体をイオン化し
た後質量分析を行なう事なくそのまま加速して不純物を
半導体薄膜にドーピングする方法である。比較的大面積
の表示用薄膜半導体装置を製造する場合にはイオンドー
ピング法が好適である。但し、本発明はイオンドーピン
グに限られるものではなく、イオンインプランテーショ
ンにより不純物を注入しても良い。このイオンインプラ
ンテーションは原料気体をイオン化した後質量分離にか
け、加速ビームを作成して、半導体薄膜の所望部位に選
択的に不純物を注入するものである。本明細書ではイオ
ンドーピング法とイオンインプランテーション法の両者
を含めて不純物のドーピング又は注入と呼んでいる。以
上の様に、工程（Ｄ）では、裏面露光を用いてフォトレ
ジストパタン６を作成し、さらにこれをマスクとして不
純物を注入している。ゲート電極２は金属膜からなり遮
光性を有する一方、半導体薄膜４は多結晶シリコンから
なり光透過性である。従って、ゲート電極２をマスクと
した裏面露光が効率的且つ精密に行なえる。半導体薄膜
４が非晶質シリコンの場合には、多結晶シリコンに比べ
光透過性が劣るので、裏面露光処理の効率性が低下す
る。In step (D), a protective film (capping film) 5 is formed so as to cover the semiconductor thin film 4. The protective film 5 protects the semiconductor thin film 4 made of active polycrystalline silicon from contamination and also keeps the state of the interface excellent. The protective film 5 is formed, for example, by depositing SiO 2 by a CVD method. However, a material other than SiO 2 can be selected. Considering the impurity implantation process in the next step, the thickness of the protective film 5 is preferably thin, and is typically set to 50 to 100 nm. However, if it is about 10 to 200 nm, it can be controlled. Further, after a photoresist is formed on the semiconductor thin film 4 via the protective film 5, the back surface of the transparent substrate 1 is exposed by self-alignment using the underlying gate electrode 2 as a mask to align with the gate electrode 2. A photoresist pattern 6 is formed. In this patterning process, backside exposure is performed by self-alignment using the gate electrode 2 as a mask, so that it is not necessary to use a separate photomask. Further, using the photoresist pattern 6 as a mask, impurities are doped (implanted) into the semiconductor thin film 4 from the surface of the transparent substrate 1. Here, a relatively low concentration of N
A type impurity (for example, phosphorus) is implanted by ion doping. This ion doping is a method in which the source gas is ionized and then accelerated as it is without performing mass spectrometry to dope the semiconductor thin film with impurities. The ion doping method is suitable for manufacturing a display thin film semiconductor device having a relatively large area. However, the present invention is not limited to ion doping, and impurities may be implanted by ion implantation. In this ion implantation, a source gas is ionized and then subjected to mass separation to create an acceleration beam, and impurities are selectively implanted into a desired portion of a semiconductor thin film. In this specification, both the ion doping method and the ion implantation method are referred to as impurity doping or implantation. As described above, in the step (D), the photoresist pattern 6 is formed by using the back surface exposure, and the impurities are implanted using this as a mask. The gate electrode 2 is made of a metal film and has a light shielding property, while the semiconductor thin film 4 is made of polycrystalline silicon and is light transmissive. Therefore, back surface exposure using the gate electrode 2 as a mask can be performed efficiently and precisely. When the semiconductor thin film 4 is amorphous silicon, the light transmittance is inferior to that of polycrystalline silicon, so that the efficiency of the back surface exposure process is reduced.
【００１２】工程（Ｅ）に進み、使用済みになったフォ
トレジストパタン６を除去した後、拡大されたフォトレ
ジストパタン７を新たに作成する。この段階で３枚目の
フォトマスクが必要になる。拡大されたフォトレジスト
パタン７をマスクとしてＮ型の不純物を高濃度で注入す
る事により、ＬＤＤ構造のボトムゲート型薄膜トランジ
スタを形成する。この不純物注入はイオンドーピング又
はイオンインプランテーションにより行なわれる。Ｎ型
の不純物が高濃度に注入された部位が薄膜トランジスタ
（ＴＦＴ）のソース領域Ｓ及びドレイン領域Ｄとなる。
又、フォトレジストパタン７により被覆されたＮ型不純
物の低濃度領域がＬＤＤ領域（オフセット領域）にな
る。この後、エキシマレーザ光を照射し、半導体薄膜４
に注入された不純物を活性化する。In step (E), after the used photoresist pattern 6 is removed, an enlarged photoresist pattern 7 is newly created. At this stage, the third photomask is needed. By implanting N-type impurities at a high concentration using the enlarged photoresist pattern 7 as a mask, a bottom gate type thin film transistor having an LDD structure is formed. This impurity implantation is performed by ion doping or ion implantation. The regions into which the N-type impurities are implanted at high concentration become the source region S and the drain region D of the thin film transistor (TFT).
Further, the low concentration region of the N-type impurity covered with the photoresist pattern 7 becomes the LDD region (offset region). After that, the semiconductor thin film 4 is irradiated with an excimer laser beam.
Activates the impurities implanted into.
【００１３】工程（Ｆ）に進み、ＬＤＤ構造を有し且つ
ボトムゲート型のＴＦＴを被覆する様に、第１層間絶縁
膜（パシベーション膜）８を成膜する。例えば、ＣＶＤ
法によりＰＳＧとＰ−ＳｉＮを重ねて成膜し、第１層間
絶縁膜８とする。この後、透明基板１を４００℃程度の
温度で加熱処理（アニール）し、第１層間絶縁膜８に含
有していた水素を半導体薄膜４に導入して、所謂水素化
処理を行なう。これにより、ＴＦＴの動作特性が改善で
きる。第１層間絶縁膜８の膜厚は２００〜６００nm程度
である。さらに、フォトリソグラフィ及びエッチングを
行なって、第１層間絶縁膜８にコンタクトホールを開口
する。これにより、ＴＦＴのソース領域Ｓ及びドレイン
領域Ｄの一部が露出する。このコンタクトホール開口
に、４枚目のフォトマスクが必要になる。In step (F), a first interlayer insulating film (passivation film) 8 is formed so as to cover the bottom gate type TFT having the LDD structure. For example, CVD
The PSG and P-SiN are overlaid by the method to form the first interlayer insulating film 8. Then, the transparent substrate 1 is heat-treated (annealed) at a temperature of about 400 ° C., hydrogen contained in the first interlayer insulating film 8 is introduced into the semiconductor thin film 4, and so-called hydrogenation treatment is performed. As a result, the operating characteristics of the TFT can be improved. The thickness of the first interlayer insulating film 8 is about 200 to 600 nm. Further, photolithography and etching are performed to open contact holes in the first interlayer insulating film 8. As a result, the source region S and the drain region D of the TFT are partially exposed. A fourth photomask is required for opening this contact hole.
【００１４】工程（Ｇ）に進み、第１層間絶縁膜８に形
成したコンタクトホールを介してソース領域Ｓに接続す
る様に、遮光性の信号配線９を列方向に沿ってパタニン
グ形成する。例えば、アルミニウム等からなる金属膜を
成膜した後、フォトリソグラフィ及びエッチングを行な
って信号配線９に加工する。このプロセスで５枚目のフ
ォトマスクを用いる。但し、ドレイン領域Ｄ側のコンタ
クトホールには金属膜を残さない様にエッチングする。Proceeding to step (G), the light-shielding signal wiring 9 is patterned along the column direction so as to be connected to the source region S through the contact hole formed in the first interlayer insulating film 8. For example, after forming a metal film made of aluminum or the like, photolithography and etching are performed to process the signal wiring 9. A fifth photomask is used in this process. However, the contact hole on the drain region D side is etched so as not to leave a metal film.
【００１５】工程（Ｈ）に進み、信号配線９を被覆する
様に第２層間絶縁膜（平坦化膜）１０を成膜する。第２
層間絶縁膜１０はアクリル系の感光性樹脂からなり、層
間短絡を防止すると共に、ボトムゲート型ＴＦＴの表面
凹凸を埋めて平坦化する。この為、アクティブマトリク
ス型の液晶パネル等に組み込んだ場合、液晶の配向性を
良好にできる。さらに、感光性樹脂からなる平坦化膜１
０に対してフォトリソグラフィ及びエッチングを行な
い、ＴＦＴのドレイン領域Ｄに連通するコンタクトホー
ルを開口する。この段階で６枚目のフォトマスクが必要
になる。In step (H), a second interlayer insulating film (planarizing film) 10 is formed so as to cover the signal wiring 9. Second
The interlayer insulating film 10 is made of an acrylic photosensitive resin, prevents interlayer short-circuiting, and fills the surface irregularities of the bottom gate type TFT to planarize it. Therefore, when incorporated in an active matrix type liquid crystal panel or the like, the orientation of the liquid crystal can be improved. Furthermore, the flattening film 1 made of a photosensitive resin
Photolithography and etching are performed on 0 to open a contact hole communicating with the drain region D of the TFT. At this stage, the sixth photomask is required.
【００１６】最後に工程（Ｉ）に進み、第２層間絶縁膜
（平坦化膜）１０に開口したコンタクトホールを介して
ドレイン領域Ｄに接続する様に、ＩＴＯ等からなる透明
導電膜をスパッタリング等により成膜する。続いて、こ
の透明導電膜の上にフォトレジストを成膜した後、互い
に交差するゲート配線及び信号配線９をマスクとして、
セルフアライメントでフォトレジストを透明基板１の裏
面から露光してパタニングする。さらに、パタニングさ
れたフォトレジストを介して透明導電膜をエッチング
し、行列状に分離した画素電極１１に加工する。特徴事
項として、透明導電膜をスパッタリングした後フォトレ
ジストを塗布し、ここで裏面露光を行なう。この様にす
ると、遮光性のゲート配線や信号配線９の存在しない領
域のみが感光してフォトレジストが残る。このフォトレ
ジストを用いて透明導電膜をエッチングし、画素電極１
１に加工する。ゲート配線と信号配線９がブラックマト
リクスとなり、それ以外の領域には透明導電膜が存在す
る事になり、表示パネルに組み立てた場合液晶の配向を
電圧制御する事が可能である。これにより、最大の画素
開口率が得られる。この際、フォトレジストを透明基板
１の裏面からオーバ露光でパタニングする事により、個
々の画素電極１１とその周囲を縁取るゲート配線及び信
号配線９との間に所定のオーバラップ（マージン）を残
す様にしている。即ち、オーバ露光をするとマスクとな
る信号配線９やゲート配線の上にまで光が若干廻り込む
為、その部分のフォトレジストも感光し残される事にな
る。これにより、画素電極１１も光の廻り込み量程度だ
け周辺に拡大した寸法となり、ブラックマトリクスとな
る信号配線９やゲート配線と一部重なる為、光漏れを有
効に防止できる。Finally, in step (I), a transparent conductive film made of ITO or the like is sputtered so as to be connected to the drain region D through a contact hole opened in the second interlayer insulating film (planarizing film) 10. To form a film. Then, after forming a photoresist on the transparent conductive film, using the gate wiring and the signal wiring 9 that intersect with each other as a mask,
The photoresist is exposed from the back surface of the transparent substrate 1 by self-alignment and patterned. Further, the transparent conductive film is etched through the patterned photoresist to process the pixel electrodes 11 separated in a matrix. As a characteristic feature, a transparent conductive film is sputtered and then a photoresist is applied, where the back surface is exposed. By doing so, only the region where the light-shielding gate wiring and the signal wiring 9 do not exist is exposed and the photoresist remains. The transparent conductive film is etched using this photoresist to remove the pixel electrode 1
Process to 1. The gate wiring and the signal wiring 9 form a black matrix, and the transparent conductive film exists in the other regions, so that the orientation of the liquid crystal can be voltage-controlled when assembled in a display panel. As a result, the maximum pixel aperture ratio is obtained. At this time, by patterning the photoresist from the back surface of the transparent substrate 1 by overexposure, a predetermined overlap (margin) is left between each pixel electrode 11 and the gate wiring and the signal wiring 9 that surround the periphery thereof. I am doing it. That is, if overexposure is performed, light slightly wraps around the signal wiring 9 and the gate wiring, which serve as a mask, and the photoresist in that portion is also exposed. As a result, the pixel electrode 11 also has a size enlarged to the periphery by the amount of the light wraparound, and partially overlaps the signal wiring 9 and the gate wiring that will be the black matrix, so that light leakage can be effectively prevented.
【００１７】以上の工程（Ａ）〜（Ｉ）を経て表示用薄
膜半導体装置が完成する。この装置は画素電極１１とこ
れを駆動するＬＤＤ構造のボトムゲート型薄膜トランジ
スタ（ＴＦＴ）が集積形成されている。ＴＦＴは例えば
多結晶シリコンからなる半導体薄膜４を活性層としてい
る。この後、アクティブマトリクス型の液晶表示装置を
組み立てる場合には、予め対向電極が形成された対向基
板を所定の間隙を介して透明基板１に接合し、この間隙
に液晶を注入すれば良い。本発明にかかる製造方法によ
れば、裏面露光を多用する事により、合計６枚のフォト
マスクのみを使用してＬＤＤ構造を有するボトムゲート
型のＴＦＴ及び画素電極が集積形成できる。なお、ＬＤ
Ｄ構造を採用しない場合にはフォトマスクを１枚省略で
きる。又、平坦化膜１０を採用しない場合にはさらにフ
ォトマスクを１枚削減できる。従って、最低４枚のフォ
トマスクと裏面露光を組み合わせれば、ボトムゲート型
の薄膜トランジスタを備えた表示用薄膜半導体装置を作
成可能である。Through the above steps (A) to (I), the display thin film semiconductor device is completed. In this device, a pixel electrode 11 and a bottom gate type thin film transistor (TFT) having an LDD structure for driving the pixel electrode 11 are integrally formed. The TFT has a semiconductor thin film 4 made of, for example, polycrystalline silicon as an active layer. After that, when assembling an active matrix type liquid crystal display device, the counter substrate on which the counter electrode is formed in advance may be bonded to the transparent substrate 1 through a predetermined gap, and the liquid crystal may be injected into this gap. According to the manufacturing method of the present invention, the bottom gate type TFT and the pixel electrode having the LDD structure can be integratedly formed by using only the total of six photomasks by using the back surface exposure frequently. In addition, LD
If the D structure is not adopted, one photomask can be omitted. If the flattening film 10 is not used, the number of photomasks can be further reduced by one. Therefore, by combining at least four photomasks and backside exposure, a display thin film semiconductor device having a bottom gate type thin film transistor can be manufactured.
【００１８】図２は、本発明にかかる表示用薄膜半導体
装置製造方法の他の例を示す工程図である。本例では、
画面部に含まれる画素電極のスイッチング用の薄膜トラ
ンジスタと同時に、画面部を囲む周辺部にも薄膜トラン
ジスタを集積形成し、スイッチング用の薄膜トランジス
タを駆動する回路部を一体的に作成している。薄膜トラ
ンジスタの活性層として、光透過性で且つ非単結晶性の
多結晶シリコン薄膜を用いる事により、画素電極スイッ
チング用の薄膜トランジスタに加え周辺回路部を構成す
る薄膜トランジスタを同一基板に集積形成できる。本製
造方法は、基本的には図１に示した製造方法と同様であ
り、対応する部分には対応する参照番号を付して理解を
容易にしている。又、各工程も類似しており、対応する
工程には対応する工程符号を付してある。先ず工程
（Ａ）で、画面部Ｘにゲート電極２ｘをパタニングす
る。同時に、周辺部Ｙにもゲート電極２ｙをパタニング
形成する。工程（Ｂ）で、ゲート電極２ｘ，２ｙを被覆
する様にゲート絶縁膜３を形成する。工程（Ｃ）で、ゲ
ート絶縁膜３の上に多結晶シリコンからなる半導体薄膜
４を成膜する。さらに、これをアイランド状にパタニン
グして各薄膜トランジスタの素子領域（活性層）にする
所謂アイソレーションをこの段階で行なう。工程（Ｄ）
で、半導体薄膜４を被覆する様に極薄の保護膜５を成膜
する。その上に、フォトレジストを成膜した後、ゲート
電極２ｘ，２ｙをマスクとして裏面露光を行ない、所望
のフォトレジストパタン６ｘ，６ｙを設ける。これらの
フォトレジストパタン６ｘ，６ｙをマスクとして、表面
側からイオンドーピングを行ない、Ｎ型の不純物を低濃
度で注入する。次に工程（Ｅ）で、使用済みになったフ
ォトレジストパタン６ｘ，６ｙを除去した後、新たにフ
ォトレジストパタン７ｘ，７ｙを設ける。一方のフォト
レジストパタン７ｘは先の対応するフォトレジストパタ
ン６ｘよりも一廻り大きく形成されている。これに対
し、フォトレジストパタン７ｙは先の対応するフォトレ
ジストパタン６ｙより若干縮小した形状でパタニングさ
れている。これらのフォトレジストパタン７ｘ，７ｙを
マスクとしてイオンドーピングによりＮ型の不純物を高
濃度で注入する。これにより、画面部ＸにはＬＤＤ構造
で且つボトムゲート型の画素電極スイッチング用薄膜ト
ランジスタ（ＴＦＴ−ＳＷ）が形成される。一方、周辺
部Ｙには同じくボトムゲート型の薄膜トランジスタＴＦ
Ｔ−ＣＫＴが形成され、駆動回路を構成する。このＴＦ
Ｔ−ＣＫＴはＬＤＤ構造ではなく、比較的大きな電流駆
動能力を有しており、駆動回路を構成する上で好適であ
る。この様に、後のフォトレジストパタン７ｙを前のフ
ォトレジストパタン６ｙより縮小化する事により、ＬＤ
Ｄ構造なしのＴＦＴ−ＣＫＴが得られる。又、これによ
りオフセット領域がなくなるのでゲート寄生容量を小さ
くできる。FIG. 2 is a process chart showing another example of the method for manufacturing a thin film semiconductor device for display according to the present invention. In this example,
Simultaneously with the thin film transistor for switching the pixel electrode included in the screen portion, the thin film transistor is also formed in the peripheral portion surrounding the screen portion to integrally form a circuit portion for driving the thin film transistor for switching. By using a light-transmissive non-single-crystal polycrystalline silicon thin film as an active layer of the thin film transistor, a thin film transistor which constitutes a peripheral circuit portion can be integrated and formed on the same substrate in addition to a thin film transistor for pixel electrode switching. This manufacturing method is basically the same as the manufacturing method shown in FIG. 1, and corresponding parts are designated by corresponding reference numerals to facilitate understanding. Also, each process is similar, and the corresponding process is denoted by the corresponding process code. First, in step (A), the gate electrode 2x is patterned on the screen portion X. At the same time, the gate electrode 2y is also patterned on the peripheral portion Y. In step (B), the gate insulating film 3 is formed so as to cover the gate electrodes 2x and 2y. In step (C), a semiconductor thin film 4 made of polycrystalline silicon is formed on the gate insulating film 3. Further, so-called isolation is performed at this stage by patterning this into an island shape to form an element region (active layer) of each thin film transistor. Process (D)
Then, an extremely thin protective film 5 is formed so as to cover the semiconductor thin film 4. After forming a photoresist film thereon, back surface exposure is performed using the gate electrodes 2x and 2y as a mask to provide desired photoresist patterns 6x and 6y. Ion doping is performed from the front surface side using these photoresist patterns 6x and 6y as masks, and N-type impurities are implanted at a low concentration. Next, in step (E), after the used photoresist patterns 6x and 6y are removed, new photoresist patterns 7x and 7y are provided. One photoresist pattern 7x is formed larger than the corresponding photoresist pattern 6x. On the other hand, the photoresist pattern 7y is patterned in a shape slightly smaller than the corresponding photoresist pattern 6y. Using these photoresist patterns 7x and 7y as a mask, N-type impurities are implanted at a high concentration by ion doping. As a result, a bottom gate type pixel electrode switching thin film transistor (TFT-SW) having an LDD structure is formed on the screen portion X. On the other hand, in the peripheral portion Y, there is also a bottom gate type thin film transistor TF.
A T-CKT is formed and constitutes a drive circuit. This TF
The T-CKT does not have an LDD structure and has a relatively large current drive capability, and is suitable for forming a drive circuit. Thus, by making the subsequent photoresist pattern 7y smaller than the previous photoresist pattern 6y, LD
A TFT-CKT without a D structure is obtained. Further, this eliminates the offset region, so that the gate parasitic capacitance can be reduced.
【００１９】次に図３の工程（Ｆ）に進み、ＴＦＴ−Ｓ
Ｗ及びＴＦＴ−ＣＫＴを第１層間絶縁膜８で被覆する。
さらに、この第１層間絶縁膜８にコンタクトホールを開
口する。工程（Ｇ）に進み、第１層間絶縁膜８の上にア
ルミニウム、チタン、クロム等の金属膜を成膜した後、
所定の形状にパタニングして信号配線９に加工する。但
し、ＴＦＴ−ＳＷのドレイン領域Ｄから金属膜を予め除
去しておく。工程（Ｈ）に進み、信号配線９を被覆する
様に第２層間絶縁膜（平坦化膜）１０を成膜する。又、
この平坦化膜１０にＴＦＴ−ＳＷのドレイン領域Ｄに連
通するコンタクトホールを開口する。最後に工程（Ｉ）
で、平坦化膜１０の上に透明導電膜を成膜した後、ゲー
ト配線や信号配線９をマスクとして裏面露光処理を行な
い、画素電極１１を形成する。この際、平坦化膜１０の
上には透明導電膜が一部不要な部位にも残されるが、動
作特性上何ら問題はない。以上の工程（Ａ）〜（Ｉ）を
行なう事により、画面部ＸにはＴＦＴ−ＳＷと画素電極
１１が集積形成される一方、周辺部ＹにはＮチャネル型
のＴＦＴ−ＣＫＴが集積形成される。ＴＦＴ−ＣＫＴの
集合により所望の駆動回路が形成できる。なお、本例で
はＮチャネル型のＴＦＴのみを用いて駆動回路を構成し
ているが、これに代えてＮチャネル型とＰチャネル型を
組み合わせたＣＭＯＳ構造を単位として周辺駆動回路を
構成しても良い。この場合には、Ｎ型の不純物とＰ型の
不純物を各ＴＦＴ毎に打ち分ける為、最低１枚のフォト
マスクが追加的に必要になる。Next, the process proceeds to step (F) in FIG.
The W and TFT-CKT are covered with the first interlayer insulating film 8.
Further, a contact hole is opened in this first interlayer insulating film 8. Proceeding to step (G), after forming a metal film of aluminum, titanium, chromium or the like on the first interlayer insulating film 8,
The signal wiring 9 is processed by patterning into a predetermined shape. However, the metal film is previously removed from the drain region D of the TFT-SW. In step (H), a second interlayer insulating film (planarizing film) 10 is formed so as to cover the signal wiring 9. or,
A contact hole communicating with the drain region D of the TFT-SW is opened in the flattening film 10. Finally step (I)
Then, after forming a transparent conductive film on the planarization film 10, back surface exposure processing is performed using the gate wiring and the signal wiring 9 as a mask to form the pixel electrode 11. At this time, the transparent conductive film is partially left on the flattening film 10 even in an unnecessary portion, but there is no problem in operating characteristics. By performing the above steps (A) to (I), the TFT-SW and the pixel electrode 11 are integrally formed on the screen portion X, while the N-channel type TFT-CKT is integrally formed on the peripheral portion Y. It A desired drive circuit can be formed by assembling TFT-CKT. In this example, the drive circuit is configured by using only N-channel type TFTs, but instead of this, the peripheral drive circuit may be configured by using a CMOS structure combining N-channel type and P-channel type as a unit. good. In this case, since N-type impurities and P-type impurities are separately implanted for each TFT, at least one photomask is additionally required.
【００２０】図４は、本発明に従って製造された表示用
薄膜半導体装置の別の例を示す断面図である。基本的に
は、図３の（Ｉ）に示した構造と同一であり、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。本例では、画面部Ｘに対してＴＦＴ−ＳＷ及び画素
電極１１に加え、補助容量Ｃｓを同時に形成している。
即ち、図１又は図２の工程（Ｅ）において、フォトレジ
ストパタン７，７ｘ，７ｙが存在しない領域にある半導
体薄膜４に不純物を注入して、ＴＦＴ−ＳＷと同時に画
素電極１１の補助容量Ｃｓを形成している。図示する様
に、補助容量Ｃｓは下側電極と上側電極と両者に挟まれ
た誘電体膜とから構成されている。下側電極２ｚはゲー
ト電極２ｘ，２ｙと同時にパタニング形成された金属膜
からなる。上側電極は、半導体薄膜４にＮ型の不純物が
高濃度で注入された領域からなり、ＴＦＴ−ＳＷのドレ
イン領域Ｄに連続している。誘電体膜はゲート絶縁膜３
と同一層からなる。FIG. 4 is a sectional view showing another example of the thin-film semiconductor device for display manufactured according to the present invention. Basically, the structure is the same as that shown in FIG. 3 (I), and corresponding parts are designated by corresponding reference numerals to facilitate understanding. In this example, in addition to the TFT-SW and the pixel electrode 11, the auxiliary capacitance Cs is simultaneously formed for the screen portion X.
That is, in the step (E) of FIG. 1 or 2, impurities are injected into the semiconductor thin film 4 in the regions where the photoresist patterns 7, 7x, 7y do not exist, and the auxiliary capacitance Cs of the pixel electrode 11 is simultaneously formed with the TFT-SW. Is formed. As shown in the figure, the auxiliary capacitance Cs is composed of a lower electrode, an upper electrode, and a dielectric film sandwiched between them. The lower electrode 2z is made of a metal film that is patterned at the same time as the gate electrodes 2x and 2y. The upper electrode is composed of a region in which N-type impurities are implanted in the semiconductor thin film 4 at a high concentration, and is continuous with the drain region D of the TFT-SW. The dielectric film is the gate insulating film 3
And the same layer.
【００２１】最後に図５は、本発明に従って製造された
表示用薄膜半導体装置を駆動基板として組み立てられた
アクティブマトリクス型液晶表示装置の一例を示す模式
的な斜視図である。図示する様に、アクティブマトリク
ス型液晶表示装置は、透明基板１０１と対向基板１０２
と両者の間に保持された液晶１０３とを備えたパネル構
造を有する。透明基板１０１には画面部１０４と周辺部
とが集積形成されている。周辺部は垂直駆動回路１０５
と水平駆動回路１０６とを含んでいる。又、透明基板１
０１の周辺部上端には外部接続用の端子部１０７が形成
されている。端子部１０７は配線１０８を介して垂直駆
動回路１０５及び水平駆動回路１０６に接続している。
画面部１０４は行列状に交差したゲート配線１０９及び
信号配線１１０を含んでいる。各交差部には画素電極１
１１とこれをスイッチング駆動する薄膜トランジスタ１
１２が形成されている。ゲート配線１０９は垂直駆動回
路１０５に接続し、信号配線１１０は水平駆動回路１０
６に接続している。薄膜トランジスタ１１２のドレイン
領域は対応する画素電極１１１に接続し、ソース領域は
対応する信号配線１１０に接続し、ゲート電極は対応す
るゲート配線１０９に連続している。図示する様に、ゲ
ート配線１０９と信号配線１１０は直交しており、ブラ
ックマトリクスを構成する。このブラックマトリクスに
対してセルフアライメントで裏面露光により画素電極１
１１を加工できる。Finally, FIG. 5 is a schematic perspective view showing an example of an active matrix type liquid crystal display device assembled using the thin film semiconductor device for display manufactured according to the present invention as a driving substrate. As shown in the figure, the active matrix liquid crystal display device includes a transparent substrate 101 and a counter substrate 102.
And a liquid crystal 103 held between the two, and has a panel structure. A screen portion 104 and a peripheral portion are integrally formed on the transparent substrate 101. Peripheral part is vertical drive circuit 105
And a horizontal drive circuit 106. Also, the transparent substrate 1
A terminal portion 107 for external connection is formed on the upper end of the peripheral portion of 01. The terminal portion 107 is connected to the vertical drive circuit 105 and the horizontal drive circuit 106 via the wiring 108.
The screen portion 104 includes gate wirings 109 and signal wirings 110 that intersect in a matrix. Pixel electrode 1 at each intersection
11 and a thin film transistor 1 for switching and driving the same
12 are formed. The gate wiring 109 is connected to the vertical drive circuit 105, and the signal wiring 110 is connected to the horizontal drive circuit 10.
Connected to 6. The drain region of the thin film transistor 112 is connected to the corresponding pixel electrode 111, the source region is connected to the corresponding signal line 110, and the gate electrode is continuous to the corresponding gate line 109. As shown in the drawing, the gate wiring 109 and the signal wiring 110 are orthogonal to each other and form a black matrix. Pixel electrode 1 by self-alignment backside exposure to this black matrix
11 can be processed.
【００２２】[0022]
【発明の効果】以上説明した様に、本発明によれば、裏
面露光処理を用いてボトムゲート型の薄膜トランジスタ
及び画素電極を集積形成している。この為、フォトマス
クの使用枚数が従来に比べ少なくて済み、製造プロセス
が低コストになる。又、信号配線及びゲート配線をブラ
ックマトリクスとしたセルフアライメントで裏面露光に
より画素電極をパタニングするので、従来に比し画素開
口率を大きくとる事ができる。自動的に、オンチップブ
ラックマトリクス構造が得られる。又、ボトムゲート電
極をマスクとした裏面露光によりフォトレジストパタン
を作成し、これを利用してＬＤＤ構造の画素電極スイッ
チング用薄膜トランジスタを形成すると共に、同時にＬ
ＤＤ構造なしの薄膜トランジスタを駆動回路部に集積形
成している。これにより、ボトムゲート型薄膜トランジ
スタの能力を最大限に生かした形でスイッチング素子と
周辺駆動回路を同一基板に内蔵できる。As described above, according to the present invention, the bottom gate type thin film transistor and the pixel electrode are integrally formed by using the back surface exposure process. Therefore, the number of photomasks used is smaller than in the conventional case, and the manufacturing process is low in cost. Further, since the pixel electrode is patterned by backside exposure by self-alignment using the signal wiring and the gate wiring as a black matrix, the pixel aperture ratio can be made larger than that of the conventional one. An on-chip black matrix structure is automatically obtained. Also, a photoresist pattern is created by backside exposure using the bottom gate electrode as a mask, and using this, a thin film transistor for pixel electrode switching having an LDD structure is formed, and at the same time L
A thin film transistor without a DD structure is integrated and formed in a drive circuit portion. As a result, the switching element and the peripheral drive circuit can be built in the same substrate while making the most of the capability of the bottom gate type thin film transistor.
【図１】本発明にかかる表示用薄膜半導体装置製造方法
を示す工程図である。FIG. 1 is a process drawing showing a method of manufacturing a thin film semiconductor device for display according to the present invention.
【図２】同じく本製造方法の他の例を示す工程図であ
る。FIG. 2 is a process drawing showing another example of the present manufacturing method.
【図３】同じく本製造方法の他の例を示す工程図であ
る。FIG. 3 is a process drawing showing another example of the present manufacturing method.
【図４】本発明に従って製造された表示用薄膜半導体装
置の一例を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing an example of a display thin film semiconductor device manufactured according to the present invention.
【図５】本発明に従って製造された表示用薄膜半導体装
置を用いて組み立てられたアクティブマトリクス型液晶
表示装置の一例を示す模式的な斜視図である。FIG. 5 is a schematic perspective view showing an example of an active matrix type liquid crystal display device assembled using the thin film display semiconductor device for display manufactured according to the present invention.
１ 透明基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体薄膜 ５ 保護膜 ６ フォトレジストパタン ７ フォトレジストパタン ８ 第１層間絶縁膜 ９ 信号配線 １０ 第２層間絶縁膜 １１ 画素電極 1 transparent substrate 2 gate electrode 3 gate insulating film 4 semiconductor thin film 5 protective film 6 photoresist pattern 7 photoresist pattern 8 first interlayer insulating film 9 signal wiring 10 second interlayer insulating film 11 pixel electrode
Claims (11)
光性のゲート配線を行方向に沿ってパタニング形成する
第１工程と、 該ゲート電極の上にゲート絶縁膜を介して非単結晶性の
半導体薄膜を成膜しさらに不純物を選択的にドーピング
してソース領域及びドレイン領域を備えたボトムゲート
型の薄膜トランジスタを形成する第２工程と、 第１層間絶縁膜を介して該ソース領域に接続する遮光性
の信号配線を列方向に沿ってパタニング形成する第３工
程と、 第２層間絶縁膜を介して該ドレイン領域に接続する透明
導電膜を成膜する第４工程と、 該透明導電膜の上にフォトレジストを成膜した後、互い
に交差するゲート配線及び信号配線をマスクとしてセル
フアライメントで該フォトレジストを透明基板の裏面か
ら露光してパタニングし、さらにパタニングされたフォ
トレジストを介して該透明導電膜をエッチングし行列状
に分離した画素電極に加工する第５工程とを行なう表示
用薄膜半導体装置の製造方法。1. A first step of patterning a light-shielding gate wiring including a gate electrode on a surface side of a transparent substrate along a row direction, and a non-single crystalline structure on the gate electrode via a gate insulating film. Second step of forming a semiconductor thin film and further selectively doping impurities to form a bottom gate type thin film transistor having a source region and a drain region, and connecting to the source region through a first interlayer insulating film A third step of patterning the light-shielding signal wiring along the column direction, a fourth step of forming a transparent conductive film connected to the drain region through a second interlayer insulating film, and the transparent conductive film. After forming a photoresist film on the top surface of the transparent substrate, the photoresist is exposed from the back surface of the transparent substrate by self-alignment using the gate wiring and the signal wiring intersecting each other as a mask, and then patterned. Patterned process for the preparation of indicating thin film semiconductor device through the photoresist is performed and a fifth step of processing the pixel electrode separating the transparent conductive film is etched to a matrix to.
明基板の裏面からオーバ露光でパタニングする事によ
り、個々の画素電極とその周囲を縁取るゲート配線及び
信号配線との間に所定のオーバラップを残す事を特徴と
する請求項１記載の表示用薄膜半導体装置の製造方法。2. In the fifth step, by patterning the photoresist from the back surface of the transparent substrate by overexposure, a predetermined overcoat is formed between each pixel electrode and a gate wiring and a signal wiring that surround the periphery of the pixel electrode. The method for manufacturing a thin-film semiconductor device for display according to claim 1, wherein a wrap is left.
タニング形成する第１工程と、 該ゲート電極の上にゲート絶縁膜を介して光透過性で且
つ非単結晶性の半導体薄膜を成膜する第２工程と、 該半導体薄膜の上に保護膜を介してフォトレジストを成
膜した後、該ゲート電極をマスクとしてセルフアライメ
ントで該透明基板の裏面から露光し該ゲート電極に整合
したフォトレジストパタンを形成する第３工程と、 該フォトレジストパタンをマスクとして透明基板の表面
から不純物を該半導体薄膜にドーピングしてボトムゲー
ト型の薄膜トランジスタを集積形成する第４工程と、 所定の画面部に位置する薄膜トランジスタに接続して画
素電極を形成する第５工程とを行なう表示用薄膜半導体
装置の製造方法。3. A first step of patterning a light-shielding gate electrode on a transparent substrate, and forming a light-transmissive non-single-crystal semiconductor thin film on the gate electrode through a gate insulating film. Second step of film formation, and after forming a photoresist on the semiconductor thin film through a protective film, exposing from the back surface of the transparent substrate by self-alignment using the gate electrode as a mask and aligning the photoresist with the gate electrode. A third step of forming a resist pattern, a fourth step of doping the semiconductor thin film with impurities from the surface of the transparent substrate using the photoresist pattern as a mask to form a bottom gate type thin film transistor in an integrated manner, and a predetermined screen portion A method of manufacturing a thin-film semiconductor device for display, which comprises performing a fifth step of forming a pixel electrode by connecting to a thin film transistor located.
導体薄膜をアイランド状にエッチングし薄膜トランジス
タの素子領域毎に分離する工程を行なう事を特徴とする
請求項３記載の表示用薄膜半導体装置の製造方法。4. The display according to claim 3, wherein between the second step and the third step, a step of etching the semiconductor thin film in an island shape to separate each element region of the thin film transistor is performed. Method of manufacturing thin film semiconductor device.
明導電膜を成膜した後、裏面側からの露光処理を含むフ
ォトリソグラフィ及びエッチングを用いて該透明導電膜
を画素電極に加工する事を特徴とする請求項３記載の表
示用薄膜半導体装置の製造方法。5. The fifth step is to form a transparent conductive film on the front surface side of the transparent substrate, and then process the transparent conductive film into pixel electrodes using photolithography and etching including exposure processing from the back surface side. 4. The method of manufacturing a thin film semiconductor device for display according to claim 3, wherein.
ンをマスクとして不純物を低濃度でドーピングした後、
該フォトレジストパタンを除去して拡大されたフォトレ
ジストパタンを新たに作成しこれをマスクとして不純物
を高濃度でドーピングする事によりＬＤＤ構造の薄膜ト
ランジスタを形成する事を特徴とする請求項３記載の表
示用薄膜半導体装置の製造方法。6. The fourth step comprises doping impurities at a low concentration using the photoresist pattern as a mask,
4. The thin film transistor having the LDD structure is formed by removing the photoresist pattern to newly create an enlarged photoresist pattern and using the mask as a mask to dope impurities at a high concentration. Method for manufacturing thin film semiconductor device for automobile.
ンが存在しない領域にある半導体薄膜に不純物をドーピ
ングして該薄膜トランジスタと同時に画素電極の補助容
量を形成する事を特徴とする請求項３記載の表示用薄膜
半導体装置の製造方法。7. The fourth step comprises doping an impurity in a semiconductor thin film in a region where the photoresist pattern does not exist to form an auxiliary capacitance of a pixel electrode simultaneously with the thin film transistor. Of manufacturing thin-film semiconductor device for display of.
晶性の半導体薄膜として多結晶シリコン薄膜を成膜する
事を特徴とする請求項３記載の表示用薄膜半導体装置の
製造方法。8. The method of manufacturing a thin film semiconductor device for display according to claim 3, wherein in the second step, a polycrystalline silicon thin film is formed as a light transmissive non-single crystalline semiconductor thin film. .
素電極のスイッチング用の薄膜トランジスタと同時に、
該画面部を囲む周辺部にも薄膜トランジスタを集積形成
し該スイッチング用の薄膜トランジスタを駆動する回路
部を一体的に作成する事を特徴とする請求項８記載の表
示用薄膜半導体装置の製造方法。9. The fourth step is the same as the thin film transistor for switching the pixel electrode included in the screen portion,
9. The method of manufacturing a thin film semiconductor device for display according to claim 8, wherein a thin film transistor is integrally formed in a peripheral portion surrounding the screen portion, and a circuit portion for driving the thin film transistor for switching is integrally formed.
遮光性のゲート配線を行方向に沿ってパタニング形成す
る第１工程と、 該ゲート電極の上にゲート絶縁膜を介して非単結晶性の
半導体薄膜を成膜しさらに不純物を選択的にドーピング
してソース領域及びドレイン領域を備えたボトムゲート
型の薄膜トランジスタを形成する第２工程と、 第１層間絶縁膜を介して該ソース領域に接続する遮光性
の信号配線を列方向に沿ってパタニング形成する第３工
程と、 第２層間絶縁膜を介して該ドレイン領域に接続する透明
導電膜を成膜する第４工程と、 該透明導電膜の上にフォトレジストを成膜した後、互い
に交差するゲート配線及び信号配線をマスクとしてセル
フアライメントで該フォトレジストを透明基板の裏面か
ら露光してパタニングし、さらにパタニングされたフォ
トレジストを介して該透明導電膜をエッチングし、行列
状に分離した画素電極に加工する第５工程と、 予め対向電極が形成された対向基板を所定の間隙を介し
て該透明基板に接合し、該間隙に液晶を注入する第６工
程とを行なうアクティブマトリクス型表示装置の製造方
法。10. A first step of patterning a light-shielding gate wiring including a gate electrode on a surface side of a transparent substrate along a row direction, and a non-single crystalline structure on the gate electrode via a gate insulating film. Second step of forming a semiconductor thin film and further selectively doping impurities to form a bottom gate type thin film transistor having a source region and a drain region, and connecting to the source region through a first interlayer insulating film A third step of patterning the light-shielding signal wiring along the column direction, a fourth step of forming a transparent conductive film connected to the drain region through a second interlayer insulating film, and the transparent conductive film. After forming a photoresist film on the above, the photoresist is exposed from the back surface of the transparent substrate by self-alignment using the gate wiring and the signal wiring intersecting each other as a mask, and patterned. The fifth step of etching the transparent conductive film through the patterned photoresist to form pixel electrodes separated in a matrix, and the counter substrate on which the counter electrodes are formed in advance through the predetermined gap. A method of manufacturing an active matrix type display device, which comprises a sixth step of bonding to a transparent substrate and injecting liquid crystal into the gap.
パタニング形成する第１工程と、 該ゲート電極の上にゲート絶縁膜を介して光透過性で且
つ非単結晶性の半導体薄膜を成膜する第２工程と、 該半導体薄膜の上に保護膜を介してフォトレジストを成
膜した後、該ゲート電極をマスクとしてセルフアライメ
ントで該透明基板の裏面から露光し該ゲート電極に整合
したフォトレジストパタンを形成する第３工程と、 該フォトレジストパタンをマスクとして透明基板の表面
から不純物を該半導体薄膜にドーピングしてボトムゲー
ト型の薄膜トランジスタを集積形成する第４工程と、 所定の画面部に位置する薄膜トランジスタに接続して画
素電極を形成する第５工程と、 予め対向電極が形成された対向基板を所定の間隙を介し
て該透明基板に接合し、該間隙に液晶を注入する第６工
程とを行なうアクティブマトリクス型表示装置の製造方
法。11. A first step of patterning a light-shielding gate electrode on a transparent substrate, and forming a light-transmissive non-single-crystal semiconductor thin film on the gate electrode via a gate insulating film. Second step of film formation, and after forming a photoresist on the semiconductor thin film through a protective film, exposing from the back surface of the transparent substrate by self-alignment using the gate electrode as a mask and aligning the photoresist with the gate electrode. A third step of forming a resist pattern, a fourth step of doping the semiconductor thin film with impurities from the surface of the transparent substrate using the photoresist pattern as a mask to form a bottom gate type thin film transistor in an integrated manner, and a predetermined screen portion The fifth step of forming a pixel electrode by connecting to the thin film transistor located, and the counter substrate on which the counter electrode is previously formed is contacted with the transparent substrate through a predetermined gap. And, the manufacturing method of an active matrix display device which performs a sixth step of injecting a liquid crystal into the gap.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10474695A JPH08279615A (en) | 1995-04-04 | 1995-04-04 | Manufacture of thin display film semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10474695A JPH08279615A (en) | 1995-04-04 | 1995-04-04 | Manufacture of thin display film semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279615A true JPH08279615A (en) | 1996-10-22 |
Family
ID=14389067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10474695A Pending JPH08279615A (en) | 1995-04-04 | 1995-04-04 | Manufacture of thin display film semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279615A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156504A (en) * | 1998-09-04 | 2000-06-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device including semiconductor circuit including semiconductor element and method for manufacturing the same |
| JP2000228526A (en) * | 1998-12-03 | 2000-08-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2007298992A (en) * | 1995-11-17 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US7361931B2 (en) | 1995-11-17 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
| JP2008098653A (en) * | 1998-08-21 | 2008-04-24 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| US7413937B2 (en) | 1995-12-14 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7633085B2 (en) | 1999-03-29 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7709844B2 (en) | 1998-07-16 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof |
| US20140011329A1 (en) * | 2011-01-18 | 2014-01-09 | Peking University Shenzhen Graduate School | Method for manufacturing self-aligned thin film transistor |
| JP2019525238A (en) * | 2016-07-25 | 2019-09-05 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． | Array substrate and method for manufacturing array substrate |
-
1995
- 1995-04-04 JP JP10474695A patent/JPH08279615A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007298992A (en) * | 1995-11-17 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US7361931B2 (en) | 1995-11-17 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
| US7413937B2 (en) | 1995-12-14 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7709844B2 (en) | 1998-07-16 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof |
| JP2008098653A (en) * | 1998-08-21 | 2008-04-24 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| JP2000156504A (en) * | 1998-09-04 | 2000-06-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device including semiconductor circuit including semiconductor element and method for manufacturing the same |
| JP2000228526A (en) * | 1998-12-03 | 2000-08-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| US7633085B2 (en) | 1999-03-29 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20140011329A1 (en) * | 2011-01-18 | 2014-01-09 | Peking University Shenzhen Graduate School | Method for manufacturing self-aligned thin film transistor |
| US8956926B2 (en) * | 2011-01-18 | 2015-02-17 | Peking University Shenzhen Graduate School | Method for manufacturing self-aligned thin film transistor |
| JP2019525238A (en) * | 2016-07-25 | 2019-09-05 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． | Array substrate and method for manufacturing array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4302347B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| JP5020428B2 (en) | Top gate polysilicon thin film transistor manufacturing method | |
| US6323068B1 (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
| US6300174B1 (en) | Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof | |
| JP5490138B2 (en) | Thin film transistor and manufacturing method thereof, semiconductor device and manufacturing method thereof, and display device | |
| JP5138276B2 (en) | Manufacturing method of display device | |
| JP2007086738A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2007133365A (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| KR101055188B1 (en) | COMOS-TFT Array Substrate and Manufacturing Method Thereof | |
| US8953110B2 (en) | Liquid crystal display and method for fabricating the same | |
| JPH0945930A (en) | Thin film transistor and its manufacture | |
| JPH08146402A (en) | Color display device | |
| KR101056013B1 (en) | Manufacturing method of array substrate for liquid crystal display device | |
| JPH08279615A (en) | Manufacture of thin display film semiconductor device | |
| JP3669082B2 (en) | Thin film transistor array for liquid crystal display elements | |
| US7602454B2 (en) | Liquid crystal display and method for fabricating the same | |
| JP4166486B2 (en) | Thin film transistor substrate | |
| KR20060071705A (en) | LCD and its manufacturing method | |
| KR101224049B1 (en) | Method of fabricating liquid crystal display device | |
| KR100243912B1 (en) | Lcd and method for producing the same | |
| KR0156180B1 (en) | Manufacturing method of liquid crystal display device | |
| JPH08279618A (en) | Manufacture of thin film semiconductor device | |
| JPH08316489A (en) | Manufacture of thin film semiconductor device |