[go: up one dir, main page]

JPH08274467A - Via-hole forming method for multilayer ceramic board - Google Patents

Via-hole forming method for multilayer ceramic board

Info

Publication number
JPH08274467A
JPH08274467A JP7412995A JP7412995A JPH08274467A JP H08274467 A JPH08274467 A JP H08274467A JP 7412995 A JP7412995 A JP 7412995A JP 7412995 A JP7412995 A JP 7412995A JP H08274467 A JPH08274467 A JP H08274467A
Authority
JP
Japan
Prior art keywords
vias
green sheets
multilayer ceramic
ceramic substrate
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7412995A
Other languages
Japanese (ja)
Inventor
Kazuhiro Yamaguchi
和宏 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7412995A priority Critical patent/JPH08274467A/en
Publication of JPH08274467A publication Critical patent/JPH08274467A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE: To obtain a multilayer ceramic board having neither protrudent parts of series via-hole parts nor irregularities on the surface wherein these via-holes pierce a pluralities of layers at the same positions. CONSTITUTION: Conical or square conical via-holes are formed at the same positions of green sheets 1a-1d and charged with a conductor from smaller apertures thereof to form via-holes with leaving spaces not charged with the conductor at the larger apertures. The conductor is charged in only a part of the via-hole. A via-hole part land pattern is formed on only the periphery of the via-hole. By using green sheets having via-holes only, one layer is formed with a pair of the sheets to expand the volume of the via-hole. The size of the via-hole is made larger than a required size. The green sheets worked by these methods are laminated, pressure-welded and backed to form superimposed series via-holes on a straight line.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電子部品を実装して
電子回路を構成するための基板として使用される多層セ
ラミック基板のバイア形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming vias in a multilayer ceramic substrate used as a substrate for mounting electronic components to form an electronic circuit.

【0002】[0002]

【従来の技術】多層セラミック基板は、数十層もの高多
層化が可能、熱伝導性が高い、熱膨張系数が小さいため
シリコンチップの直接実装が可能であり、高密度実装化
の効果が高く最短接続にも有利、などの理由でコンピュ
ータの実装基板、マルチチップモジュール、ハイブリッ
ドICの基板用として多く使用され、電子機器の小型化
・軽量化・高機能化に貢献している。
2. Description of the Related Art Multilayer ceramic substrates can be made as high as several tens of layers, have high thermal conductivity, and have a small number of thermal expansion coefficients, so silicon chips can be directly mounted, and high density mounting is highly effective. It is often used for computer mounting boards, multi-chip modules, and hybrid IC boards because it is advantageous for the shortest connection, contributing to miniaturization, weight reduction, and high functionality of electronic devices.

【0003】セラミック基板は多層であると無いとに係
わらず、周知のようにセラミック粉末、有機溶剤、バイ
ンダー、可塑剤、湿潤剤、等を混練してスラリーと呼ば
れる粘土状にし、ドクターブレード法等の方法により所
定の厚さの平板シート状に成型し、乾燥させた後に高温
で焼成して形成される。ここで乾燥までに留めたものが
グリーンシートと呼ばれ、このグリーンシートを積重
ね、焼結させたものが多層セラミック基板である。セラ
ミックという表現は総称であってその材質は多岐に渡る
が、セラミック板として見た場合、その製法に大きな違
いは無く、いずれもグリーンシート形成工程を経てい
る。
As is well known, ceramic substrates, organic solvents, binders, plasticizers, wetting agents, etc. are kneaded into clay called slurry by the doctor blade method, etc. Is formed into a flat sheet having a predetermined thickness by the above method, dried, and then baked at a high temperature. Here, what is kept until drying is called a green sheet, and what is obtained by stacking and sintering the green sheets is a multilayer ceramic substrate. Although the expression "ceramic" is a generic name and its material is wide-ranging, when viewed as a ceramic plate, there is no big difference in the manufacturing method, and all of them have gone through the green sheet forming process.

【0004】単板セラミック板で構成された回路基板の
場合、その製作工程はグリーンシート1枚または複数の
グリーンシートを重ねて熱圧着し、焼結させ、1枚のセ
ラミック単板を形成し、その後にこのセラミック単板表
面に厚膜法を用いて回路パターン、部品ランドパターン
等の導体パターンや抵抗パターン等を形成し、焼結させ
て回路基板とする。このように単板セラミック板で構成
された回路基板の場合はセラミック単板製造工程とパタ
ーンの製造工程とが分かれている。さらに回路基板の部
品ランドパターンに部品の取付け等を行って一つの機能
を持つモジュールとなる。厚膜法とは、所望の回路パタ
ーン形状が抜かれたメッシュスクリーンとペースト状の
導体材料、抵抗材料、等を用い、セラミック単板表面に
上記のメッシュスクリーンのパターン形状をペースト材
料で転写し、800〜1000℃の温度で焼成してセラ
ミックとペースト材料を焼結させて回路パターンを形成
する方法である。
In the case of a circuit board composed of a single-plate ceramic plate, the manufacturing process thereof is one green sheet or a plurality of green sheets which are laminated by thermocompression and sintered to form one ceramic single plate. After that, a conductor pattern such as a circuit pattern and a component land pattern, a resistance pattern, and the like are formed on the surface of the ceramic single plate by a thick film method, and sintered to obtain a circuit board. In the case of a circuit board composed of a single plate ceramic plate as described above, the ceramic single plate manufacturing process and the pattern manufacturing process are separated. Further, by mounting components on the component land pattern of the circuit board, a module having one function is obtained. The thick film method uses a mesh screen from which a desired circuit pattern shape has been removed, a paste-like conductor material, a resistance material, etc., and transfers the above-mentioned mesh screen pattern shape to the surface of a ceramic single plate with a paste material. This is a method of forming a circuit pattern by firing at a temperature of up to 1000 ° C. to sinter the ceramic and the paste material.

【0005】多層セラミック板で構成された回路基板の
場合は、厚さ100〜200μm程度の複数のグリーン
シートを使用し、重ねて多層回路化するわけであるが、
回路が立体的構成となるため、この立体部となる層間を
接続するものを形成しなければならない。この層間接続
をするものがバイアもしくはバイアホールと呼ばれるも
ので、層ごとに所定の位置に径が100〜200μm程
度の穴を明け、その穴に厚膜法で用いるものと同様の導
体ペーストを充填して形成する。ここでは、このバイア
またはバイアホールのための穴をバイア用の穴と称し、
導体ペーストが充填された状態のものをバイアと称す
る。バイア用の穴の形成は、打ち抜きで行われ、グリー
ンシート1枚ごとに一括パンチングを行うか、またはN
Cパンチング装置により1穴ずつ明けるかのいずれかで
行われる。バイア用の穴の穴明け完了後、このバイア用
の穴の導体充填はグリーンシートのバイア用の穴位置に
整合する位置にバイア用の穴形状に合わせて抜かれた貫
通孔を形成したメタルマスクを用いて導体ペーストを印
刷して充填し、次に印刷し易いように導体ペーストに混
ぜられている溶剤成分を抜くために乾燥させる。メッシ
ュスクリーンとメタルマスクの違いはあるが印刷方法と
しては厚膜法と同様の方法である。
In the case of a circuit board composed of a multilayer ceramic plate, a plurality of green sheets having a thickness of about 100 to 200 μm are used and they are stacked to form a multilayer circuit.
Since the circuit has a three-dimensional structure, it is necessary to form what connects the layers that are the three-dimensional portions. This inter-layer connection is called a via or via hole. A hole having a diameter of 100 to 200 μm is made at a predetermined position for each layer, and the same conductor paste as that used in the thick film method is filled in the hole. To form. Here, the hole for this via or the via hole is called a hole for via,
A state in which the conductor paste is filled is called a via. The holes for vias are formed by punching, and punching is performed for each green sheet at a time, or N holes are punched.
It is carried out either by drilling one hole by a C punching device. After completing the drilling of the via holes, fill the conductors in the via holes with a metal mask with through holes that are punched out in a position that matches the via hole positions on the green sheet. The conductor paste is used to print and fill, and then dried to remove the solvent component that is mixed with the conductor paste for easy printing. Although there is a difference between the mesh screen and the metal mask, the printing method is the same as the thick film method.

【0006】次に、グリーンシート表面に所望のパター
ンを形成するが、パターン形成の方法は先述した厚膜法
と全く同様である。異なる点は、厚膜法ではパターン形
成後に焼成しているが、多層セラミック基板の場合は乾
燥状態に留められたグリーンシートに回路パターンを印
刷し、この回路パターンもペーストに混ぜられた溶剤成
分を抜くために乾燥させ、その乾燥まで留めておくこと
である。このようなバイア用の穴明け、充填、回路パタ
ーン印刷はグリーンシート1枚ごとに行われ、多層基板
の各層を構成する複数枚のグリーンシートごとに行う。
各層ごとのグリーンシートに所望のバイア及び回路パタ
ーン形成した後、この複数枚のグリーンシートを所定の
順番で各層のバイアの位置を合わせて積み重ね、熱圧着
し、焼成して当接するグリーンシート同士、及び回路パ
ターンとグリーンシート、を焼結させて初めて1枚の多
層セラミックと呼べる形となる。ここでグリーンシート
の焼結と、回路パターンとグリーンシートとの焼結を1
回の焼成工程で同時に行うため、同時焼成と呼ばれてい
る。
Next, a desired pattern is formed on the surface of the green sheet, and the pattern forming method is exactly the same as the thick film method described above. The difference is that in the thick film method, baking is performed after pattern formation, but in the case of a multilayer ceramic substrate, a circuit pattern is printed on a green sheet that is kept in a dry state, and this circuit pattern also contains solvent components mixed in the paste. It is necessary to dry it in order to remove it and to keep it until it is dry. Such punching, filling, and circuit pattern printing for vias are performed for each green sheet, and for each green sheet forming each layer of the multilayer substrate.
After forming desired vias and circuit patterns on the green sheets for each layer, the plurality of green sheets are stacked in a predetermined order by aligning the positions of the vias of each layer, thermocompression-bonded, and fired to make contact with each other. Only when the circuit pattern and the green sheet are sintered can it be called a single multilayer ceramic. Here, the sintering of the green sheet and the sintering of the circuit pattern and the green sheet
It is called simultaneous firing because it is performed simultaneously in two firing steps.

【0007】多層セラミック基板の内層に位置する回路
パターンの焼成は、この同時焼成でしか行えないが、多
層セラミック基板の最表層面のパターン形成は同時焼成
で焼成する場合と、同時焼成を行った後に単板セラミッ
ク基板と同様に厚膜法を用いて表面にパターンを印刷
し、焼成して形成する場合とがある。この2回目の焼成
工程は、同時焼成工程と区別するため便宜上、2次焼成
と称する。最表層のパターンを同時焼成で形成するか、
2次焼成で形成するかは場合によって異なるが、使用す
るペーストの材料系でほぼ決まるものである。多層セラ
ミック基板では単板セラミックの場合と同様に厚膜によ
る抵抗パターンの形成も行われ、内層部に形成すること
も可能であるが、抵抗値精度は低いものしか作ることが
できないためあまり使われていない。最表面層における
抵抗パターンは、厚膜法を用いて形成し、焼成後にトリ
ミングで抵抗値を調整することができるためごく普通に
用いられている。
The firing of the circuit pattern located in the inner layer of the multilayer ceramic substrate can be performed only by this simultaneous firing, but the pattern formation on the outermost surface of the multilayer ceramic substrate is performed by the simultaneous firing and the simultaneous firing. There is a case where a pattern is printed on the surface using a thick film method like the single-plate ceramic substrate and then fired to form the pattern. This second firing step is referred to as secondary firing for convenience of distinction from the simultaneous firing step. Whether the outermost layer pattern is formed by simultaneous firing,
Whether or not the paste is formed by secondary firing depends on the case, but it is almost determined by the material system of the paste used. In the case of a multi-layer ceramic substrate, a thick film resistance pattern can be formed in the same way as in the case of a single plate ceramic, and it is possible to form it in the inner layer part, but it is not often used because the resistance value accuracy can only be made low. Not not. The resistance pattern in the outermost surface layer is formed by a thick film method, and the resistance value can be adjusted by trimming after firing, so that it is very commonly used.

【0008】多層セラミック基板にはそのセラミックの
組成によって多くの種類があるが、その焼結温度の違い
によって大きくは2種類に分類することができ、焼結温
度が1500℃前後のものは高温焼成多層セラミック基
板と呼ばれ、焼結温度が800〜1000℃程度のもの
は低温焼成多層セラミック基板と呼ばれている。これら
の多層セラミック基板に抵抗パターンを形成する場合、
抵抗パターンの材料系としては厚膜抵抗と類似の材料が
用いられるためのその焼成温度も厚膜法の場合と同じで
800〜1000℃であり、高温焼成多層セラミック基
板の焼成温度とはかなり異なるので高温焼成多層セラミ
ック基板において抵抗パターンの同時焼成を行うことは
できず、2次焼成に限られる。また低温焼成多層セラミ
ック基板においては低温焼成多層セラミック基板と厚膜
抵抗の焼成温度がほぼおなじであるため同時焼成するこ
とは可能であるし、また2次焼成を行うことも可能であ
る。
There are many types of multilayer ceramic substrates depending on the composition of the ceramics, but they can be roughly classified into two types depending on the difference in sintering temperature, and those with a sintering temperature of around 1500 ° C. are fired at high temperature. A multilayer ceramic substrate having a sintering temperature of about 800 to 1000 ° C. is called a low temperature firing multilayer ceramic substrate. When forming a resistance pattern on these multilayer ceramic substrates,
Since a material similar to a thick film resistor is used as the material system of the resistance pattern, the firing temperature is 800 to 1000 ° C. as in the case of the thick film method, which is considerably different from the firing temperature of the high temperature fired multilayer ceramic substrate. Therefore, the resistance pattern cannot be simultaneously fired on the high temperature fired multilayer ceramic substrate, and is limited to the second firing. Further, in the low temperature fired multilayer ceramic substrate, since the firing temperature of the low temperature fired multilayer ceramic substrate is almost the same as that of the thick film resistor, simultaneous firing is possible and secondary firing can be performed.

【0009】セラミックは先に述べたように乾燥状態で
成型されたグリーンシートというものが基板のベースと
なっており、これを焼成するとセラミックの結晶粒成長
が起こると同時に結晶同士が結合し、この過程で体積が
収縮する現象が起こる。これは焼成収縮と呼ばれるが、
単板セラミック板でも多層セラミック基板でも同様に起
こり、セラミック材料を使う限り避けることはできない
現象である。ただし、この焼成収縮は、乾燥状態のグリ
ーンシートを焼成した場合に起きるものであって、セラ
ミック基板としての焼成・焼結が完了したものを2次焼
成等でもう1度焼成してもさらに収縮するものではない
が、単板セラミック板また焼結済みの多層セラミック基
板面に厚膜法を用いて形成された導体パターンや抵抗パ
ターンを焼成すると、この導体パターン、抵抗パターン
は基板面と焼結する際に独自に焼成収縮を起こす。
As described above, the green sheet formed by molding in a dry state is the base of the ceramic, and when the green sheet is fired, crystal grain growth of the ceramic occurs and at the same time, the crystals are bonded to each other. In the process, the phenomenon that the volume shrinks occurs. This is called firing shrinkage,
This phenomenon occurs in both single-plate ceramic plates and multi-layer ceramic substrates, and is a phenomenon that cannot be avoided as long as a ceramic material is used. However, this firing shrinkage occurs when a dry green sheet is fired, and even if the fired / sintered ceramic substrate has been fired again by secondary firing or the like, it will further shrink. However, when a conductor pattern or resistance pattern formed by the thick film method is fired on the surface of a single plate ceramic plate or a sintered multilayer ceramic substrate, the conductor pattern and resistance pattern are sintered with the substrate surface. When it does, it causes firing shrinkage independently.

【0010】多層セラミック基板は電子機器の小型化を
一つの目標としているので、回路パターンやバイアが占
有する面積についても最少化を図る必要があり、そのた
めに回路パターンの細線化、バイアの小径化を進める一
方、多層セラミック基板の厚さ方向にバイアを一直線上
に連続して直列に並べてバイアの投影占有面積を小さく
し、回路パターン形成領域を広げている。回路パターン
形成領域が広いということは、配線の自由度が広がり、
最適配線をしやすくなるということである。この直列バ
イアは、複数のグリーンシートを重ねて構成された多層
セラミック基板においてそれぞれのグリーンシートの全
く同じ位置にバイアを有するものを指し、多層セラミッ
ク基板の一方の最表面層から他方の最表面層まで貫通す
る場合、一方の最表面層から内層のいずれかまでを貫通
する場合、内層間だけを貫通する場合、とがある。
Since the multilayer ceramic substrate aims to reduce the size of electronic equipment, it is necessary to minimize the area occupied by the circuit pattern and vias. For this reason, the circuit pattern is made finer and the diameter of the via is made smaller. On the other hand, the vias are arranged in series continuously in a straight line in the thickness direction of the multilayer ceramic substrate to reduce the projected occupation area of the vias and to expand the circuit pattern forming region. A large circuit pattern formation area means more freedom in wiring,
This means that optimum wiring will be easier. This series via refers to a multilayer ceramic substrate formed by stacking a plurality of green sheets, having vias at exactly the same positions on each green sheet, and from one outermost surface layer to the other outermost surface layer of the multilayer ceramic substrate. There is a case of penetrating up to one, a case of penetrating from one outermost surface layer to any of the inner layers, and a case of penetrating only the inner layer.

【0011】ここまで述べた直列バイアは、多層セラミ
ック基板の各層に形成された回路パターンを電気的に接
続するためのものであるが、サーマルバイアと呼ばれる
放熱用のバイアとしても直列バイアが用いられる。サー
マルバイアは多層セラミック基板の一方の面に取付けら
れた部品から発する熱を多層セラミック基板を通して他
方の面側へ伝え易くするための熱伝導路であり、最短距
離となるように設けなければならないため、直列バイア
が最も適している。セラミックは元々熱伝導性が高い材
料であるから多層セラミック基板の積み重ね層数が少な
い場合や部品の発熱量が少ない場合はサーマルバイアは
必要ではないことも多いが、高集積化に伴う配線数の増
加、これに伴うグリーンシート層数の増加、または部品
の大電力化、等に伴い、サーマルバイアの有効性が高く
なってきている。
The series vias described so far are for electrically connecting the circuit patterns formed on the respective layers of the multilayer ceramic substrate, but the series vias are also used as heat dissipation vias called thermal vias. . The thermal via is a heat conduction path for facilitating transfer of heat generated from the components attached to one surface of the multilayer ceramic board to the other surface side through the multilayer ceramic board, and must be provided with the shortest distance. , Serial vias are most suitable. Since ceramic is originally a material with high thermal conductivity, thermal vias are often not necessary when the number of stacked layers in the multilayer ceramic substrate is small or when the amount of heat generated by components is small, but the number of wiring lines required for high integration is high. As the number of green sheets increases, the number of green sheet layers increases, and the power consumption of parts increases, the effectiveness of thermal vias is increasing.

【0012】図21は従来の多層セラミック基板の構成
を示す斜視図、図22は図21に示したものの層構成を
示す斜視図で、グリーンシート1a,1b,1c,1d
の4枚で4層構造の多層セラミック基板2を構成した例
であり、セラミック材料としては高温焼成セラミック、
または低温焼成セラミックのいずれでもよい。ここで多
層セラミック基板2は焼成まで行ったものであれば4枚
のグリーンシート1a〜1dは一体化して層間の境界も
さだかではなくなるのでグリーンシートという表現は適
切ではないが、構成を説明する都合上、焼成の前後に係
わらずグリーンシートと称する。最表面層であるグリー
ンシート1aにはグリーンシート1aを貫通するバイア
3aが所望の位置に設けられており、グリーンシート1
aの表面にはバイア3aを覆うランド4a、部品ランド
5、ランド4aと部品ランド5を接続する回路パターン
6a、抵抗パターン7が形成されている。ランド4a、
部品ランド5、回路パターン6aは実際には同時に形成
されるので厳密に分けて考えられるものではないが、説
明の都合上分けてある。8は部品ランド5に取付けられ
た電気部品であり、発熱部品である場合もある。
FIG. 21 is a perspective view showing the structure of a conventional multilayer ceramic substrate, and FIG. 22 is a perspective view showing the layer structure of the one shown in FIG. 21. The green sheets 1a, 1b, 1c, 1d.
Is an example in which a multi-layer ceramic substrate 2 having a four-layer structure is configured by four sheets of
Alternatively, either low temperature fired ceramic may be used. If the multilayer ceramic substrate 2 has been fired, the four green sheets 1a to 1d are integrated and the boundary between layers is not exposed, so the expression "green sheet" is not appropriate, but it is convenient for explaining the configuration. Above, it is called a green sheet regardless of before and after firing. The green sheet 1a, which is the outermost surface layer, is provided with a via 3a penetrating the green sheet 1a at a desired position.
A land 4a covering the via 3a, a component land 5, a circuit pattern 6a connecting the land 4a and the component land 5, and a resistance pattern 7 are formed on the surface of a. Land 4a,
Since the component land 5 and the circuit pattern 6a are actually formed simultaneously, they cannot be considered as being strictly separated, but they are separated for convenience of explanation. Reference numeral 8 denotes an electric component attached to the component land 5, which may be a heat generating component.

【0013】多層セラミック基板2の部品実装面である
グリーンシート1aはこのような構成となっているが、
多層セラミック基板2の内層であるグリーンシート1b
〜1dも部品ランド5が無い他は同様の構成となってお
り、グリーンシート1bにはグリーンシート1bを貫通
するバイア3b、バイア3bを覆うランド4b、ランド
4b間を接続する回路パターン6bが設けられている。
グリーンシート1aとグリーンシート1bとの相関関係
は、グリーンシート1bにはグリーンシート1aのバイ
ア3aと同じ位置にはランド4bがあり、グリーンシー
ト1a〜1dを積重ねた際にグリーンシート1aとグリ
ーンシート1bが接続されるようになっている。ランド
4b内にバイア3bが設けられている場合とバイア3b
が設けられていない場合があるが、バイア3bが設けら
れている場合は、次の層であるグリーンシート1cと接
続する部分であり、バイア3bが設けられていない場合
はこのランド4bから次の層であるグリーンシート1c
への接続はされない部分である。同様に、グリーンシー
ト1cにはバイア3c、ランド4c、回路パターン6c
が設けられ、グリーンシート1dにはバイア3d、ラン
ド4d、回路パターン6dが設けられている。回路パタ
ーン6dが格子状になっているのは電源やグラウンドの
ような共通回路の例である。
The green sheet 1a, which is the component mounting surface of the multilayer ceramic substrate 2, has such a structure.
Green sheet 1b which is the inner layer of the multilayer ceramic substrate 2
1d has the same structure except that the component land 5 is not provided. The green sheet 1b is provided with a via 3b penetrating the green sheet 1b, a land 4b covering the via 3b, and a circuit pattern 6b connecting between the lands 4b. Has been.
The correlation between the green sheets 1a and 1b is that the green sheet 1b has a land 4b at the same position as the via 3a of the green sheet 1a, and when the green sheets 1a to 1d are stacked, the green sheet 1a and the green sheet 1a are stacked. 1b is connected. The case where the via 3b is provided in the land 4b and the case where the via 3b is provided
May not be provided, but when the via 3b is provided, it is a portion to be connected to the green sheet 1c which is the next layer, and when the via 3b is not provided, the land 4b Layer green sheet 1c
Is the part that is not connected to. Similarly, the green sheet 1c includes vias 3c, lands 4c, and circuit patterns 6c.
And the green sheet 1d is provided with vias 3d, lands 4d, and circuit patterns 6d. The grid pattern of the circuit pattern 6d is an example of a common circuit such as a power supply or a ground.

【0014】バイア3dはグリーンシート1dを貫通
し、多層セラミック基板2の部品実装面とは反対側の面
と接続されているものである。グリーンシート1a〜1
dのそれぞれにおいて全く同じ位置にそれぞれバイア3
a〜3dが設けられている部分ではグリーンシート1a
〜1dを積重ねた際にグリーンシート1a〜1dを貫通
する4層直列バイア9が形成されるようになっている。
また、グリーンシート1a〜1cのそれぞれにおいて全
く同じ位置にそれぞれバイア3a〜3c設けられている
部分では3層直列バイア10が、グリーンシート1a〜
1bのそれぞれにおいて全く同じ位置にそれぞれバイア
3a〜3bが設けられている部分では2層直列バイア1
1が形成されるようになっている。ここでグリーンシー
ト1aのランド4a、回路パターン6a、部品ランド5
を破線表示しているのは、多層セラミック基板2として
最表面となる面のランドやパターンの形成は、グリーン
シート状態で形成して同時焼成する場合と、グリーンシ
ート1a〜1dを積層・焼成したのちに2次焼成して形
成する場合とがあるからであり、いずれの方法であって
もよい。
The via 3d penetrates the green sheet 1d and is connected to the surface of the multilayer ceramic substrate 2 opposite to the component mounting surface. Green sheets 1a-1
vias 3 in exactly the same position in each of d
In the portion where a to 3d are provided, the green sheet 1a
When 1d to 1d are stacked, a four-layer serial via 9 penetrating the green sheets 1a to 1d is formed.
Further, in the portions where the vias 3a to 3c are respectively provided at exactly the same positions in each of the green sheets 1a to 1c, the three-layer serial via 10 is connected to the green sheets 1a to 1c.
In the portion where the vias 3a to 3b are provided at exactly the same position in each of the 1b, the two-layer serial via 1 is provided.
1 is formed. Here, the land 4a of the green sheet 1a, the circuit pattern 6a, the component land 5
The dashed line indicates that the land or pattern of the outermost surface of the multilayer ceramic substrate 2 is formed in the green sheet state and simultaneously fired, and the green sheets 1a to 1d are laminated and fired. This is because it may be formed by secondary firing later, and either method may be used.

【0015】図23〜図26はグリーンシート1枚にお
ける加工工程を示す断面図で、図23はグリーンシート
1a〜1dの各グリーンシート単独でバイア用の穴12
を設ける方法を示している。13はグリーンシート1a
〜1dにバイア用の穴12を設けるための一括パンチン
グ工具である。一括パンチング工具13には所望の位置
にニードル14が複数本取付けられており、グリーンシ
ート1aを例に取れば、このニードル14によってグリ
ーンシート1aにバイア用の穴12が設けられる。バイ
ア用の穴12の形状はこのニードル14の形状で決まっ
てしまうが、一般的には断面形状が円型または正方形の
ニードルが用いられる。
23 to 26 are cross-sectional views showing the processing steps for one green sheet. FIG. 23 shows the holes 12 for vias in each of the green sheets 1a to 1d.
It shows the method of providing. 13 is a green sheet 1a
It is a collective punching tool for providing a via hole 12 to 1d. A plurality of needles 14 are attached to a desired position on the collective punching tool 13, and when the green sheet 1a is taken as an example, the holes 14 are formed in the green sheet 1a by the needles 14. Although the shape of the via hole 12 is determined by the shape of the needle 14, a needle having a circular or square cross section is generally used.

【0016】また、このバイア用の穴12の立体的形状
は、ニードル14をグリーンシート1aに突き通して形
成するためニードル14を突き通した際にグリーンシー
トが引きずられてニードル14が突き刺される側と突き
出す側とではバイア用の穴12の径が異なって形成さ
れ、ニードル14が突き刺さる側で大きく、突き出す側
で小さくなり、ニードル14の断面形状が円型であれば
バイア用の穴12は円錐形状となり、ニードル14の断
面形状が方形であればバイア用の穴12は角錐形状とな
る。ここでは一括パンチングを例としたが、1本のニー
ドルで任意の位置に穴明けできるNC装置を用いてもよ
い。このバイア用の穴12の形成方法は、グリーンシー
ト1b〜1dでも全く同じである。
Further, the three-dimensional shape of the via hole 12 is formed by penetrating the needle 14 into the green sheet 1a, so that when the needle 14 is penetrated, the green sheet is dragged and the needle 14 is pierced. The diameter of the via hole 12 is different between the protruding side and the protruding side, and it is large on the side where the needle 14 is stuck and small on the protruding side. If the cross-sectional shape of the needle 14 is circular, the via hole 12 is conical. If the needle 14 has a rectangular cross section, the via hole 12 has a pyramidal shape. Here, batch punching is taken as an example, but an NC device capable of punching at an arbitrary position with one needle may be used. The method for forming the via hole 12 is exactly the same for the green sheets 1b to 1d.

【0017】図24はグリーンシート1a〜1dに設け
られたバイア用の穴12を導体ペースト15で充填する
工程を示しており、グリーンシート1aを例にとれば、
グリーンシート1aに設けられたバイア用の穴12の位
置と合致する位置に貫通孔16が設けられたメタルマス
ク17を用い、印刷することによりグリーンシート1a
のバイア用の穴12にスキージ18で導体ペースト15
を押し込んで充填する。貫通孔16の径はニードル14
と同径または印刷位置ずれを考慮して若干大きめに設け
られている。バイア用の穴12が導体ペースト15で充
填されてグリーンシート1aにはバイア3aが形成され
たことになるが、実際には焼結しなければバイアとして
の機能は持たないのでこの時点でバイアと称するのは妥
当ではないが説明の都合上、焼結の前後に係わらずバイ
アと称し、導体ペースト15についても焼成の前後に係
わらず導体ペーストと称する。
FIG. 24 shows the step of filling the via holes 12 provided in the green sheets 1a to 1d with the conductive paste 15. Taking the green sheet 1a as an example, FIG.
The green sheet 1a is printed by using a metal mask 17 having through holes 16 provided at positions corresponding to the positions of the via holes 12 provided in the green sheet 1a.
Conductor paste 15 with a squeegee 18 in the via hole 12 of
Push in to fill. The diameter of the through hole 16 is the needle 14
The same diameter or a slightly larger size is provided in consideration of the printing position shift. The via holes 12 are filled with the conductive paste 15 to form the vias 3a in the green sheet 1a. However, since the vias 3a are not actually provided without sintering, the vias are not formed at this point. Although it is not proper to call it, for convenience of description, it is called a via regardless of before and after sintering, and the conductor paste 15 is also called a conductor paste before and after firing.

【0018】ここで、バイア用の穴12を充填するに当
って導体ペースト15は粘度が高いとは言え液状である
からその量の制御は非常に難しい。また貫通孔16の径
は円錐形状または角錐形状の大径の方に合わせてあるた
めバイアの充填量が大目になる。この二つの要因からバ
イア3a部の印刷面と反対側の面に導体ペースト15が
突き出してバイア突き出し19ができることが多い。こ
の充填工程に関してもグリーンシート1b〜1dもグリ
ーンシート1aの場合と同一である。
In filling the via hole 12, the conductor paste 15 has a high viscosity, but is in a liquid state, so that it is very difficult to control its amount. Further, since the diameter of the through hole 16 is adapted to the larger diameter of the conical shape or the pyramidal shape, the filling amount of the via becomes large. Due to these two factors, the conductor paste 15 is often projected on the surface of the via 3a opposite to the printed surface to form the via projection 19. Also in this filling step, the green sheets 1b to 1d are the same as the case of the green sheet 1a.

【0019】図25はバイア充填後のグリーンシート1
aの状態を示しており、メタルマスク17がグリーンシ
ート1aから離されると、メタルマスク17にも厚みが
あるためバイア3a〜3d部の印刷面側に導体ペースト
15が残り、バイア突き出し20ができる。従ってグリ
ーンシート1aの両面にそれぞれバイア突き出し19、
20が形成されることになる。
FIG. 25 shows the green sheet 1 after filling vias.
7A shows the state of “a”, and when the metal mask 17 is separated from the green sheet 1a, the conductor mask 15 remains on the printing surface side of the vias 3a to 3d because the metal mask 17 has a thickness, and the via protrusion 20 is formed. . Therefore, via projections 19 are formed on both sides of the green sheet 1a,
20 will be formed.

【0020】図26は1枚のグリーンシートがグリーン
シート1aの場合はランド4a、部品ランド5、回路パ
ターン6aを形成する工程を、またグリーンシート1b
〜1dの場合であればそれぞれランド4b〜4dと回路
パターン6b〜6dを形成する工程を示しており、方法
としてはメッシュスクリーン21と導体ペースト15を
用いた厚膜印刷法である。グリーンシート1aではラン
ド4a、部品ランド5、回路パターン6a、等を分けて
説明しているが、同一種の導体ペースト15で形成する
場合は、1枚のメッシュスクリーン21で同時に印刷す
ることが可能であり、単に1枚のグリーンシート1a面
における導体パターンとして印刷される。この点はグリ
ーンシート1b〜1dでも同様である。
FIG. 26 shows the step of forming the land 4a, the component land 5, and the circuit pattern 6a when one green sheet is the green sheet 1a, and the green sheet 1b.
In the case of 1d to 1d, the steps of forming the lands 4b to 4d and the circuit patterns 6b to 6d are shown, and the method is a thick film printing method using the mesh screen 21 and the conductor paste 15. In the green sheet 1a, the lands 4a, the component lands 5, the circuit patterns 6a, etc. are described separately, but when they are formed with the same kind of the conductor paste 15, it is possible to print simultaneously with one mesh screen 21. And is simply printed as a conductor pattern on the surface of one green sheet 1a. The same applies to the green sheets 1b to 1d.

【0021】グリーンシート1aを例に取ると、メッシ
ュスクリーン21にはランド4a、部品ランド5、回路
パターン6aと同一形状の貫通孔22が設けられてお
り、印刷スキージ18で導体ペースト15をグリーンシ
ート1aに印刷すると導体ペースト15で貫通孔22の
形状が転写され、ランド4a、部品ランド5、回路パタ
ーン6a、等の導体パターンが形成される。ここでは積
層された際に最表層となるグリーンシート1aにおいて
も導体パターンを印刷しているので同時焼成の場合の例
となるが、2次焼成の場合であればこの時点でグリーン
シート1aに導体パターンを形成することはまれであ
り、積層した際に内層となるグリーンシート1b,1
c,1dにのみランド4b〜4dと回路パターン6b〜
6dを形成する。
Taking the green sheet 1a as an example, the mesh screen 21 is provided with through holes 22 having the same shape as the land 4a, the component land 5, and the circuit pattern 6a. When printed on 1a, the shape of the through holes 22 is transferred by the conductor paste 15 to form conductor patterns such as the lands 4a, the component lands 5, and the circuit patterns 6a. Here, the conductor pattern is printed even on the green sheet 1a which is the outermost layer when laminated, so that it is an example of the case of simultaneous firing, but in the case of secondary firing, the conductor is attached to the green sheet 1a at this point. Patterns are rarely formed, and the green sheets 1b, 1 that become inner layers when laminated
Lands 4b to 4d and circuit patterns 6b to only c and 1d
6d is formed.

【0022】グリーンシート1a〜1dにおいてランド
4a〜4dはバイア3a〜3dと接続するためにランド
4a〜4dをバイア3a〜3dに被せて印刷するが、ス
クリーン印刷の際、印刷厚膜を均一にするためスキージ
18でメッシュスクリーン21にかなりの強さの圧力が
加えられており、この圧力で図25のバイア突き出し2
0が圧縮され、ランド4b〜4dはグリーンシートの面
に平坦な状態で印刷形成される。また、図25のバイア
突き出し19部はメッシュスクリーン21を用いた印刷
の反対面であって、この面は平坦で堅い治工具面に接し
ているためやはり印刷時の圧力で押しつぶされ、バイア
突き出し19はバイア3a〜3dの中に圧縮して押し込
まれる。従ってランド等のパターン印刷後にはグリーン
シートの両面にはバイアの突き出しは見られなくなる。
In the green sheets 1a to 1d, the lands 4a to 4d are printed by covering the lands 4a to 4d on the vias 3a to 3d in order to connect with the vias 3a to 3d. In order to do so, a considerable amount of pressure is applied to the mesh screen 21 by the squeegee 18, and this pressure causes the via protrusion 2 in FIG.
0 is compressed, and the lands 4b to 4d are printed and formed in a flat state on the surface of the green sheet. In addition, the via protrusion 19 part in FIG. 25 is the opposite surface of the printing using the mesh screen 21, and since this surface is in contact with the flat and hard jig and tool surface, it is also crushed by the pressure during printing, and the via protrusion 19 Are compressed and pushed into the vias 3a-3d. Therefore, after printing a pattern such as a land, no protrusion of vias is seen on both sides of the green sheet.

【0023】図27は従来の多層セラミック基板を示す
断面図で、ここまでに説明したようにして穴明け加工、
バイアの充填、パターンの形成がそれぞれに行われたグ
リーンシート1a〜1dが積層され、焼結させた多層セ
ラミック基板2を示しており、図22を用いて説明した
4層直列バイア9、3層直列バイア10、2層直列バイ
ア11の構成を示している。グリーンシートの積層工程
は、グリーンシート1a〜1dを所定の順番で、かつ各
グリーンシートのバイア3a〜3dの位置を合わせて積
重ね、室温〜100℃の範囲の温度下で全面に均等に2
00kg/cm2 程度の圧力を加えてグリーンシート1
a〜1dにおいてそれぞれ当接する境界面を圧着し、そ
の後に焼成、という順序になっている。焼成すると境界
面における化学反応、結晶粒の成長によって融合・一体
化した多層セラミック基板2が仕上がる。
FIG. 27 is a cross-sectional view showing a conventional multilayer ceramic substrate, which has been drilled as described above.
It shows a multilayer ceramic substrate 2 in which green sheets 1a to 1d on which vias are filled and patterns are respectively formed are laminated and sintered, and the four-layer serial vias 9 and three layers described with reference to FIG. 22 are shown. The configurations of the serial via 10 and the two-layer serial via 11 are shown. In the green sheet laminating step, the green sheets 1a to 1d are stacked in a predetermined order with the positions of the vias 3a to 3d of the respective green sheets aligned, and the green sheets 1a to 1d are evenly distributed over the entire surface at a temperature in the range of room temperature to 100 ° C.
Green sheet 1 with a pressure of about 00 kg / cm 2
In a to 1d, the abutting boundary surfaces are crimped and then fired. When fired, the multilayer ceramic substrate 2 fused and integrated is completed by the chemical reaction on the boundary surface and the growth of crystal grains.

【0024】ここで、図24〜図26を用いて説明した
ように、グリーンシート1a〜1d単独の状態ではバイ
ア3a〜3d部ではそれぞれ両面にバイア突き出し1
9、20があったが、その次のパターン印刷工程におい
て圧縮され、平坦化されている。グリーンシート1a〜
1dを積み重ねると、複数のバイアが積み上がる4層直
列バイア9部分ではバイア突き出し19、20が圧縮さ
れた導体ペースト分も4層分重なっていることになり、
圧縮されているために体積としては適正であるかのよう
に見えるが実際には使用されたペースト量が4層直列バ
イア9を形成するために適正な導体ペースト15の総量
を越えている。バイア突き出し19、20の層数分の重
なりが生じる3層直列バイア10、2層直列バイア11
でも適正な導体ペースト15の総量を越えることは同様
である。
Here, as described with reference to FIGS. 24 to 26, when the green sheets 1a to 1d are independent, the via protrusions 1 are formed on both sides of the vias 3a to 3d.
Although there were 9 and 20, they were compressed and flattened in the next pattern printing process. Green sheet 1a ~
When 1d is stacked, in the four-layer serial via 9 where a plurality of vias are stacked, the conductor paste in which the via protrusions 19 and 20 are compressed is also overlapped by four layers.
Although it seems that the volume is proper because it is compressed, the amount of paste used actually exceeds the total amount of the conductor paste 15 that is proper to form the four-layer serial via 9. Three-layer serial via 10 and two-layer serial via 11 in which the number of layers of via protrusions 19 and 20 are overlapped
However, it is the same that the total amount of the appropriate conductive paste 15 is exceeded.

【0025】次に圧着・焼成を行うと、グリーンシート
1a〜1dは縦・横・厚さ方向の全てで10〜20%の
焼成収縮が起こり、バイア用の穴12の直径と厚さも縮
小化される。また、グリーンシート1a〜1dと導体ペ
ースト15は同一の組成物ではないため焼成収縮率も同
一ではなく、導体ペースト15の方が焼成収縮率はグリ
ーンシート1a〜1dよりも小さい。従って多層セラミ
ック基板2の焼成時にはグリーンシート1a〜1dの収
縮につれてバイア3a〜3dの体積が縮むが、バイア3
a〜3dの内部に充填された導体ペースト15の収縮率
がグリーンシート1a〜1dの収縮率よりも小さいため
焼成後の体積としてはバイア用の穴12の体積を越えて
バイア3a〜3dの外側に押しだされた状態で焼結し、
直列バイア突き出し23が発生する。
Next, when pressure bonding and firing are carried out, the green sheets 1a to 1d undergo firing shrinkage of 10 to 20% in all of the longitudinal, lateral and thickness directions, and the diameter and thickness of the via hole 12 are also reduced. To be done. Further, since the green sheets 1a to 1d and the conductor paste 15 are not the same composition, the firing shrinkage rate is not the same, and the conductor paste 15 has a lower firing shrinkage rate than the green sheets 1a to 1d. Therefore, when the multilayer ceramic substrate 2 is fired, the volume of the vias 3a to 3d shrinks as the green sheets 1a to 1d shrink, but the vias 3a to 3d shrink.
Since the contraction rate of the conductive paste 15 filled inside the a to 3d is smaller than the contraction rate of the green sheets 1a to 1d, the volume after firing exceeds the volume of the via hole 12 and is outside the vias 3a to 3d. Sintered in the extruded state,
A serial via protrusion 23 occurs.

【0026】グリーンシートも導体ペーストもそれぞれ
に収縮しているのであるが、収縮率が異なるということ
は、この収縮率の差は膨張となって現われることにな
る。従って多層セラミック基板2を完全に貫通する4層
直列バイア9部では多層セラミック基板2の両面に直列
バイア突き出し23が生じ、3層直列バイア10部と2
層直列バイア11部では多層セラミック基板2の表面に
ある側だけに直列バイア突き出し23が生じる。この直
列バイア突き出し23の突き出し高さは直列に積み重な
ったバイアの数に比例して高くなる。
Both the green sheet and the conductor paste are contracted, and the difference in contraction rate means that the difference in contraction rate appears as expansion. Therefore, in the four-layer serial via 9 portion that completely penetrates the multilayer ceramic substrate 2, the serial via protrusions 23 are formed on both surfaces of the multilayer ceramic substrate 2, and the three-layer serial via portion 10 and 2 are formed.
In the portion 11 of the layered serial via, the serial via protrusion 23 is formed only on the surface of the multilayer ceramic substrate 2. The protrusion height of the serial via protrusion 23 increases in proportion to the number of vias stacked in series.

【0027】図28は多層セラミック基板2の表面パタ
ーン印刷工程を示す断面図、図29は多層セラミック基
板2の表面パターン仕上がりを示す断面図である。図2
8は厚膜法により抵抗ペースト24とメッシュスクリー
ン21を用いて多層セラミック基板2の表面に抵抗パタ
ーン7を形成する過程を示している。直列バイア9、1
0、11部では複数のバイアが重なっているためバイア
突き出し23が生じており、このバイア突き出し23に
メッシュスクリーン21が当って浮き上がってしまい、
多層セラミック基板2の表面とメッシュスクリーン21
との間隔を一定に保てない、または密着が不均一になる
等、膜厚制御が困難であり、均一な印刷膜厚で形成でき
ない。例えば、グリーンシート10枚で10層基板を構
成させた場合、直列バイア突き出し23の高さは50〜
80μmに達することがあり、これに対して抵抗体の印
刷設定膜厚は40〜60μmであり、直列バイア突き出
し23の高さがこの膜厚を上回っていることになり、印
刷膜厚が設定膜厚よりも厚くなる。この直列バイア突き
出し23の高さは、積層されるグリーンシートの枚数、
すなわち積み重なるバイアの数が増えるに従って高くな
ってくるのは当然のことであって、このような状態で形
成した抵抗パターン7は適正膜厚よりも厚過ぎたり厚さ
が一定でなかったりするということになり、当然のこと
ながら所望の抵抗値が得られなくなる。
FIG. 28 is a sectional view showing the surface pattern printing step of the multilayer ceramic substrate 2, and FIG. 29 is a sectional view showing the surface pattern finish of the multilayer ceramic substrate 2. Figure 2
Reference numeral 8 shows a process of forming the resistance pattern 7 on the surface of the multilayer ceramic substrate 2 using the resistance paste 24 and the mesh screen 21 by the thick film method. Serial vias 9, 1
In the 0th and 11th parts, a plurality of vias are overlapped with each other, so that a via protrusion 23 is generated. The mesh screen 21 hits the via protrusion 23 and floats up.
Surface of multilayer ceramic substrate 2 and mesh screen 21
It is difficult to control the film thickness, such as the gap between and cannot be kept constant, or the adhesion becomes non-uniform, and it is not possible to form a uniform printed film thickness. For example, when a 10-layer substrate is composed of 10 green sheets, the height of the serial via protrusion 23 is 50 to 50.
In some cases, the print setting film thickness of the resistor is 40 to 60 μm, and the height of the serial via protrusion 23 exceeds this film thickness. Thicker than thick. The height of this serial via protrusion 23 is the number of green sheets to be stacked,
That is, it goes without saying that the higher the number of stacked vias becomes, the higher the resistance pattern 7 formed in such a state becomes. As a matter of course, the desired resistance value cannot be obtained.

【0028】また、多層セラミック基板2の表面には抵
抗パターン7以外にもランド4a、部品ランド5、回路
パターン6a等の導体パターンを2次焼成によって形成
する場合があるが、直列バイア突き出し23の影響で導
体パターンの膜厚制御が困難となるのは抵抗パターン7
の膜厚制御が困難であるのと同様である。このように、
膜厚制御が困難な状態で多層セラミック基板2の表面に
抵抗パターン7や2次焼成導体パターンを形成した場
合、2次焼成後も膜厚が厚過ぎる、厚さが不均一である
という状態は解消されず、部品取付け等の次の工程にも
影響を及ぼす。
In addition to the resistance pattern 7, a conductive pattern such as a land 4a, a component land 5 and a circuit pattern 6a may be formed on the surface of the multilayer ceramic substrate 2 by secondary firing. The resistance pattern 7 makes it difficult to control the thickness of the conductor pattern due to the influence.
It is similar to that it is difficult to control the film thickness. in this way,
When the resistance pattern 7 or the secondary firing conductor pattern is formed on the surface of the multilayer ceramic substrate 2 in a state where the film thickness control is difficult, the state that the film thickness is too thick or the thickness is non-uniform after the secondary firing It will not be resolved and will affect the next process such as component mounting.

【0029】図30は部品取付けを示す断面図で、多層
セラミック基板2の直列バイア突き出し23に重なるよ
うな位置に電気部品8を取付ける場合、図30に見られ
るように電気部品8が傾いたり、電気部品8と多層セラ
ミック基板2との間に隙間が生じる。電気部品8の傾き
は論外だが、水平を保ったまま電気部品8と多層セラミ
ック基板2との間に隙間がある場合は見かけは正常に見
えるが、電気的・熱的接続などの特性面からは不具合事
象となることがある。また、多層セラミック基板2をケ
ース25等に取付ける場合も電気部品8取付けの場合と
同様にケース25と多層セラミック基板2との間に隙間
が生じるという支障がある。
FIG. 30 is a sectional view showing the mounting of components. When the electrical component 8 is mounted at a position overlapping the serial via protrusion 23 of the multilayer ceramic substrate 2, the electrical component 8 is tilted as shown in FIG. A gap is created between the electric component 8 and the multilayer ceramic substrate 2. Although the inclination of the electric component 8 is out of the question, it looks normal when there is a gap between the electric component 8 and the multilayer ceramic substrate 2 while keeping the horizontal position, but from the aspect of characteristics such as electrical / thermal connection, It may cause a malfunction event. Also, when the multilayer ceramic substrate 2 is attached to the case 25 or the like, there is a problem that a gap is created between the case 25 and the multilayer ceramic substrate 2 as in the case of attaching the electric component 8.

【0030】[0030]

【発明が解決しようとする課題】各グリーンシートにお
いてバイア用の穴12に導体ペースト15を充填した際
に両面に発生するバイア突き出し19、20をも圧縮し
てバイア用の穴12の中に押し込んでいるためバイア1
個あたりの導体ペースト15は、体積は縮んでいても使
用されている量としては過多である点、さらに直列バイ
ア9、10、11のように複数のバイアが一直線上に一
連に重なる部分では、この過多量も積み重なってバイア
用の穴12の全容積に適する量よりもかなり多い量の導
体ペースト15が使用されていることになる。
In each green sheet, the via protrusions 19 and 20 generated on both sides when the via hole 12 is filled with the conductive paste 15 are also compressed and pushed into the via hole 12. Because I'm out, Bahia 1
The conductor paste 15 per piece is excessive in terms of the amount used even though the volume is contracted. Further, in the portion where a plurality of vias are overlapped in a straight line in series like the serial vias 9, 10, 11, This excessive amount is also piled up, and the amount of the conductor paste 15 used is considerably larger than the amount suitable for the entire volume of the via hole 12.

【0031】以上の2点により、積層・圧着までは正常
に見えたものが、焼成後にはグリーンシートの収縮によ
るバイア用の穴12の容積の縮小化、及びグリーンシー
トと導体ペーストとの収縮率の相違により導体ペースト
15が膨張してバイア3a〜3dの外に押し出され、多
層セラミック基板2の表面に直列バイア突き出し23が
発生し、多層セラミック基板2の表面が凸凹になるとい
う問題がある。この直列バイア突き出し高さは直列バイ
アを構成するバイアの数が多い程高くなる。
From the above two points, what looked normal up to lamination and pressure bonding, but after firing, the volume of the via hole 12 was reduced due to the shrinkage of the green sheet, and the shrinkage ratio between the green sheet and the conductor paste. Due to the difference, the conductor paste 15 expands and is pushed out of the vias 3a to 3d, a series via protrusion 23 is generated on the surface of the multilayer ceramic substrate 2, and the surface of the multilayer ceramic substrate 2 becomes uneven. The protruding height of the serial via becomes higher as the number of vias forming the serial via increases.

【0032】また、ランド4a〜4dはそれぞれバイア
3a〜3dに重ねて印刷形成されるため、バイア3a〜
3d部ではこのランドの膜厚分だけ導体ペースト15が
余計に積み重なることになり、このランドの膜厚分が直
列バイア23の突き出し高さを助長するという問題があ
る。
Since the lands 4a to 4d are formed by printing on the vias 3a to 3d, the vias 3a to 3d are formed.
In the 3d portion, the conductor paste 15 is additionally piled up by the film thickness of this land, and there is a problem that the film thickness of this land promotes the protruding height of the series via 23.

【0033】またこの直列バイア突き出し23があるた
めに、多層セラミック基板2の表面に2次焼成によって
回路パターン6aや抵抗パターン7を印刷形成する際に
印刷膜厚の制御に支障が生じ、印刷された膜の厚さが不
均一になるという問題がある。さらに積み上げるグリー
ンシート層数が多くなるほど重なるバイアの数も増える
ので、グリーンシート層数が多くなるほど直列バイア突
き出し23の高さが高くなり、表面にパターンを印刷形
成することはさらに困難になってくるという問題があ
る。
Further, because of the serial via protrusion 23, when the circuit pattern 6a and the resistance pattern 7 are formed by printing on the surface of the multilayer ceramic substrate 2 by the secondary firing, the control of the printed film thickness is hindered and the printed film is printed. There is a problem that the thickness of the film becomes uneven. As the number of stacked green sheet layers increases, the number of overlapping vias also increases. Therefore, as the number of green sheet layers increases, the height of the serial via protrusion 23 increases, and it becomes more difficult to print a pattern on the surface. There is a problem.

【0034】また、多層セラミック基板2の表面に電気
部品8を取付けた場合、バイア突き出し23があるため
に部品が傾く、隙間ができる、取付け不能となる、また
は取付けは可能であっても熱伝導性が低下する。また多
層セラミック基板2をケース25等に取付ける場合も、
バイア突き出し23があるために多層セラミック基板2
とケース25の間に隙間が生じ、多層セラミック基板2
とケース25との間の熱伝導性が低下する、等の実装上
の問題がある。
When the electric component 8 is attached to the surface of the multilayer ceramic substrate 2, the component is inclined due to the via protrusion 23, a gap is formed, attachment is impossible, or even if attachment is possible, heat conduction is possible. Sex decreases. Also, when mounting the multilayer ceramic substrate 2 on the case 25,
Due to the presence of the via protrusion 23, the multilayer ceramic substrate 2
A gap is created between the case 25 and the case 25, and the multilayer ceramic substrate 2
There is a mounting problem such as a decrease in thermal conductivity between the case and the case 25.

【0035】この発明は直列バイアを形成した場合で
も、最表面の回路パターンや抵抗パターンの印刷及び部
品取付け等に支障が生じない平滑な表面を有する多層セ
ラミック基板を得ることを目的とする。
It is an object of the present invention to obtain a multilayer ceramic substrate having a smooth surface which does not hinder the printing of the circuit pattern or the resistance pattern on the outermost surface and the mounting of components even when a serial via is formed.

【0036】[0036]

【課題を解決するための手段】この発明の実施例1はグ
リーンシートに打ち抜きで形成されるバイア用の穴が円
錐形状または角錐形状であることに着目し、複数のグリ
ーンシートが積層された際に直列バイアとなる位置にそ
れぞれバイア用の穴を打ち抜き、このバイア用の穴の開
口径が小さい側から導体ペーストを充填することによっ
て充填される導体ペースト量を抑制し、この円錐形状た
は角錐形状のバイア用の穴の向きを同一となるように揃
えて複数のグリーンシートを積層・圧着・焼結させて直
列バイアを構成したものである。
In Embodiment 1 of the present invention, attention is paid to the fact that the holes for vias formed by punching in the green sheets are conical or pyramidal, and when a plurality of green sheets are stacked. The holes for vias are punched out at positions where they become serial vias, and the amount of the conductor paste filled is suppressed by filling the conductor paste from the side where the opening diameter of the vias is small. A series of vias are formed by stacking, press-bonding and sintering a plurality of green sheets with the shapes of via holes aligned in the same direction.

【0037】この発明の実施例2は、積層された際に直
列バイアとなる位置にそれぞれ楕円形または長方形のバ
イア用の穴を明け、このバイア用の穴の楕円形または長
方形の中央部または片端に統一して寄せて導体ペースト
を同一の基準量だけ充填し、複数のグリーンシートを積
層・圧着・焼結させて直列バイアを構成したものであ
る。
In the second embodiment of the present invention, an elliptical or rectangular via hole is formed at a position where a serial via is formed when laminated, and the elliptical or rectangular center portion or one end of the via hole is formed. The conductive paste is filled in the same standard amount, and a plurality of green sheets are stacked, pressed and sintered to form a series via.

【0038】この発明の実施例3は、積層された際に直
列バイアとなる位置にバイア用の穴を設け、導体ペース
トを充填してバイアを形成し、このバイアに重ならない
ようにバイアの周囲にランドパターンを形成し、積層・
圧着・焼結させて直列バイアを構成したものである。
In the third embodiment of the present invention, a via hole is provided at a position which becomes a serial via when stacked, a via is formed by filling a conductive paste, and the via is surrounded so as not to overlap with the via. Form a land pattern on the
A series via is formed by pressure bonding and sintering.

【0039】この発明の実施例4は、積層された際に直
列バイアとなる位置にバイア用の穴が設けられた複数枚
のグリーンシートのうち、積層された際に奇数番層とな
るグリーンシートについてのみまたは偶数番層となるグ
リーンシートについてのみ、即ち交互の層についてのみ
バイア用の穴を導体ペーストで充填し、積層・圧着・焼
結させて直列バイアを構成したものである。
The fourth embodiment of the present invention is a green sheet which becomes an odd-numbered layer when laminated, among a plurality of green sheets in which holes for vias are provided at positions which become serial vias when laminated. Or only for the green sheets that are even-numbered layers, that is, only for the alternating layers, holes for vias are filled with a conductive paste, and laminated, pressure-bonded and sintered to form a series via.

【0040】この発明の実施例5は、積層された際に直
列バイアとなる位置にバイア用の穴を設けるが、積層さ
れた際に奇数番層となるグリーンシートまたは偶数番層
となるグリーンシート即ち交互の層についてバイア用の
穴の径を変え、穴径が小さい方の層に属するグリーンシ
ートのバイア用の穴のみを導体ペーストで充填し、積層
・圧着・焼結させて直列バイアを構成したものである。
In the fifth embodiment of the present invention, holes for vias are provided at positions which become serial vias when laminated, but when laminated, the green sheet becomes an odd numbered layer or an even numbered layer. That is, the diameter of the via holes is changed in alternate layers, and only the via holes of the green sheet belonging to the layer with the smaller hole diameter are filled with the conductor paste, and laminated, pressure-bonded and sintered to form a serial via. It was done.

【0041】この発明の実施例6は、厚さが異なる2種
類のグリーンシートを用い、一方の厚さのグリーンシー
トを奇数番層または偶数番層として使用し、厚さが異な
るグリーンシートを交互に積み重ねる。それぞれのグリ
ーンシートには積層された際に直列バイアとなる位置に
バイア用の穴を設け、厚い方のグリーンシートが用いら
れた層に属するグリーンシートのバイア用の穴のみを導
体ペーストで充填し、積層・圧着・焼結させて直列バイ
アを構成したものである。
In Example 6 of the present invention, two kinds of green sheets having different thicknesses are used, one of the green sheets is used as an odd-numbered layer or an even-numbered layer, and the green sheets having different thicknesses are alternated. Stack on. Each green sheet is provided with a via hole at a position that becomes a serial via when laminated, and only the via hole of the green sheet belonging to the layer in which the thicker green sheet is used is filled with the conductor paste. , Laminated, pressure bonded, and sintered to form a serial via.

【0042】[0042]

【作用】この発明の実施例1では、多層セラミック基板
を構成する各グリーンシートのバイアにおける導体ペー
ストの充填量をバイア1個単位で抑制できる。
In the first embodiment of the present invention, the filling amount of the conductive paste in the via of each green sheet forming the multilayer ceramic substrate can be suppressed in units of one via.

【0043】この発明の実施例2では、多層セラミック
基板を構成する各グリーンシートのバイアにおける導体
ペーストの充填量をバイア1個単位で容易に変化させる
ことができる。また、充填量のばらつきがあっても吸収
するだけの容積的余裕がある。
In the second embodiment of the present invention, the filling amount of the conductive paste in the via of each green sheet forming the multilayer ceramic substrate can be easily changed in units of one via. Further, even if the filling amount varies, there is a volume margin to absorb the variation.

【0044】この発明の実施例3では、多層セラミック
基板の直列バイアを構成する複数のバイア用の穴の総容
積に対する導体ペーストの総量を抑制できる。
In the third embodiment of the present invention, it is possible to suppress the total amount of the conductor paste with respect to the total volume of the holes for a plurality of vias forming the series vias of the multilayer ceramic substrate.

【0045】この発明の実施例4では、多層セラミック
基板の直列バイアを構成する複数のバイア用の穴の総容
積に対する導体ペーストの総量を抑制できる。また、充
填量のばらつきがあっても吸収するだけの容積的余裕が
ある。
In the fourth embodiment of the present invention, the total amount of the conductor paste can be suppressed with respect to the total volume of the holes for a plurality of vias forming the series via of the multilayer ceramic substrate. Further, even if the filling amount varies, there is a volume margin to absorb the variation.

【0046】この発明の実施例5では、多層セラミック
基板の直列バイアを構成する複数のバイア用の穴の総容
積に対する導体ペーストの総量を抑制できる。また、充
填量のばらつきがあっても吸収するだけの容積的余裕が
ある。また、グリーンシートの収縮によるバイア用の穴
の縮小に伴う容積変動を吸収するだけの容積的余裕があ
る。
In the fifth embodiment of the present invention, it is possible to suppress the total amount of the conductor paste with respect to the total volume of the holes for a plurality of vias forming the series vias of the multilayer ceramic substrate. Further, even if the filling amount varies, there is a volume margin to absorb the variation. In addition, there is a volume margin to absorb the volume change due to the reduction of the via hole due to the contraction of the green sheet.

【0047】この発明の実施例6では、多層セラミック
基板の直列バイアを構成する複数のバイア用の穴の総容
積に対する導体ペーストの総量を抑制できる。また、充
填量のばらつきがあっても吸収するだけの容積的余裕が
ある。また、グリーンシートの収縮によるバイア用の穴
の縮小に伴う容積変動を吸収するだけの容積的余裕があ
る。また、積層層数に対する直列バイア部分のバイア用
の穴の総容積を調節できる。
In the sixth embodiment of the present invention, the total amount of the conductor paste can be suppressed with respect to the total volume of the holes for a plurality of vias forming the series via of the multilayer ceramic substrate. Further, even if the filling amount varies, there is a volume margin to absorb the variation. In addition, there is a volume margin to absorb the volume change due to the reduction of the via hole due to the contraction of the green sheet. Also, the total volume of the via holes in the serial via portion with respect to the number of laminated layers can be adjusted.

【0048】[0048]

【実施例】【Example】

実施例1 図1はこの発明の実施例を示す断面図で、4層の場合を
例としている。図2はグリーンシート1aを例としたバ
イアの充填方法を示す断面図、図3はグリーンシート1
aにおける導体パターンの印刷を示す断面図、図4は積
層構成を示す断面図である。グリーンシート1a〜1
d、ランド4a〜4d、回路パターン6a〜6d、抵抗
パターン7、電気部品8、4層直列バイア9、3層直列
バイア10、2層直列バイア11、バイア用の穴12、
一括パンチング工具13、ニードル14、導体ペースト
15、貫通孔16、メタルマスク17、印刷スキージ1
8、バイア突き出し部20、メッシュスクリーン21、
メッシュスクリーン21の貫通孔22、抵抗ペースト2
4、ケース25は従来の例の場合と同様のものであり、
多層セラミック基板30の全体構成は従来の例のものと
何ら変わりはない。
Embodiment 1 FIG. 1 is a sectional view showing an embodiment of the present invention, taking a case of four layers as an example. FIG. 2 is a cross-sectional view showing a method for filling vias using the green sheet 1a as an example, and FIG. 3 is a green sheet 1
FIG. 4 is a sectional view showing the printing of the conductor pattern in a, and FIG. 4 is a sectional view showing the laminated structure. Green sheets 1a-1
d, lands 4a to 4d, circuit patterns 6a to 6d, resistance patterns 7, electric components 8, four-layer series vias 9, three-layer series vias 10, two-layer series vias 11, holes 12 for vias,
Batch punching tool 13, needle 14, conductor paste 15, through hole 16, metal mask 17, printing squeegee 1
8, via protrusion 20, mesh screen 21,
Through hole 22 of mesh screen 21, resistance paste 2
4, the case 25 is similar to the case of the conventional example,
The overall structure of the multilayer ceramic substrate 30 is no different from that of the conventional example.

【0049】グリーンシート1a〜1dのバイア用の孔
12の打ち抜きは従来の例の図23と全く同じに行う
が、従来は打ち抜きのニードル14が突き込まれる方向
から導体ペースト15の印刷・充填を行っていたのに対
し、その反対面側から印刷・充填を行い、バイア31a
〜31dを形成する。即ち、円錐形または角錐形のバイ
ア用の穴12の開口径が小さい方から充填する。印刷・
充填の方法は従来の場合と同様にメタルマスク17を用
いた厚膜法であるが、メタルマスク17に設けられた貫
通孔16の径はバイア用の穴12の開口径が小さい方に
合わせて形成する。
The punching of the via holes 12 of the green sheets 1a to 1d is performed in exactly the same way as in the conventional example shown in FIG. 23, but conventionally, the conductor paste 15 is printed and filled from the direction in which the punching needle 14 is inserted. Whereas it did, printing and filling from the opposite side, via 31a
To form 31d. That is, the holes 12 for conical or pyramidal vias are filled from the smaller opening diameter. printing·
Although the filling method is the thick film method using the metal mask 17 as in the conventional case, the diameter of the through hole 16 provided in the metal mask 17 is adjusted to the smaller opening diameter of the via hole 12. Form.

【0050】バイア用の穴12は開口径が小さい方から
大きい方へ向かって導体ペースト15が押し込まれてい
くため、導体ペースト15が充分には入り込まず、開口
径が大きい方では導体ペースト15で埋まらない部分が
生じる。従って開口径が小さい方にはメタルマスク17
の厚さ分以下だけの導体ペースト15の突き出しが生
じ、バイア突き出し部20が形成されることは従来と同
様であるがバイア用の穴12の開口径が小さい方の側へ
の突き出しであるためその導体ペースト15の量は少な
い。また開口径が大きい方の面に導体ペーストが突き出
すことはない。
Since the conductor paste 15 is pushed into the via hole 12 from the smaller opening diameter to the larger opening diameter, the conductor paste 15 does not sufficiently enter. Some parts are not filled. Therefore, the metal mask 17 is used for the smaller aperture.
The conductive paste 15 is protruded by a thickness equal to or less than the above, and the via protruding portion 20 is formed, which is the same as in the conventional case, but the protrusion is to the side where the opening diameter of the via hole 12 is smaller. The amount of the conductor paste 15 is small. Further, the conductor paste does not stick out to the surface having the larger opening diameter.

【0051】このようにグリーンシート1枚におけるバ
イア形成時にバイア用の穴12内に充填される導体ペー
スト15の量が抑えられているので、グリーンシート1
aを例に取れば図3に示したようにバイア31a部に被
せてランド4aや回路パターン6aを印刷形成する場
合、グリーンシート1aのバイア用の穴12の開口径が
大きい方の面側から印刷を行えば面に突出しているもの
はないため従来の例の場合のように突き出した導体ペー
スト15がバイア31aの中に圧縮して押し込まれるこ
とはないが、バイア用の穴12は導体ペースト15で完
全には埋まっていない部分があるためランド4aの中央
部はバイア用の穴12に落ち込むことになり、中央が凹
んだ形になる。この時、同時に印刷面とは反対の面にあ
るバイア突き出し20は従来の例で説明したように印刷
圧力で押しつぶされることになるが、バイア用の穴12
にはまだ導体ペースト15が充填されていない空間部が
あるため、圧力で圧縮されて押し込まれるのではなく圧
縮されない状態で押し込まれ、バイア用の穴12にあっ
た空間部が埋められることになり、バイア突き出し20
は無くなって平坦になる。
As described above, since the amount of the conductive paste 15 filled in the via holes 12 at the time of forming the via in one green sheet is suppressed, the green sheet 1
Taking a as an example, when the land 4a and the circuit pattern 6a are formed by printing on the via 31a portion as shown in FIG. 3, from the surface side of the green sheet 1a having the larger opening diameter of the via hole 12 Since there is no protrusion on the surface when printing is performed, the protruding conductor paste 15 is not compressed and pushed into the via 31a as in the case of the conventional example, but the hole 12 for the via is formed by the conductor paste. Since there is a portion which is not completely filled with 15, the central portion of the land 4a will fall into the via hole 12 and the central portion will have a concave shape. At this time, at the same time, the via protrusion 20 on the surface opposite to the printing surface is crushed by the printing pressure as described in the conventional example.
Since there is a space in which the conductor paste 15 is not yet filled, it is not compressed and pressed by pressure, but is pressed in a non-compressed state and the space in the via hole 12 is filled. , Bia protruding 20
Disappears and becomes flat.

【0052】このようにバイア31a部では充填された
ペースト15とランド4aの厚さ分の導体ペースト15
とを合わせてもバイア用の穴12の容積よりも若干少な
く抑えられているので、図1のようにグリーンシート1
a〜1dの4枚を積層した場合、直列バイア9〜11の
部分のように2連、3連、4連とバイア31a〜31d
が積み重なっても導体ペースト15の総量が直列バイア
を構成する複数のバイア用の穴12の総容積に対する適
正量を越えることがなく、積層・圧着後に直列バイア
9、10、11部の最表面部では若干の陥没が生じる。
As described above, in the via 31a, the filled paste 15 and the conductive paste 15 having the thickness of the land 4a are formed.
The volume of the green sheet 1 is slightly smaller than the volume of the via hole 12 even when combined with
When four sheets of a to 1d are laminated, two series, three series, four series and vias 31a to 31d are formed as in the series vias 9 to 11.
Even if they are stacked, the total amount of the conductive paste 15 does not exceed an appropriate amount with respect to the total volume of the holes 12 for a plurality of vias forming the serial via, and the outermost surface portion of the serial vias 9, 10, 11 after lamination / press bonding. Then, some depression occurs.

【0053】次に焼成を行うと、グリーンシート1a〜
1dが全方向に収縮し、直列バイア9、10、11部に
おける表面の陥没部は周囲が縮むことによってほぼ消
え、図1に示したように表面に突出部がない多層セラミ
ック基板30が得られる。従って多層セラミック基板3
0の焼結後、2次焼成で抵抗パターン7、等を形成する
場合、方法は従来の例と全く同じであるが、多層セラミ
ック基板30の表面に突出するものがないので、印刷膜
厚は設定通りに形成できる。
Next, when firing is performed, the green sheets 1a ...
1d shrinks in all directions, and the surface depressions in the serial vias 9, 10 and 11 disappear almost due to the shrinking of the periphery, and as shown in FIG. 1, a multilayer ceramic substrate 30 having no protrusions on the surface is obtained. . Therefore, the multilayer ceramic substrate 3
When the resistance pattern 7 and the like are formed by secondary firing after sintering of 0, the method is exactly the same as the conventional example, but since there is nothing protruding on the surface of the multilayer ceramic substrate 30, the printed film thickness is Can be formed as set.

【0054】実施例2 図5はこの発明の実施例を示す平面図で、グリーンシー
トにおけるバイア形状を示している。図6はグリーンシ
ートにおけるバイアの充填を示す断面図、図7は層構成
を示す断面図である。図においてグリーンシート1a〜
1d、ランド4a〜4d、導体ペースト15、貫通孔1
6、メタルマスク17、印刷スキージ18、バイア突き
出し部19、は従来の例の場合と同様のものである。
Embodiment 2 FIG. 5 is a plan view showing an embodiment of the present invention, showing a via shape in a green sheet. FIG. 6 is a sectional view showing filling of vias in the green sheet, and FIG. 7 is a sectional view showing a layer structure. In the figure, green sheet 1a-
1d, lands 4a to 4d, conductor paste 15, through hole 1
6, the metal mask 17, the print squeegee 18, and the via protrusion 19 are the same as in the conventional example.

【0055】グリーンシート1aを例に取ると、断面形
状を楕円形にしたニードルを用いて従来と同様に打ちぬ
きを行い、楕円形のバイア用の穴32が形成してあり、
この楕円形のバイア用の穴32の中央部にのみ導体ペー
スト15が充填されて楕円形バイア33aが形成され
る。導体ペースト15の充填方法は従来と同様である
が、メタルマスク17の貫通孔16の大きさは楕円形の
バイア用の穴32の短径と同じ径の円で設けてあり、楕
円形のバイア用の穴32の長径よりも小さい。
Taking the green sheet 1a as an example, a needle having an elliptical cross section is used for punching in the same manner as in the conventional case, and an elliptical via hole 32 is formed.
The conductor paste 15 is filled only in the central portion of the hole 32 for the elliptical via, and the elliptical via 33a is formed. Although the method of filling the conductor paste 15 is the same as the conventional method, the size of the through hole 16 of the metal mask 17 is a circle having the same diameter as the minor diameter of the hole 32 for the elliptical via. It is smaller than the major axis of the hole 32 for use.

【0056】従って導体ペースト15を印刷すると楕円
形のバイア用の穴32の中央部にのみ導体ペースト15
が押し込まれ、楕円形のバイア用の穴32の長径方向の
両端には空間部34が生じる。押し込まれた導体ペース
ト15は楕円形のバイア用の穴32の短径の側壁だけに
接触していることになるが、導体ペーストの粘着性と表
面張力及び楕円形のバイア用の穴32の寸法が長径でも
0.5mm前後であるため抜け落ちることは無いが、従
来の例の場合と同様に反対側へ突出てバイア突き出し1
9は生じることがある。また印刷面側にはメタルマスク
17の厚さ分のバイア突き出しが印刷の瞬間には生じる
が、速やかに両側の空間部34に流れ込み、突き出し部
として残ることがない。
Therefore, when the conductor paste 15 is printed, the conductor paste 15 is formed only in the central portion of the elliptical via hole 32.
Is pushed in, and spaces 34 are formed at both ends of the elliptical via hole 32 in the major axis direction. The pressed conductor paste 15 is in contact with only the short side wall of the elliptical via hole 32. However, the adhesiveness and surface tension of the conductor paste and the size of the elliptical via hole 32 are different. Has a long diameter of about 0.5 mm, so it will not fall out, but as in the case of the conventional example, it protrudes to the opposite side and the via protrusion 1
9 can occur. Further, via projections corresponding to the thickness of the metal mask 17 occur on the printing surface side at the moment of printing, but do not immediately flow into the space portions 34 on both sides and remain as projections.

【0057】次に従来の例と同様にメッシュスクリーン
21を用いてランド4a、回路パターン6aを印刷形成
すると、図7に示したようにランド4aはその一部が若
干楕円形のバイア用の穴32の両側にある空間部34に
落ち込むが、空間部34の平面積は非常に小さいためラ
ンド表面に凹みが現われる程の落ち込みは生じない。こ
の印刷の圧力でバイア突き出し19は楕円形のバイア用
の穴32の中に圧縮されずに押し込まれ、バイア突き出
し19はなくなり、平坦な面となる。こうして空間部3
4はかなりの部分が導体ペースト15で埋まるが、この
分を考慮して楕円形のバイア用の穴32の大きさを設定
しているので、まだ若干の空間が残る。
Next, when the land 4a and the circuit pattern 6a are formed by printing using the mesh screen 21 in the same manner as in the conventional example, the land 4a has a slightly elliptical hole for the via as shown in FIG. Although it falls into the space portions 34 on both sides of the space 32, since the plane area of the space portion 34 is very small, it does not fall to the extent that a depression appears on the land surface. This printing pressure causes the via protrusion 19 to be pressed into the elliptical via hole 32 without being compressed, and the via protrusion 19 disappears, resulting in a flat surface. Space 3 in this way
Although a large portion of No. 4 is filled with the conductor paste 15, the size of the hole 32 for the elliptical via is set in consideration of this amount, so that some space still remains.

【0058】このように楕円形バイア33a〜33dが
形成されたグリーンシート1a〜1dを積層・圧着した
後に焼成を行うと、直列バイアを構成する複数の楕円形
バイア用の穴32の総容積に対する導体ペースト量が抑
えられているので、グリーンシート1a〜1dの収縮に
よる楕円形バイア用の穴32の容積縮小分が吸収され、
多層セラミック基板30の表面から直列バイア9,1
0,11部が突出ることは無く、表面に凸凹がない多層
セラミック基板30を得ることができる。
When the green sheets 1a to 1d in which the elliptical vias 33a to 33d are thus formed are stacked and pressure-bonded and then fired, the total volume of the holes 32 for the elliptical vias forming the serial vias is calculated. Since the amount of the conductor paste is suppressed, the volume reduction of the elliptical via hole 32 due to the contraction of the green sheets 1a to 1d is absorbed,
From the surface of the multilayer ceramic substrate 30 to the serial vias 9,1
It is possible to obtain the multilayer ceramic substrate 30 in which the 0 and 11 parts do not project and the surface has no irregularities.

【0059】この例ではバイア用の穴を楕円形にしてい
るが、長方形であっても同様の能を持たせられる。ま
た、楕円形のバイア用の穴の中央部にのみ導体ペースト
を充填するようになっているが、長径方向のいずれか一
方の端に寄せて充填しても全く同様の機能を持たせられ
る。多層セラミック基板30の表面における2次焼成に
よるパターン形成については実施例1の場合と同様であ
り、印刷における支障となるものはない。
In this example, the holes for vias have an elliptical shape, but a rectangular shape can have the same function. Further, although the conductor paste is filled only in the central portion of the elliptical via hole, the same function can be obtained by filling the conductor paste close to any one end in the major axis direction. The pattern formation by the secondary firing on the surface of the multilayer ceramic substrate 30 is the same as that of the first embodiment, and there is no obstacle in printing.

【0060】実施例3 図8はこの発明の実施例を示しており、グリーンシート
の一部分を示す平面図で、図9は図8に示したものを形
成するために用いられるメッシュスクリーンの部分を示
す平面図、図10は、図8に示したものの断面図であ
る。グリーンシート1a〜1d、ランド4a〜4d、回
路パターン6a〜6d、導体ペースト15、は従来の例
の場合と同様のものである。グリーンシート1bを例に
取ると、従来の例の場合と同じようにバイア用の穴12
を明け、導体ペースト15を充填してバイア3bを形成
する。
Embodiment 3 FIG. 8 shows an embodiment of the present invention, and is a plan view showing a part of a green sheet, and FIG. 9 shows a portion of a mesh screen used for forming the one shown in FIG. The plan view shown in FIG. 10 is a cross-sectional view of what is shown in FIG. The green sheets 1a to 1d, lands 4a to 4d, circuit patterns 6a to 6d, and conductor paste 15 are the same as those in the conventional example. Taking the green sheet 1b as an example, the via holes 12 are formed in the same manner as in the conventional example.
After that, the conductor paste 15 is filled to form the via 3b.

【0061】次に回路パターン6bと中抜きランド35
をメッシュスクリーン36を用いて印刷形成するが、回
路パターン6b部分に関しては従来の例の場合と同一で
ある。中抜きランド35は、バイア用の穴12と同径・
同形状に中央が抜かれた形状のパターンであり、バイア
用の穴12の周縁に沿って形成される。この中抜きラン
ド35を形成するには、メッシュスクリーン36におい
てバイア用の穴12と対応する位置を埋めておけばよ
い。図9に示したメッシュスクリーン36は全体が網で
構成されており、印刷パターンとなる部分以外の全てが
樹脂で覆われて網の開口部が塞がれている。図9中の斜
線部が樹脂で覆われている網の部分であり、斜線がない
部分が網のみで開口しており、貫通孔37となってい
る。この貫通孔37が所望のパターン形状寸法と同一形
状寸法に形成されているので、導体ペースト15はこの
貫通孔37を通って貫通孔37の形状がグリーンシート
1b面に転写される。
Next, the circuit pattern 6b and the hollow land 35 are formed.
Is printed using the mesh screen 36, but the circuit pattern 6b is the same as in the conventional example. The hollow land 35 has the same diameter as the via hole 12.
The pattern has the same shape with the center removed, and is formed along the periphery of the via hole 12. To form the hollow land 35, the mesh screen 36 may be filled in a position corresponding to the via hole 12. The mesh screen 36 shown in FIG. 9 is entirely composed of a net, and the opening of the net is closed by covering the whole portion other than the printing pattern portion with resin. The shaded portion in FIG. 9 is the net portion covered with the resin, and the non-hatched portion is open only by the net, and serves as the through hole 37. Since the through hole 37 is formed in the same shape and size as the desired pattern shape, the conductor paste 15 passes through the through hole 37 and the shape of the through hole 37 is transferred to the surface of the green sheet 1b.

【0062】このように中抜きランド35はバイア3b
に被せて形成しないため、バイア3bにおける導体ペー
スト15の総量が少なく抑えられる。図10は中抜きラ
ンド35及び回路パターン6b形成後のグリーンシート
1bの断面であるが、従来の例の場合と同様にバイア3
bに導体ペースト15を充填する際にバイア3bの両側
に生じたバイア突き出し19、20はこれも従来例の場
合と同様にメッシュスクリーン36を用いた印刷の圧力
でバイア3bの中に押し込まれるため、中抜きランド3
5と回路パターン6bだけがグリーンシート1b面に突
出た形となる。
In this way, the hollow land 35 is the via 3b.
Therefore, the total amount of the conductor paste 15 in the via 3b can be suppressed to be small. FIG. 10 is a cross section of the green sheet 1b after the hollow land 35 and the circuit pattern 6b are formed, but the via 3 is formed in the same manner as in the conventional example.
Since the via protrusions 19 and 20 generated on both sides of the via 3b when the conductive paste 15 is filled in b are pressed into the via 3b by the printing pressure using the mesh screen 36 as in the case of the conventional example. , Hollow land 3
Only 5 and the circuit pattern 6b are projected to the surface of the green sheet 1b.

【0063】グリーンシート1bと同様にしてグリーン
シート1a,1c,1dにも全く同じように中抜きラン
ド35を設けた後、積層・圧着まで行うと、中抜きラン
ド35部が突出ておりバイア3a〜3dは引っこんでい
るためこの引っこみ部分で若干の隙間が生じることがあ
るが、焼成を行えばグリーンシート1a〜1dが全方向
に収縮するためこのすき間は圧縮されてなくなり、図1
に示した多層セラミック基板30と同等の多層セラミッ
ク基板が得られる。
When the hollowing lands 35 are provided on the green sheets 1a, 1c and 1d in the same manner as the green sheet 1b, and then the stacking and pressure bonding are performed, the hollowing lands 35 are projected and the vias 3a are formed. Since ~ 3d is retracted, a slight gap may be generated in this recessed portion, but when firing is performed, the green sheets 1a to 1d contract in all directions, so that this gap is not compressed, and the green sheet 1a to 1d is compressed.
A multilayer ceramic substrate equivalent to the multilayer ceramic substrate 30 shown in FIG.

【0064】実施例4 図11はこの発明の実施例を示す断面図であり、グリー
ンシートの層構成を示している。図12は図11に示し
たものの圧着後の状態を示す断面図、図13は図12に
示したものの焼成後の状態を示す断面図である。グリー
ンシート1a〜1dは従来の例と同様のもので、バイア
3a〜3d、回路パターン6a〜6dも従来の例と同じ
ようにして形成されている。グリーンシート38a〜3
8dは、グリーンシート1a〜1dと全く同じ位置にバ
イア用の穴12のみが形成してあるものであり、例えば
グリーンシート38aにはグリーンシート1aと全く同
じ位置にバイア用の穴12を形成してあり、グリーンシ
ート1bと38b、1cと38c、1dと38dの組み
あわせでそれぞれ全く同じ位置にバイア用の穴12を設
けてある。つまり2枚のグリーンシートが一組で従来の
1枚分に相当する。
Embodiment 4 FIG. 11 is a cross-sectional view showing an embodiment of the present invention, showing a layer structure of a green sheet. 12 is a sectional view showing the state shown in FIG. 11 after pressure bonding, and FIG. 13 is a sectional view showing the state shown in FIG. 12 after firing. The green sheets 1a to 1d are similar to the conventional example, and the vias 3a to 3d and the circuit patterns 6a to 6d are also formed in the same manner as in the conventional example. Green sheets 38a-3
8d has only holes 12 for vias formed at exactly the same positions as the green sheets 1a to 1d. For example, green sheet 38a has holes 12 for vias formed at exactly the same positions as green sheet 1a. The green sheets 1b and 38b, 1c and 38c, 1d and 38d are provided with via holes 12 at exactly the same positions. In other words, one set of two green sheets is equivalent to one conventional sheet.

【0065】この例ではグリーンシート1aから数えて
第1、3、5、7番目にあるグリーンシート1a〜1d
で構成される奇数番層は導体ペースト15を使用してバ
イア3a〜3dと回路パターン6a〜6dを形成し、第
2、4、6、8番目にあるグリーンシート38a〜38
dで構成される偶数番層はバイア用の穴12のみが設け
られている。バイア3a〜3dは従来の例の場合と全く
同じように形成されているのでバイア3a〜3d部の導
体ペースト15の量は多目となっている。
In this example, the first, third, fifth and seventh green sheets 1a to 1d counted from the green sheet 1a.
The odd-numbered layer formed by forming the vias 3a to 3d and the circuit patterns 6a to 6d using the conductor paste 15 and the second, fourth, sixth, and eighth green sheets 38a to 38.
The even-numbered layer constituted by d is provided with only the via holes 12. Since the vias 3a to 3d are formed in exactly the same manner as in the conventional example, the amount of the conductor paste 15 in the vias 3a to 3d is large.

【0066】これらのグリーンシート1a〜1d、38
a〜38dを交互に重ねると8層直列バイア39、6層
直列バイア40、4層直列バイア41部では交互にバイ
ア用の穴12があって直列に並んでいるだけで全く接続
はされないが、積層後に圧着を行うと空洞であるバイア
用の穴12にはその上下にあるバイア3a〜3dの導体
ペースト15が押し込まれてくる。しかし、完全に埋ま
るには導体ペースト15の量が不足であるため空洞も一
部残る。圧着後に焼成すると、グリーンシート1a〜1
d、38a〜38dが全方向に収縮するためバイア用の
穴12の容積も縮小し、空洞部は導体ペースト15で満
たされて直列バイア39、40、41が形成され、図1
に示した多層セラミック基板30と同等の表面に凸凹が
無い多層セラミック基板42が得られる。
These green sheets 1a-1d, 38
When a to 38d are alternately stacked, the eight-layer series via 39, the six-layer series via 40, and the four-layer series via 41 have holes 12 for vias alternately and are arranged in series, but are not connected at all. When pressure bonding is performed after stacking, the conductor paste 15 of the vias 3a to 3d above and below the via hole 12 which is a cavity is pressed. However, since the amount of the conductor paste 15 is insufficient to completely fill it, some cavities also remain. When fired after pressure bonding, green sheets 1a-1
Since d, 38a to 38d contract in all directions, the volume of the via hole 12 also decreases, and the cavity is filled with the conductive paste 15 to form the series vias 39, 40, 41.
A multilayer ceramic substrate 42 having the same surface as the multilayer ceramic substrate 30 shown in FIG.

【0067】実施例5 図14はこの発明の実施例であり、直列バイア部分の層
構成を示す断面図、図15は図14に示したものの圧着
後を示す断面図、図16は図15に示したものの焼成後
を示す断面図である。グリーンシート1a〜1dは従来
の例と同様のもので、バイア3a〜3d、回路パターン
6a〜6dも従来の例と同じようして形成されている。
グリーンシート43a〜43dは、グリーンシート1a
〜1dと全く同じ位置にバイア用の大径穴44のみがバ
イア用の穴12の3倍程度の大きさで形成してあるもの
である。
Embodiment 5 FIG. 14 is an embodiment of the present invention, and is a sectional view showing the layer structure of the serial via portion, FIG. 15 is a sectional view showing what is shown in FIG. 14 after pressure bonding, and FIG. 16 is shown in FIG. It is sectional drawing which shows what was shown after baking. The green sheets 1a to 1d are the same as the conventional example, and the vias 3a to 3d and the circuit patterns 6a to 6d are also formed in the same manner as the conventional example.
The green sheets 43a to 43d are the green sheets 1a.
Only the large-diameter holes 44 for vias are formed at exactly the same positions as .about.1d and are about three times as large as the holes 12 for vias.

【0068】この例ではグリーンシート1aから数えて
第1、3、5、7番目にあるグリーンシート1a〜1d
にはバイア3a〜3dが設けてあり、第2、4、6、8
番目にあるグリーンシート43a〜43dにはバイア用
の大径穴44のみが設けられている。バイア3a〜3d
は従来の例の場合と全く同じように形成されているので
バイア3a〜3d部の導体ペースト15の量は大目であ
る。これらのグリーンシート1a〜1d、グリーンシー
ト43a〜43dを交互に重ねると8層直列バイア45
となる部分では交互にバイア用の大径穴44があるため
直列に並んでいるだけで全く接続はされない。積層後に
圧着を行うと図15に示したように空洞であるバイア用
の大径穴44にはその上下にあるバイア3a〜3dが落
ち込んでくるが、上下にあるバイア同士が接触してバイ
ア用の大径穴44部分が埋まってしまうほどには落ち込
まず、若干の空洞が残る。
In this example, the first, third, fifth and seventh green sheets 1a to 1d counted from the green sheet 1a.
Vias 3a-3d are provided in the second, fourth, sixth, eighth
The second green sheets 43a to 43d are provided with only large-diameter holes 44 for vias. Vias 3a-3d
Is formed in exactly the same way as in the conventional example, so the amount of the conductor paste 15 in the vias 3a to 3d is large. When these green sheets 1a to 1d and green sheets 43a to 43d are alternately stacked, an 8-layer serial via 45 is formed.
Since there are large-diameter holes 44 for vias alternately in the portion where they are arranged, they are arranged in series and are not connected at all. When pressure bonding is performed after stacking, as shown in FIG. 15, the via holes 3a to 3d above and below the hollow large-diameter hole 44 for vias fall, but the vias above and below contact each other for vias. The large-diameter hole 44 does not fall to such an extent that it is filled, and a small cavity remains.

【0069】圧着後に焼成すると、グリーンシート1a
〜1d、43a〜43dが全方向に収縮し、グリーンシ
ート1a〜1dのバイア用の穴12とグリーンシート4
3a〜43dのバイア用の大径穴44の容積も縮まるた
め、バイア3a〜3dから導体ペースト15が押し出さ
れてきてグリーンシート43a〜43dのバイア用の大
径穴44に残っていた空洞が埋まり、8層直列バイア4
5は上下方向に接続が完了し、見かけ上は図1に示した
多層セラミック基板30の4層直列バイア9と同等の直
列バイアを有する表面に凸凹がない多層セラミック基板
46が得られる。
When fired after pressure bonding, the green sheet 1a
1d and 43a to 43d contract in all directions, and the holes 12 for the vias of the green sheets 1a to 1d and the green sheet 4 are formed.
Since the volume of the large-diameter holes 44 for the vias 3a to 43d is also reduced, the conductor paste 15 is extruded from the vias 3a to 3d and the cavities left in the large-diameter holes 44 for the vias of the green sheets 43a to 43d are filled. , 8-layer serial via 4
5, the connection is completed in the vertical direction, and a multilayer ceramic substrate 46 having a series via similar to the four-layer serial via 9 of the multilayer ceramic substrate 30 shown in FIG.

【0070】実施例6 図17〜図20はこの発明の実施例を示す断面図であ
り、図17、図19は積層・圧着されたグリーンシート
の直列バイア部分断面を示し、図18、図20はそれぞ
れ図17、図19に示したものの焼成後の状態を示して
いる。図17、図18に示したものは、グリーンシート
47a〜47dの厚さがグリーンシート1a〜1d、3
8a〜38dよりも薄いという点を除けば実施例4の例
とほぼ同じ構成であり、実施例4のグリーンシート38
a〜38dをグリーンシート47a〜47dに置き換え
たものである。実施例4のところで説明したように、こ
こでもグリーンシート47a〜47dのバイア用の穴1
2はその上下のバイア3a〜3dの導体ペースト15で
埋められることになる。
Embodiment 6 FIGS. 17 to 20 are sectional views showing an embodiment of the present invention. FIGS. 17 and 19 show partial cross-sections of serial vias of laminated and pressure-bonded green sheets, and FIGS. Shows the state after firing of those shown in FIGS. 17 and 19, respectively. 17 and 18, the green sheets 47a to 47d have the same thickness as the green sheets 1a to 1d and 3 respectively.
Except that it is thinner than 8a to 38d, it has substantially the same configuration as the example of the fourth embodiment, and the green sheet 38 of the fourth embodiment is used.
a to 38d are replaced with green sheets 47a to 47d. As described in the fourth embodiment, the hole 1 for the via of the green sheets 47a to 47d is also used here.
2 is filled with the conductor paste 15 of the vias 3a to 3d above and below.

【0071】グリーンシート47a〜47dをグリーン
シート38a〜38dよりも薄くしているのは、バイア
3a〜3dの直径が特に小さい場合、8層直列バイア3
9、等の直列バイア部分を構成する導体ペースト15の
総量が少なくなる場合、積層・圧着・焼成後でもバイア
用の穴12に空洞が残り、バイア用の穴12の上下のバ
イア同士が接続できない場合があるためである。直列バ
イアを構成する導体ペースト15の総量、層数、バイア
径、とグリーンシートの収縮率との兼ね合いでグリーン
シートの厚さを変えることにより直列バイアを構成する
穴の総容積を調節し、多層セラミック基板30と同等の
表面に凸凹ない多層セラミック基板48を得ることがで
きる。
The reason why the green sheets 47a to 47d are thinner than the green sheets 38a to 38d is that the 8-layer serial via 3 is used when the diameter of the vias 3a to 3d is particularly small.
When the total amount of the conductor paste 15 constituting the serial via portion such as 9, becomes small, a cavity remains in the via hole 12 even after lamination, pressure bonding, and firing, and the vias above and below the via hole 12 cannot be connected to each other. This is because there are cases. The total volume of the holes forming the serial via is adjusted by changing the thickness of the green sheet in consideration of the total amount of conductive paste 15 forming the serial via, the number of layers, the via diameter, and the shrinkage rate of the green sheet. It is possible to obtain the multilayer ceramic substrate 48 having the same surface as the ceramic substrate 30 and having no irregularities.

【0072】また図19、図20に示したものは、グリ
ーンシート47a〜47dの厚さがグリーンシート1a
〜1d、43a〜43dよりも薄いという点を除けば実
施例5の例とほぼ同じ構成であり、実施例5のグリーン
シート43a〜43dをグリーンシート47a〜47d
に置き換えたものである。実施例5のところで説明した
ように、ここでもグリーンシート47a〜47dのバイ
ア用の大径穴44はその上下のバイア3a〜3dの導体
ペースト15で埋められることになる。
19 and 20, the thickness of the green sheets 47a to 47d is the green sheet 1a.
.About.1d and 43a to 43d, except that the green sheets 43a to 43d of the fifth embodiment are the same as the example of the fifth embodiment.
Is replaced with. As described in the fifth embodiment, the large-diameter holes 44 for the vias of the green sheets 47a to 47d are filled with the conductive paste 15 of the vias 3a to 3d above and below the green sheets 47a to 47d.

【0073】グリーンシート47a〜47dをグリーン
シート43a〜43dよりも薄くしているのは、特にバ
イア3a〜3dの直径が小さいが、高多層化している場
合等、直列バイア部分を構成する導体ペースト15の総
量が多くなる場合で、高多層であっても熱伝導性をでき
るだけ高くしたい場合にできるかぎり多層セラミック基
板49の厚さを抑える必要がある場合等に効果が高いも
のである。直列バイアを構成する導体ペースト15の総
量、層数、バイア径、多層セラミック基板49の厚さ、
とグリーンシートの収縮率との兼ね合いでグリーンシー
トの厚さを変えることにより直列バイアを構成する穴の
総容積を調節し、多層セラミック基板30と同等の表面
に凸凹が生じない多層セラミック基板49を得ることが
できる。
The green sheets 47a to 47d are made thinner than the green sheets 43a to 43d because the vias 3a to 3d have a small diameter, but the conductor paste forming the serial via portion is formed in the case of a high multilayer structure. This is highly effective when the total amount of 15 is large and it is necessary to reduce the thickness of the multilayer ceramic substrate 49 as much as possible in order to maximize the thermal conductivity even in a high multilayer structure. The total amount of conductor paste 15 constituting the serial vias, the number of layers, the via diameter, the thickness of the multilayer ceramic substrate 49,
The total volume of the holes forming the serial vias is adjusted by changing the thickness of the green sheet in consideration of the shrinkage rate of the green sheet, and the multilayer ceramic substrate 49 having the same surface as the multilayer ceramic substrate 30 with no unevenness is formed. Obtainable.

【0074】[0074]

【発明の効果】この発明は、バイアにおける導体ペース
トの充填量をバイア1個単位で抑制しているので、複数
のバイアが積み重なる直列バイア部分では、バイア用の
穴の総容積に対する使用される導体ペーストの総量が抑
えられ、圧着・焼成後に直列バイア部分が表面に突出る
現象を抑えられる効果がある。
According to the present invention, since the filling amount of the conductor paste in the via is suppressed in units of one via, in the serial via portion where a plurality of vias are stacked, the conductor used for the total volume of the via holes is used. This has the effect of suppressing the total amount of paste, and suppressing the phenomenon in which the serial via part projects to the surface after pressure bonding and firing.

【0075】この発明は、バイア用の穴を楕円または長
方形にし、その一部のみに導体ペーストを充填するの
で、バイアにおける導体ペーストの充填量がバイア1個
単位で抑制され、また導体ペーストの充填量にばらつき
があってもそのばらつきを吸収する容積的余裕があり、
さらにバイア用の穴径を調節してバイア用の穴の総容積
と導体ペーストの総量と収縮率の関係を最適化すること
ができるので、複数のバイアが積み重なる直列バイア部
分では、バイア用の穴の総容積に対する使用される導体
ペーストの総量が抑えられ、圧着・焼成後に直列バイア
部分が表面に突出る現象を抑えられる効果がある。
According to the present invention, the via hole is formed into an ellipse or a rectangle, and only a part of the hole is filled with the conductive paste. Therefore, the filling amount of the conductive paste in the via is suppressed in units of one via, and the filling of the conductive paste is suppressed. Even if there is variation in quantity, there is a volume margin to absorb that variation,
Furthermore, the diameter of the via hole can be adjusted to optimize the relationship between the total volume of the via hole and the total amount of conductive paste and the shrinkage ratio. The total amount of the conductive paste used with respect to the total volume of is suppressed, and there is an effect that the phenomenon in which the series via part projects to the surface after pressure bonding and firing is suppressed.

【0076】この発明は、バイアにおけるランドの重な
りを無くし、バイア部における導体ペースト総量をバイ
ア1個単位で抑制しているので、複数のバイアが積み重
なる直列バイア部分では、バイア用の穴の総容積に対す
る使用される導体ペーストの総量が抑えられ、積層・圧
着・焼成後に直列バイア部分が表面に突出る現象を抑え
られる効果がある。
According to the present invention, since the land in the via is not overlapped and the total amount of the conductive paste in the via portion is suppressed in units of one via, the total volume of the via holes is reduced in the serial via portion where a plurality of vias are stacked. Therefore, the total amount of the conductive paste used can be suppressed, and the phenomenon in which the serial via part protrudes on the surface after lamination, pressure bonding, and firing is suppressed.

【0077】この発明は、複数のバイアが積み重なる直
列バイア部で交互に導体ペーストを充填するので、導体
ペーストの充填量にばらつきがあってもそのばらつきを
吸収する容積的余裕があり、複数のバイアが積み重なる
直列バイア部分ではバイア用の穴の総容積に対する使用
される導体ペーストの総量が抑えられ、積層・圧着・焼
成後に直列バイア部分が表面に突出る現象を抑えられる
効果がある。
According to the present invention, since the conductor paste is alternately filled in the series via portion where a plurality of vias are stacked, even if the filling amount of the conductor paste varies, there is a volume margin to absorb the variation, and the plurality of vias are provided. In the serial via portion in which the layers are stacked, the total amount of the conductive paste used with respect to the total volume of the via holes is suppressed, and it is possible to suppress the phenomenon in which the serial via portion is projected to the surface after lamination, pressure bonding, and firing.

【0078】この発明は、複数のバイアが積み重なる直
列バイア部で交互に導体ペーストを充填し、また交互に
バイア用の穴が異なるので、導体ペーストの充填量にば
らつきがあってもそのばらつきを吸収する容積的余裕が
あり、複数のバイアが積み重なる直列バイア部分ではバ
イア用の穴径を調節してバイア用の穴の総容積と導体ペ
ーストの総量と収縮率の関係を最適化することができる
ので積層・圧着・焼成後に直列バイア部分が表面に突出
る現象を抑えられる効果がある。
According to the present invention, since the conductor paste is alternately filled in the series via portion where a plurality of vias are stacked and the via holes are alternately different, even if the filling amount of the conductor paste varies, the variation is absorbed. In the serial via part where multiple vias are stacked, the diameter of the via hole can be adjusted to optimize the relationship between the total volume of the via hole, the total amount of conductive paste, and the shrinkage ratio. This has the effect of suppressing the phenomenon in which the serial via portion projects to the surface after lamination, pressure bonding, and firing.

【0079】この発明は、交互にグリーンシートの厚さ
が異なり、このグリーンシートの厚さの選択によって複
数のバイアが積み重なる直列バイア部分におけるバイア
用の穴の総容積を調節することが可能であり、またバイ
ア用の穴径の調節も可能であり、バイア用の穴の総容積
と導体ペーストの総量と収縮率の関係を最適化すること
ができるので積層・圧着・焼成後に直列バイア部分が表
面に突出る現象を抑えられる効果がある。
According to the present invention, the green sheets have different thicknesses alternately, and by selecting the thickness of the green sheets, it is possible to adjust the total volume of the via holes in the serial via portion where a plurality of vias are stacked. Also, the diameter of the holes for vias can be adjusted, and the relationship between the total volume of the holes for vias and the total amount of conductive paste and the shrinkage ratio can be optimized, so that the serial via part is the surface after lamination, pressure bonding and firing. This has the effect of suppressing the phenomenon of protrusion.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1を示す多層セラミック基板
の断面図である。
FIG. 1 is a sectional view of a multilayer ceramic substrate showing a first embodiment of the present invention.

【図2】この発明の実施例1によるバイアの充填工程を
示す断面図である。
FIG. 2 is a sectional view showing a via filling process according to the first embodiment of the present invention.

【図3】この発明の実施例1による回路パターンの印刷
工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a process of printing a circuit pattern according to the first embodiment of the present invention.

【図4】この発明の実施例1による多層セラミック基板
の層構成を示す断面図である。
FIG. 4 is a sectional view showing a layer structure of a multilayer ceramic substrate according to Example 1 of the present invention.

【図5】この発明の実施例2によるバイアの形状を示す
平面図である。
FIG. 5 is a plan view showing the shape of a via according to the second embodiment of the present invention.

【図6】この発明の実施例2によるバイアの充填工程を
示す断面図である。
FIG. 6 is a cross-sectional view showing a via filling step according to Example 2 of the present invention.

【図7】この発明の実施例2による多層セラミック基板
の層構成を示す断面図である。
FIG. 7 is a sectional view showing a layer structure of a multilayer ceramic substrate according to Example 2 of the present invention.

【図8】この発明の実施例3による中抜きランドを示す
部分平面図である。
FIG. 8 is a partial plan view showing a hollowed land according to a third embodiment of the present invention.

【図9】この発明の実施例3によるメッシュスクリーン
を示す平面図である。
FIG. 9 is a plan view showing a mesh screen according to Embodiment 3 of the present invention.

【図10】この発明の実施例3による中抜きランドを示
す断面図である。
FIG. 10 is a sectional view showing a hollow land according to a third embodiment of the present invention.

【図11】この発明の実施例4による層構成を示す断面
図である。
FIG. 11 is a sectional view showing a layer structure according to a fourth embodiment of the present invention.

【図12】この発明の実施例4による圧着状態を示す断
面図である。
FIG. 12 is a cross-sectional view showing a crimped state according to Example 4 of the present invention.

【図13】この発明の実施例4による多層セラミック基
板を示す断面図である。
FIG. 13 is a sectional view showing a multilayer ceramic substrate according to a fourth embodiment of the present invention.

【図14】この発明の実施例5による層構成を示す断面
図である。
FIG. 14 is a sectional view showing a layer structure according to a fifth embodiment of the present invention.

【図15】この発明の実施例5による圧着状態を示す断
面図である。
FIG. 15 is a sectional view showing a crimped state according to Example 5 of the present invention.

【図16】この発明の実施例5による多層セラミック基
板を示す断面図である。
FIG. 16 is a sectional view showing a multilayer ceramic substrate according to a fifth embodiment of the present invention.

【図17】この発明の実施例6による圧着状態を示す断
面図である。
FIG. 17 is a sectional view showing a crimped state according to Example 6 of the present invention.

【図18】この発明の実施例6による多層セラミック基
板を示す断面図である。
FIG. 18 is a sectional view showing a multilayer ceramic substrate according to a sixth embodiment of the present invention.

【図19】この発明の実施例6による圧着状態を示す断
面図である。
FIG. 19 is a sectional view showing a crimped state according to Example 6 of the present invention.

【図20】この発明の実施例6による多層セラミック基
板を示す断面図である。
FIG. 20 is a sectional view showing a multilayer ceramic substrate according to a sixth embodiment of the present invention.

【図21】従来の多層セラミック基板を示す斜視図であ
る。
FIG. 21 is a perspective view showing a conventional multilayer ceramic substrate.

【図22】従来の多層セラミック基板の層構成を示す斜
視図である。
FIG. 22 is a perspective view showing a layer structure of a conventional multilayer ceramic substrate.

【図23】従来の例におけるバイア用の穴の形成方法を
示す断面図である。
FIG. 23 is a cross-sectional view showing a method for forming via holes in a conventional example.

【図24】従来の例におけるバイアの充填方法を示す断
面図である。
FIG. 24 is a cross-sectional view showing a method for filling vias in a conventional example.

【図25】従来の例におけるバイアの状態を示す断面図
である。
FIG. 25 is a cross-sectional view showing a state of vias in a conventional example.

【図26】従来の例におけるパターン印刷の方法を示す
断面図である。
FIG. 26 is a cross-sectional view showing a pattern printing method in a conventional example.

【図27】従来の多層セラミック基板を示す断面図であ
る。
FIG. 27 is a sectional view showing a conventional multilayer ceramic substrate.

【図28】従来の例における多層セラミック基板表面の
パターン印刷方法を示す断面図である。
FIG. 28 is a cross-sectional view showing a pattern printing method on the surface of a multilayer ceramic substrate in a conventional example.

【図29】従来の多層セラミック基板を示す断面図であ
る。
FIG. 29 is a sectional view showing a conventional multilayer ceramic substrate.

【図30】従来の多層セラミック基板における実装構造
を示す断面図である。
FIG. 30 is a sectional view showing a mounting structure in a conventional multilayer ceramic substrate.

【符号の説明】 1a〜1d、38a〜38d、43a〜43d、47a
〜47d グリーンシート 2、30、42、46、48、49 多層セラミック基
板 3a〜3d、31a〜31d バイア 4a〜4d ランド 5 部品ランド 6a〜6d 回路パターン 7 抵抗パターン 8 電気部品 9 4層直列バイア 10 3層直列バイア 11 2層直列バイア 12 バイア用の穴 13 一括パンチング工具 14 ニードル 15 導体ペースト 16、22、37 貫通孔 17 メタルマスク 18 スキージ 19、20 バイア突き出し 21、36 メッシュスクリーン 23 直列バイア突き出し 24 抵抗ペースト 25 ケース 32 楕円形のバイア用の穴 33a〜33d 楕円形バイア 34 空間部 35 中抜きランド 39、45 8層直列バイア 40 6層直列バイア 41 4層直列バイア 44 バイア用の大径穴
[Explanation of Codes] 1a to 1d, 38a to 38d, 43a to 43d, 47a
-47d Green sheet 2, 30, 42, 46, 48, 49 Multilayer ceramic substrate 3a-3d, 31a-31d Via 4a-4d Land 5 Component land 6a-6d Circuit pattern 7 Resistance pattern 8 Electrical component 9 4 layer series via 10 Three-layer serial via 11 Two-layer serial via 12 Hole for via 13 Batch punching tool 14 Needle 15 Conductor paste 16, 22, 37 Through hole 17 Metal mask 18 Squeegee 19, 20 Via protrusion 21, 36 Mesh screen 23 Serial via protrusion 24 Resistance paste 25 Case 32 Hole for elliptical via 33a to 33d Elliptical via 34 Space portion 35 Hollow land 39, 45 8 layer serial via 40 6 layer serial via 41 4 layer serial via 44 Large diameter hole for via

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数枚のグリーンシートを用い、この複
数枚のグリーンシートの各々について同じ位置に一方の
面側から他方の面側へ向かって径が縮まる円錐形または
角錐形のバイア用の穴を明け、このバイア用の穴に前記
他方の面側から一方の面側へ向かって導体ペーストを充
填してバイアを形成し、このバイアが形成された複数枚
のグリーンシートを前記一方の面が全て同一方向に向く
ように揃えて所定の順番で積層・圧着・焼成して一直線
上に連続して重なる直列バイアを形成してあることを特
徴とする多層セラミック基板のバイア形成方法。
1. A plurality of green sheets are used, and a conical or pyramidal via hole whose diameter is reduced from one surface side to the other surface side at the same position on each of the plurality of green sheets. To form a via by filling the hole for this via with the conductive paste from the other surface side toward the one surface side, and the plurality of green sheets on which the via is formed are A method for forming a via in a multilayer ceramic substrate, characterized in that serial vias are formed so that they all face in the same direction, are stacked, pressure-bonded, and fired in a predetermined order to continuously overlap in a straight line.
【請求項2】 複数枚のグリーンシートを用い、この複
数枚のグリーンシートの各々について同じ位置にバイア
用の楕円形または長方形の穴を明け、各々のグリーンシ
ートの楕円形または長方形の穴の中央部のみまたは片側
に寄せた位置に統一して導体ペーストを充填してバイア
を形成し、このバイアが形成された複数枚のグリーンシ
ート全てを所定の順番で積層・圧着・焼成して一直線上
に連続して重なる直列バイアを形成してあることを特徴
とする多層セラミック基板のバイア形成方法。
2. A plurality of green sheets are used, and an elliptical or rectangular hole for a via is formed at the same position on each of the plurality of green sheets, and the center of the elliptical or rectangular hole of each green sheet. The conductor paste is uniformly filled in only one part or on one side to form a via, and a plurality of green sheets on which this via is formed are stacked, pressure-bonded, and fired in a predetermined order to form a straight line. A method for forming a via in a multi-layer ceramic substrate, characterized in that serial vias that are continuously overlapped are formed.
【請求項3】 複数枚のグリーンシートを用い、このグ
リーンシートの各々について同じ位置にバイア用の穴を
明けた後に導体ペーストを充填してバイアを形成し、こ
のバイアが形成されたグリーンシートの面に前記のバイ
アと同寸形状に中抜きした形状で前記のバイア部を囲う
ランドパターンを形成し、このバイアとランドパターン
が形成された複数枚のグリーンシート全てを所定の順番
で積層・圧着・焼成して一直線上に連続して重なる直列
バイアを形成してあることを特徴とする多層セラミック
基板のバイア形成方法。
3. A plurality of green sheets are used, a via hole is formed at the same position on each of the green sheets, and then a conductor paste is filled to form vias. The green sheets having the vias are formed. Form a land pattern surrounding the above-mentioned via part in the shape of the same size as the above-mentioned via and hollowing out, and stack and press-bond all of the multiple green sheets with this via and land pattern in a predetermined order. A method for forming a via in a multilayer ceramic substrate, characterized in that firing is performed to form serial vias that are continuously overlapped in a straight line.
【請求項4】 複数枚のグリーンシートを用い、この複
数枚のグリーンシートの各々について同じ位置にバイア
用の穴を明け、積層した際に奇数番層となるグリーンシ
ートについてのみ、または偶数番層となるグリーンシー
トについてのみ前記のバイア用の穴に導体ペーストを充
填してバイアを形成し、このバイアが形成された複数枚
のグリーンシート全てを所定の順番で積層・圧着・焼成
して一直線上に連続して重なる直列バイアを形成してあ
ることを特徴とする多層セラミック基板のバイア形成方
法。
4. A plurality of green sheets are used, holes for vias are formed at the same positions for each of the plurality of green sheets, and only the green sheets which become an odd number layer when laminated are formed, or an even number layer. Only for the green sheets that will be used, fill the above holes for vias with a conductive paste to form vias, and stack, press-bond and fire all of the multiple green sheets with the vias in a predetermined order to form a straight line. A method for forming a via in a multilayer ceramic substrate, characterized in that a series via is continuously formed on the substrate.
【請求項5】 複数枚のグリーンシートを用い、積層し
た際に奇数番層となるグリーンシートと偶数番層となる
グリーンシートとで異なる大きさの穴径のバイア用の穴
をそれぞれ同じ位置に明け、穴径が小さい方の層に属す
る各グリーンシートのみバイア用の穴に導体ペーストを
充填してバイアを形成し、全てのグリーンシートを所定
の順番で積層・圧着・焼成して一直線上に連続して重な
る直列バイアを形成してあることを特徴とする請求項第
4項に記載の多層セラミック基板のバイア形成方法。
5. A plurality of green sheets are used, and when laminated, the via holes having different hole diameters are formed at the same positions in the green sheet which becomes the odd-numbered layer and the green sheet which becomes the even-numbered layer. Open, only each green sheet belonging to the layer with the smaller hole diameter Fill the holes for vias with conductive paste to form vias, and stack, press-bond and fire all green sheets in the specified order to form a straight line. The method for forming vias in a multilayer ceramic substrate according to claim 4, wherein serial vias that are continuously overlapped are formed.
【請求項6】 2種類の厚さが異なるグリーンシートを
それぞれ複数用い、この2種類のグリーンシート全てに
ついて同じ位置にバイア用の穴を明け、前記の2種類の
グリーンシートを積層した際の奇数番層と偶数番層とに
分けて用い、厚い方のグリーンシートが用いられた層に
属する各グリーンシートのみバイア用の穴に導体ペース
トを充填してバイアを形成してあることを特徴とする請
求項第5項に記載の多層セラミック基板のバイア形成方
法。
6. An odd number obtained when two kinds of green sheets having different thicknesses are used, and holes for vias are formed at the same positions for all of these two kinds of green sheets to stack the two kinds of green sheets. Characterized in that the vias are formed by filling the holes for vias with the conductive paste only in each green sheet belonging to the layer in which the thicker green sheet is used The method for forming a via in a multilayer ceramic substrate according to claim 5.
JP7412995A 1995-03-30 1995-03-30 Via-hole forming method for multilayer ceramic board Pending JPH08274467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7412995A JPH08274467A (en) 1995-03-30 1995-03-30 Via-hole forming method for multilayer ceramic board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7412995A JPH08274467A (en) 1995-03-30 1995-03-30 Via-hole forming method for multilayer ceramic board

Publications (1)

Publication Number Publication Date
JPH08274467A true JPH08274467A (en) 1996-10-18

Family

ID=13538280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7412995A Pending JPH08274467A (en) 1995-03-30 1995-03-30 Via-hole forming method for multilayer ceramic board

Country Status (1)

Country Link
JP (1) JPH08274467A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992753A (en) * 1995-09-26 1997-04-04 Toshiba Corp Multi-layered ceramic circuit and its manufacturing method
JPH10270854A (en) * 1997-03-28 1998-10-09 Sumitomo Kinzoku Electro Device:Kk Multilayered wiring board
JP2000357874A (en) * 1999-05-26 2000-12-26 Internatl Business Mach Corp <Ibm> Ceramic substrate comprising sealing layer
JP2002260955A (en) * 2001-03-06 2002-09-13 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2002368423A (en) * 2001-06-05 2002-12-20 Sumitomo Metal Electronics Devices Inc Ceramic board
JP2003249750A (en) * 2002-02-25 2003-09-05 Kyocera Corp Wiring board and method of manufacturing the same
KR100586953B1 (en) * 2004-03-08 2006-06-07 삼성전기주식회사 Via Formation Method of Semiconductor Device and Via Formed
JP2007184314A (en) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate
JP2009231649A (en) * 2008-03-25 2009-10-08 Ngk Spark Plug Co Ltd Wiring substrate and production method
WO2017065012A1 (en) * 2015-10-13 2017-04-20 株式会社村田製作所 Multilayer substrate and multilayer substrate production method
WO2017069093A1 (en) * 2015-10-19 2017-04-27 日立金属株式会社 Multilayer ceramic substrate and method for manufacturing same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992753A (en) * 1995-09-26 1997-04-04 Toshiba Corp Multi-layered ceramic circuit and its manufacturing method
JPH10270854A (en) * 1997-03-28 1998-10-09 Sumitomo Kinzoku Electro Device:Kk Multilayered wiring board
JP2000357874A (en) * 1999-05-26 2000-12-26 Internatl Business Mach Corp <Ibm> Ceramic substrate comprising sealing layer
JP2002260955A (en) * 2001-03-06 2002-09-13 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2002368423A (en) * 2001-06-05 2002-12-20 Sumitomo Metal Electronics Devices Inc Ceramic board
JP2003249750A (en) * 2002-02-25 2003-09-05 Kyocera Corp Wiring board and method of manufacturing the same
KR100586953B1 (en) * 2004-03-08 2006-06-07 삼성전기주식회사 Via Formation Method of Semiconductor Device and Via Formed
JP2007184314A (en) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate
JP2009231649A (en) * 2008-03-25 2009-10-08 Ngk Spark Plug Co Ltd Wiring substrate and production method
WO2017065012A1 (en) * 2015-10-13 2017-04-20 株式会社村田製作所 Multilayer substrate and multilayer substrate production method
WO2017069093A1 (en) * 2015-10-19 2017-04-27 日立金属株式会社 Multilayer ceramic substrate and method for manufacturing same
CN107211547A (en) * 2015-10-19 2017-09-26 日立金属株式会社 Multilayer ceramic substrate and its manufacture method
JPWO2017069093A1 (en) * 2015-10-19 2018-08-02 日立金属株式会社 Multilayer ceramic substrate and manufacturing method thereof
US10455699B2 (en) 2015-10-19 2019-10-22 Hitachi Metals, Ltd. Multilayer ceramic substrate and method for manufacturing same
US10709017B2 (en) 2015-10-19 2020-07-07 Hitachi Metals, Ltd. Multilayer ceramic substrate and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP3283007B2 (en) Multilayer ceramic capacitor and method for manufacturing metal vias of the multilayer ceramic capacitor
US5313021A (en) Circuit board for high pin count surface mount pin grid arrays
JP5188256B2 (en) Capacitor component manufacturing method
US6860006B2 (en) Method for manufacturing a monolithic ceramic electronic component
KR101096900B1 (en) Methods for integration of thin-film capacitors into the build-up layers of a printed wiring board
US7231712B2 (en) Method of manufacturing a module
JP2010249828A (en) Wiring board for electronic component inspection and manufacturing method thereof
JPH08274467A (en) Via-hole forming method for multilayer ceramic board
JP2007116177A (en) Power core device and its manufacturing method
JP5179856B2 (en) Wiring board built-in component and manufacturing method thereof, wiring board
US6676784B2 (en) Process for the manufacture of multilayer ceramic substrates
JP2000196240A (en) Laminated circuit board
JP2680443B2 (en) Ceramic wiring board and method of manufacturing the same
JP4379769B2 (en) Ceramic multilayer substrate and ceramic multilayer electronic component using the same
JPH1174645A (en) Manufacture of multilayered ceramic substrate
US6353997B1 (en) Layer build-up method for manufacturing multi-layer board
JP2873645B2 (en) Manufacturing method of ceramic multilayer wiring board
JP4329253B2 (en) Manufacturing method of ceramic multilayer substrate for flip chip
JP4573185B2 (en) Ceramic multilayer substrate and method for manufacturing ceramic multilayer electronic component
JP3493291B2 (en) Multilayer circuit board
JP2001111221A (en) Ceramic green sheet with vias and manufacturing method of multilayer ceramic wiring board including the same
JPH0252497A (en) Multilayer ceramic printed circuit board
JP3413880B2 (en) Method for producing multilayer ceramic sintered body
JPH0722752A (en) Multilayer ceramic substrate and manufacturing method thereof
JP2005045143A (en) Method for manufacturing ceramic substrate with projection electrode