JPH08274035A - Thin film transistor manufacturing device - Google Patents
Thin film transistor manufacturing deviceInfo
- Publication number
- JPH08274035A JPH08274035A JP11220795A JP11220795A JPH08274035A JP H08274035 A JPH08274035 A JP H08274035A JP 11220795 A JP11220795 A JP 11220795A JP 11220795 A JP11220795 A JP 11220795A JP H08274035 A JPH08274035 A JP H08274035A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- thin film
- vacuum chamber
- flat plate
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は600℃以下の低温で、
ガラスやプラスチック等の絶縁基板上に表面電界効果型
薄膜トランジスタ(TFT)を製作するための、半導体
および絶縁膜形成装置に関する。特にアクティブマトリ
クス型の液晶表示装置(以下AMLCDと呼称)に利用
できる半導体装置製造装置に関する。The present invention relates to a low temperature of 600 ° C. or lower,
The present invention relates to a semiconductor and insulating film forming apparatus for manufacturing a surface field effect thin film transistor (TFT) on an insulating substrate such as glass or plastic. In particular, the present invention relates to a semiconductor device manufacturing apparatus that can be used for an active matrix type liquid crystal display device (hereinafter referred to as AMLCD).
【0002】[0002]
【従来の技術】ガラスやプラスチック等の絶縁基板上に
薄膜トランジスタ(TFT)を有する半導体装置として
はアクティブマトリクス型液晶表示装置(AMLCD)
やイメージセンサ等が知られている。これらの装置に用
いられるTFTはMIS(金属、絶縁体、半導体)型表
面電界効果型トランジスタが主に用いられており、半導
体としてはアモルファス珪素が用いられているのが一般
である。アモルファス珪素TFTは装置の大面積化への
対応に優れ、TFTのオフ特性も良好である。しかしな
がら、電界効果移動度が低い事から電流駆動能力が低
く、容量負荷の大きい装置、例えば40インチ以上の大
面積AMLCDへの適用や、駆動回路への適用は困難で
ある。また、強い光の照射に伴い特性が劣化するという
欠点を有する。2. Description of the Related Art A semiconductor device having a thin film transistor (TFT) on an insulating substrate such as glass or plastic is an active matrix type liquid crystal display device (AMLCD).
Image sensors and the like are known. The MIS (metal, insulator, semiconductor) type surface field effect transistor is mainly used for the TFT used in these devices, and amorphous silicon is generally used as the semiconductor. Amorphous silicon TFTs are excellent in coping with the increase in the area of the device, and the OFF characteristics of the TFTs are also good. However, since the field effect mobility is low, it is difficult to apply it to a device having a large current capacity and a large capacitive load, for example, a large area AMLCD of 40 inches or more, or a drive circuit. In addition, there is a drawback that the characteristics deteriorate with the irradiation of strong light.
【0003】AMLCDの進化が求められている近年、
それらの弱点を多結晶珪素TFTで克服しようとする試
みが盛んである。多結晶はアモルファスと異なり、原子
配列の規則性を保有している事から、電荷の高移動度化
や禁制帯中準位密度の低減が期待できる。しかしなが
ら、多結晶中には単結晶と異なり、結晶粒界、双晶、積
層欠陥、転位、等の格子欠陥が多数含まれ、そのために
電荷の移動が阻害されたり、禁制帯中準位が生じ、電荷
の発生、消滅、あるいは捕獲場所を提供することとな
り、ひいてはTFT特性を劣化させることになる。この
欠点を軽減するために、例えば、多結晶珪素中に水素原
子を注入し、格子欠陥に起因する不対電子を水素原子と
の結合に寄与させ、上記不具要因を除去することが広く
行われている。この方法はアモルファス珪素で行われて
いることと原理的に同一であり、従って同様の長所と共
に欠点をも生ずるものである。すなわち、珪素、水素原
子間結合は強い光の照射により比較的容易に破壊され、
TFT特性に劣化を来す。In recent years, when the evolution of AMLCD is required,
Attempts to overcome these weaknesses with polycrystalline silicon TFTs are active. Unlike amorphous, polycrystal possesses the regularity of atomic arrangement, so it can be expected to increase the mobility of charges and reduce the level density in the forbidden band. However, unlike single crystals, polycrystals contain a large number of lattice defects such as grain boundaries, twins, stacking faults, dislocations, etc., which hinder the transfer of charges and generate a forbidden band level. It provides a place for the generation, disappearance, or trapping of charges, which in turn deteriorates the TFT characteristics. In order to reduce this defect, for example, it is widely practiced to inject hydrogen atoms into polycrystalline silicon to cause unpaired electrons resulting from lattice defects to contribute to the bond with hydrogen atoms and to remove the above-mentioned defective factors. ing. This method is in principle identical to what is done with amorphous silicon, and therefore has the same advantages and disadvantages. That is, the bond between silicon and hydrogen atoms is relatively easily broken by irradiation of strong light,
It deteriorates the TFT characteristics.
【0004】一方、MIS型素子で重要なことは半導体
と絶縁膜との界面における原子配列の周期性の破たん、
あるいは局所的不整合に起因して発生する禁制帯内の電
子及び正孔エネルギー準位(界面準位)の密度を出来る
限り低減することである。それはTFTの動作電圧を下
げるだけでなく、静電ポテンシャルによる移動電荷の散
乱頻度を減少し、電界効果移動度を上昇させる。On the other hand, what is important in the MIS type device is that the periodicity of atomic arrangement at the interface between the semiconductor and the insulating film is broken,
Alternatively, it is to reduce the density of electron and hole energy levels (interface level) in the forbidden band caused by local mismatch as much as possible. It not only lowers the operating voltage of the TFT, but also reduces the frequency of scattering of mobile charges by the electrostatic potential and increases the field effect mobility.
【0005】以上の理由により、多結晶ケイ素を用いた
TFTの開発においては結晶粒界の低減や、格子欠陥の
低減のために結晶育成の工夫が勢力的に行われTFT特
性は改善されて来ている。しかし、依然として水素原子
の注入によるTFT特性改善の為の補助効果が用いられ
るのが一般であり、しかも上記界面準位密度の低減に関
しては600℃以下の低温プロセスにおいて有効な手段
がいまだ見いだせていないのが現状である。その原因の
一つとして薄膜製造装置からの制約が挙げられる。For the above reasons, in the development of a TFT using polycrystalline silicon, the device characteristics of crystal growth have been intensified to reduce the crystal grain boundaries and lattice defects, and the TFT characteristics have been improved. ing. However, the auxiliary effect for improving the TFT characteristics by the implantation of hydrogen atoms is still generally used, and an effective means for reducing the interface state density in a low temperature process of 600 ° C. or lower has not been found yet. is the current situation. As one of the causes, there are restrictions from the thin film manufacturing apparatus.
【0006】第一にゲート絶縁膜形成装置である。低温
(600℃以下)形成が要求されるが故にプラズマCV
Dが主として用いられ、その方式は平行平板電極型であ
る。従って試料はプラズマに隣接して配置されることに
なり、自己バイアスによって加速されたイオンの衝撃を
うけながらゲート絶縁膜が形成される。このことは半導
体層と絶縁膜界面の品質を損なうことになり、上記の如
く電界効果トランジスタの性能を劣化させる。この問題
点を解決する方法としてリモートプラズマCVD法があ
る。試料とプラズマを、イオンの平均自由行程以上の距
離を隔てて配置し、もしくはプラズマと試料間に正バイ
アスを印加することによりイオンを遮蔽し、上記衝撃を
回避する方法である。しかしながら平行平板でプラズマ
と試料の間隔を大きくすればする程膜厚の均一性は損な
われ、ディスプレイのような大面積を必要とする分野に
は適さない。一方第三電極によるイオン遮蔽法は、イオ
ンのトラップと引き換えに電子が加速され、運動量衝撃
は小さいものの、静電効果が大きく、その試料にもたら
す損傷効果が無視できなくなる。The first is a gate insulating film forming apparatus. Plasma CV is required because formation at low temperature (600 ° C or less) is required.
D is mainly used, and the method is a parallel plate electrode type. Therefore, the sample is placed adjacent to the plasma, and the gate insulating film is formed while being bombarded by the ions accelerated by the self-bias. This impairs the quality of the interface between the semiconductor layer and the insulating film and deteriorates the performance of the field effect transistor as described above. There is a remote plasma CVD method as a method for solving this problem. This is a method of shielding the ions by disposing the sample and the plasma at a distance equal to or more than the mean free path of the ions, or by applying a positive bias between the plasma and the sample to avoid the impact. However, if the distance between the plasma and the sample is increased with a parallel plate, the uniformity of the film thickness is impaired, and it is not suitable for a field requiring a large area such as a display. On the other hand, in the ion shielding method using the third electrode, electrons are accelerated in exchange for ion traps and the momentum impact is small, but the electrostatic effect is large and the damaging effect on the sample cannot be ignored.
【0007】第二に半導体表面の処理装置である。半導
体表面が清浄に保たれたままゲート絶縁膜が形成される
ことが望ましい。そのための理想的な方法の一つはIC
工程に見られる熱酸化法であるが、半導体が多結晶ケイ
素でしかも600℃以下の低温処理が条件の場合、この
方法は使用できない。多結晶内の欠陥が優先的に酸化さ
れ、界面が平坦にならないことと、酸化速度が遅く生産
に適さないことがその理由である。理想的な方法の第二
は超高真空中での表面処理である。例えば10−10T
orr、800℃の加熱処理により、単結晶ケイ素表面
は超構造(表面特有の構造)を示すようになり、清浄表
面が得られることが知られている。しかしながら、大面
積の基板を対象とし、しかも耐熱性に乏しいガラス基板
を用いることが要求されるAMLCD場合、従来の装置
によるこの方法は使用できない。The second is a semiconductor surface treatment apparatus. It is desirable that the gate insulating film be formed while keeping the semiconductor surface clean. One of the ideal ways to do that is IC
Although it is a thermal oxidation method found in the process, this method cannot be used when the semiconductor is polycrystalline silicon and the low temperature treatment at 600 ° C. or less is a condition. The reason is that defects in the polycrystal are preferentially oxidized, the interface is not flat, and the oxidation rate is slow and unsuitable for production. The second of the ideal methods is surface treatment in ultra-high vacuum. For example, 10 −10 T
It is known that the heat treatment at 800 ° C. orr causes the surface of the single crystal silicon to exhibit a superstructure (structure unique to the surface), and a clean surface can be obtained. However, in the case of an AMLCD which is intended for a large-area substrate and is required to use a glass substrate having poor heat resistance, this method using a conventional device cannot be used.
【0008】一方AMLCDの製造においては完結した
製造工程に対して、マザー基板と呼ばれる試料基板の大
きさは固定されており、AMLCDはマザー基板から最
終工程で切り出されることによって複数枚得られてい
る。従って、工程途中でAMLCDの大きさによって弁
別することは不可能であり、同一サイズAMLCD複数
枚搭載大型マザー基板一貫処理を行っているのが現状で
ある。On the other hand, in the manufacture of AMLCD, the size of a sample substrate called a mother substrate is fixed with respect to the completed manufacturing process, and a plurality of AMLCDs are obtained by cutting out from the mother substrate in the final process. . Therefore, it is impossible to discriminate according to the size of AMLCD during the process, and it is the current situation that a large mother board with a plurality of AMLCDs of the same size is integrated.
【0009】[0009]
【発明が解決しようとする課題】以上記載のごとく、6
00℃以下の低温プロセス多結晶ケイ素TFTの開発に
おいて水素原子注入による効果に頼ることなく、界面準
位密度を低減することによりTFT特性の改善を達成す
ることができ、しかも例えば30cm×30cm以上の
大型基板を生産することのできる薄膜形成、処理装置を
提供することが本発明が解決しようとすることが第1の
課題である。一方製造工程においてはサイズの異なるA
MLCD基板を同時に複数枚処理できる手段を提供する
ことが本発明が解決しようとする第2の課題である。[Problems to be Solved by the Invention] As described above, 6
In the development of a low temperature process polycrystalline silicon TFT of 00 ° C. or lower, improvement in TFT characteristics can be achieved by reducing the interface state density without depending on the effect of hydrogen atom implantation, and for example, 30 cm × 30 cm or more. The first problem to be solved by the present invention is to provide a thin film forming and processing apparatus capable of producing a large substrate. On the other hand, in the manufacturing process, different size A
It is a second problem to be solved by the present invention to provide a means capable of simultaneously processing a plurality of MLCD substrates.
【0010】[0010]
【課題を解決するための手段】ケイ素MOS(金属、酸
化絶縁膜、半導体)型トランジスタにおける界面準位の
問題は第一にケイ素表面に容易に形成される自然酸化膜
を如何に除去するかという問題に帰着する。すなわち、
自然酸化膜は化学量論組成の酸化ケイ素から成っておら
ず、ケイ素の不飽和結合手が界面準位や界面の固定電荷
を発生させると考えられている。第二に界面に存在する
不純物に関する。これはケイ素膜を形成後酸化絶縁膜を
堆積形成するまでの間に混入するもので、試料の取り扱
いに大きく影響される。第三にイオン衝撃や電子流によ
る静電的衝撃に関する。これはプラズマプロセッシング
を行うときに留意しなければならない問題である。The problem of interface state in a silicon MOS (metal, oxide insulating film, semiconductor) type transistor is firstly how to remove a natural oxide film which is easily formed on a silicon surface. Come to a problem. That is,
The natural oxide film does not consist of silicon oxide having a stoichiometric composition, and it is considered that unsaturated bonds of silicon generate interface states and fixed charges at the interface. Secondly, it relates to impurities existing at the interface. This is mixed in after the silicon film is formed and before the oxide insulating film is deposited and formed, and is greatly affected by the handling of the sample. Thirdly, it relates to electrostatic impact due to ion bombardment and electron flow. This is a problem that must be taken into consideration when performing plasma processing.
【0011】これらの問題は、大型ガラス基板が600
℃以上に加熱できないという低温プロセスで成されるが
故に生じやすいものである。従って、清浄で、かつ熱力
学的に安定なケイ素と絶縁膜との界面を、大型基板ガラ
スを600℃以下に保持して形成することが、解決のた
めの基本的課題である。これを解決するためにケイ素薄
膜の化学蒸着からその表面処理までを高真空中で行い、
特にその表面処理の基本的手段として超高真空、光によ
るケイ素の局所加熱、そしてケイ素とガスとの化学反応
を用いることのできる装置を発明した。特に化学蒸着に
おいてはイオンや電子による損傷の少ないリモートプラ
ズマ法を用いた。These problems are caused by the large glass substrate 600
It is likely to occur because it is formed by a low temperature process in which it cannot be heated above ℃. Therefore, forming a clean and thermodynamically stable interface between silicon and an insulating film while maintaining a large substrate glass at 600 ° C. or lower is a basic problem to be solved. In order to solve this, we carry out from the chemical vapor deposition of the silicon thin film to its surface treatment in a high vacuum,
In particular, they have invented an apparatus which can use ultra-high vacuum, local heating of silicon by light, and chemical reaction of silicon and gas as the basic means of the surface treatment. Especially in chemical vapor deposition, the remote plasma method, which is less likely to be damaged by ions or electrons, was used.
【0012】この課題を解決する手段は例えばAMLC
Dの生産性に反するものであってはならない。従って超
高真空表面処理室および化学蒸着室は例えば高さ30c
m以下の平面状とし、ガラス板を一枚ずつ連続して処理
できるようにし、その内容積を必要最小限とすることに
よって超高真空および所定の雰囲気に到達する時間を短
縮した。また反応室に装備されているランプあるいはレ
ーザは表面局所加熱とともに処理プロセス時間を短縮す
るものである。また、大型基板に対処するために蒸着物
供給口およびエネルギー供給口は線状としてその下もし
くは上を、線状供給口と直角方向に大型基板を複数回往
復させることとした。異サイズのAMLCDを複数枚同
時処理し、しかも工程途中でそれらをサイズ毎に弁別で
きるようにするために、対角が1.5m以上で厚さが1
5cm以下の試料保持装置を用いた。該保持装置は各種
大きさのAMLCDを複数個、個別に保持できるように
加工されており、上記薄膜形成工程終了後、AMLCD
はそれぞれのサイズに分別され、写真工程、エッチング
工程等に供せられる。A means for solving this problem is, for example, AMLC.
It should not be against D's productivity. Therefore, the height of the ultra-high vacuum surface treatment chamber and the chemical vapor deposition chamber is, for example, 30 c.
The flatness of m or less was set so that the glass plates could be continuously processed one by one, and the internal volume was minimized to shorten the time required to reach the ultrahigh vacuum and a predetermined atmosphere. Further, the lamp or laser installed in the reaction chamber shortens the treatment process time together with the local heating of the surface. Further, in order to cope with a large-sized substrate, the vapor deposition material supply port and the energy supply port are linear, and the large-sized substrate is made to reciprocate a plurality of times below or above the linear supply port. In order to process multiple AMLCDs of different sizes at the same time and to distinguish them by size during the process, the diagonal is 1.5m or more and the thickness is 1
A sample holder of 5 cm or less was used. The holding device is processed so that a plurality of AMLCDs of various sizes can be individually held, and after completion of the thin film forming step, the AMLCD is held.
Are separated into each size and used for a photo process, an etching process, and the like.
【0013】[0013]
【作用】ケイ素表面は酸素に対して活性度が非常に高
く、容易に酸化ケイ素が形成される。この自然発生的に
形成される酸化膜(自然酸化膜)は酸素欠陥を伴ってお
り、TFTの様なMOSデバイスにとっては特性を低下
させるものとして排除されなければならないものであ
る。本発明によりこの自然酸化膜を含むことなく多結晶
ケイ素表面に二酸化ケイ素や窒化ケイ素などの所望の誘
電体膜を形成することができる。さらに超高真空と光加
熱とアンモニアあるいは窒素の作用により清浄な多結晶
ケイ素表面に化学量論組成の窒化ケイ素(Si3N4)
層を形成することができる。さらにその後二酸化ケイ素
膜を所望の厚さ化学蒸着し、界面準位の少ないMOS型
多結晶薄膜トランジスタを作製することができ、従来に
較べ特性の優れたトランジスタが得られる。The silicon surface has a very high activity with respect to oxygen, and silicon oxide is easily formed. This spontaneously formed oxide film (natural oxide film) is accompanied by oxygen defects, and must be eliminated as a device that deteriorates the characteristics of a MOS device such as a TFT. According to the present invention, a desired dielectric film such as silicon dioxide or silicon nitride can be formed on the surface of polycrystalline silicon without including this natural oxide film. Furthermore, a stoichiometric composition of silicon nitride (Si 3 N 4 ) is formed on a clean polycrystalline silicon surface by the action of ultra-high vacuum, light heating, and ammonia or nitrogen.
Layers can be formed. After that, a silicon dioxide film is chemically vapor-deposited to a desired thickness to produce a MOS-type polycrystalline thin film transistor having a small number of interface states, and a transistor having excellent characteristics as compared with the conventional one can be obtained.
【0014】[0014]
【実施例】(図1)は本発明装置の全体図である。1、
26は試料の供給および収納装置である。供給装置1に
より試料は予備排気兼加熱室2に移送されターボ分子ポ
ンプ3で10−7Torrまで真空引きされると同時
に、内蔵された試料支持兼加熱ホルダーで500℃に加
熱される。本実施例では試料基板としてひずみ点温度が
600℃以上のアルミノシリケートガラスを用いた。そ
のサイズは対角10cm、25cm、1.5cmが各々
2枚で、その内訳は縦横辺比が4:3の基板が各1枚、
16:9の基板が各1枚であった。5分加熱後ゲートバ
ルブ4を開にし、各処理室2、5、9、13、17およ
び24内に共通に設置された搬送装置によりCVD室5
に試料を設置する。基板温度は500℃を保持し、初期
真空度もターボ分子ポンプ6で10−7Torrを保
つ。DESCRIPTION OF THE PREFERRED EMBODIMENTS (FIG. 1) is an overall view of the device of the present invention. 1,
Reference numeral 26 is a sample supply and storage device. The sample is transferred to the preliminary evacuation and heating chamber 2 by the supply device 1 and is evacuated to 10 −7 Torr by the turbo molecular pump 3, and at the same time, it is heated to 500 ° C. by the built-in sample supporting and heating holder. In this example, aluminosilicate glass having a strain point temperature of 600 ° C. or higher was used as a sample substrate. The size is two 10 cm, 25 cm, and 1.5 cm diagonals, each consisting of one substrate with an aspect ratio of 4: 3,
There was one 16: 9 substrate each. After heating for 5 minutes, the gate valve 4 was opened and the CVD chamber 5 was opened by the transfer device commonly installed in each of the processing chambers 2, 5, 9, 13, 17 and 24.
Place the sample on. The substrate temperature is kept at 500 ° C., and the initial vacuum degree is also kept at 10 −7 Torr by the turbo molecular pump 6.
【0015】次にリモートプラズマ装置7によりシラン
の活性種(主にSiH3系)を試料基板上に供給する。
このとき真空度は0.01Torrから1Torrの範
囲内で、所望の非晶質ケイ素の膜質および堆積速度によ
って決められる。非晶質ケイ素堆積中試料は移送装置に
よって線状リモートプラズマ装置の下を複数回往復させ
られる。所定の膜厚(本実施例の場合は1000Å)が
得られた後、ゲートバルブ8を開とし、試料を熱処理室
9へ導入する。雰囲気はターボポンプ10で高真空に保
つ。この時、必要に応じて窒素、アルゴン、水素などの
雰囲気調整ガスを導入しても良い。熱源11は線状タン
グステン・ハロゲンランプ光を反射鏡で線状に集光した
ものである。基板温度は500℃で、線状光照射により
非晶質ケイ素が多結晶ケイ素に相変態するよう搬送速度
および光強度が決定される。本実施例の場合、真空度は
10−7Torr、搬送速度は1cm/秒、光強度は8
0W/cm2、線幅は1cmであった。Next, an active species of silane (mainly SiH 3 system) is supplied onto the sample substrate by the remote plasma device 7.
At this time, the degree of vacuum is in the range of 0.01 Torr to 1 Torr and is determined by the desired film quality and deposition rate of amorphous silicon. During the amorphous silicon deposition, the sample is reciprocated multiple times under the linear remote plasma device by the transfer device. After a predetermined film thickness (1000 Å in this embodiment) is obtained, the gate valve 8 is opened and the sample is introduced into the heat treatment chamber 9. The atmosphere is maintained at high vacuum by the turbo pump 10. At this time, an atmosphere adjusting gas such as nitrogen, argon or hydrogen may be introduced, if necessary. The heat source 11 is a linear tungsten / halogen lamp light linearly condensed by a reflecting mirror. The substrate temperature is 500 ° C., and the transport speed and light intensity are determined so that the amorphous silicon is transformed into polycrystalline silicon by linear light irradiation. In the case of the present embodiment, the degree of vacuum is 10 −7 Torr, the transport speed is 1 cm / sec, and the light intensity is 8.
The line width was 0 W / cm 2 and 1 cm.
【0016】次にゲートバルブ12を開き、超高真空処
理室13に試料を移送設置する。15はクライオポンプ
であり、特に水分の分圧を下げ、10−8Torr以上
の超高真空を達成する。続いて平面状ランプ加熱装置1
4で瞬間的に多結晶ケイ素表面を800℃以上に高温加
熱する。本実施例では1×10−8Torrで、200
W/cm2、2秒間の光照射を行った。基板温度は50
0℃である。この過程で多結晶表面は清浄化される。続
いて1×10−6Torrまでアンモニアを室内に導入
し再び光照射を行い、多結晶ケイ素表面を800℃に7
秒間加熱した。このとき多結晶ケイ素表面は薄く窒化さ
れる。Next, the gate valve 12 is opened, and the sample is transferred and set in the ultrahigh vacuum processing chamber 13. Reference numeral 15 is a cryopump, which lowers the partial pressure of water, and achieves an ultrahigh vacuum of 10 −8 Torr or more. Then, the flat lamp heating device 1
In 4, the polycrystalline silicon surface is instantaneously heated to a temperature of 800 ° C. or higher. In this embodiment, 1 × 10 −8 Torr, 200
Light irradiation was performed for W / cm 2 for 2 seconds. Substrate temperature is 50
0 ° C. In this process, the polycrystalline surface is cleaned. Subsequently, ammonia was introduced into the chamber up to 1 × 10 −6 Torr, and light irradiation was performed again to bring the polycrystalline silicon surface to 800 ° C.
Heated for seconds. At this time, the polycrystalline silicon surface is thinly nitrided.
【0017】次にゲートバルブ16を開け、CVD室1
7に基板を移す。21、22は室17を所望の真空度に
保持するためのターボ分子ポンプである。18、19、
20は線状リモートプラズマ発生装置である。本実施例
では18及び20は酸化ケイ素薄膜形成のために、19
は窒化ケイ素薄膜形成のために供せられた。すなわち本
実施例においては酸化ケイ素、窒化ケイ素、酸化ケイ素
の3層絶縁膜層が形成された。基板温度は引き続き50
0℃であった。Next, the gate valve 16 is opened, and the CVD chamber 1
Transfer the substrate to 7. Reference numerals 21 and 22 denote turbo molecular pumps for maintaining the chamber 17 at a desired degree of vacuum. 18, 19,
Reference numeral 20 is a linear remote plasma generator. In this embodiment, 18 and 20 are 19 for forming a silicon oxide thin film.
Was used for forming a silicon nitride thin film. That is, in this example, a three-layer insulating film layer of silicon oxide, silicon nitride, and silicon oxide was formed. Substrate temperature remains at 50
It was 0 ° C.
【0018】その後ゲートバルブ23を開き、室24に
試料を導き、ターボポンプ25で1×10−6Torr
以上の真空度を保ちながらヒータをオフとし、室温まで
試料基板温度を冷却する。冷却された試料は収納棚26
に、そのサイズ別に順次収納される。After that, the gate valve 23 is opened, the sample is introduced into the chamber 24, and the turbo pump 25 is used for 1 × 10 −6 Torr.
While maintaining the above degree of vacuum, the heater is turned off and the sample substrate temperature is cooled to room temperature. Storage sample for cooled sample 26
Then, it is stored according to its size.
【0019】(図2)は対角が1.5cmから25cm
までのAMLCD用基板が複数枚装着できる試料支持基
板の平面図である。27は支持基板全体である。28に
は対角10cmで縦横辺比が4:3のAMLCD基板
が、29には対角1.5cmで縦横辺比が16:9のA
MLCD基板が、30には対角1.5cmで縦横辺比が
4:3のAMLCD基板が、31には対角25cmで縦
横比が4:3のAMLCD基板が、32には対角25c
mで縦横比が16:9のAMLCD基板が、そして33
には対角10cmで縦横比が16:9のAMLCD基板
がそれぞれ装着される。(図3)は大型AMLCD基板
用試料支持基板の平面図である。34は支持基板全体を
示す。35には対角120cmで縦横比が16:9のA
MLCD基板が装着される。(図2)、(図3)に示さ
れた試料支持基板は需要に応じてその中に装着されるA
MLCD基板サイズは変更することができる。(FIG. 2) has a diagonal of 1.5 cm to 25 cm
FIG. 3 is a plan view of a sample support substrate to which a plurality of AMLCD substrates can be mounted. 27 is the entire support substrate. 28 is an AMLCD substrate having a diagonal of 10 cm and an aspect ratio of 4: 3, and 29 is an ALCD substrate having a diagonal of 1.5 cm and an aspect ratio of 16: 9.
The MLCD substrate has a diagonal size of 1.5 cm and an aspect ratio of 4: 3 in 30, an AMLCD substrate having a diagonal length of 25 cm and an aspect ratio of 4: 3, and a diagonal length of 25 c in 32.
AMLCD substrate with m: 16: 9 aspect ratio, and 33
An AMLCD substrate with a diagonal of 10 cm and an aspect ratio of 16: 9 is mounted on each. FIG. 3 is a plan view of a sample support substrate for a large AMLCD substrate. Reference numeral 34 denotes the entire support substrate. 35 is A with a diagonal of 120 cm and an aspect ratio of 16: 9
The MLCD board is mounted. The sample support substrate shown in (FIG. 2) and (FIG. 3) is mounted therein according to demand.
The MLCD substrate size can be changed.
【0020】[0020]
【発明の効果】本発明により高品質で信頼性の高いAM
LCD用多結晶ケイ素薄膜トランジスタを大面積基板上
に形成できると共に、各種サイズのAMLCD基板を需
要に応じて各サイズ複数枚同時に、同一装置で生産する
ことができる。According to the present invention, AM of high quality and high reliability
A polycrystalline silicon thin film transistor for LCD can be formed on a large-area substrate, and a plurality of AMLCD substrates of various sizes can be simultaneously produced in the same apparatus according to demand.
【図1】薄膜トランジスタ製造装置全体の斜視図であ
る。FIG. 1 is a perspective view of an entire thin film transistor manufacturing apparatus.
【図2】各種サイズのAMLCD基板装着用基板支持体
の平面図である。FIG. 2 is a plan view of a substrate support for mounting an AMLCD substrate of various sizes.
【図3】大型サイズのAMLCD基板装着用基板支持体
の平面図である。FIG. 3 is a plan view of a large-sized AMLCD substrate mounting substrate support.
1…基板供給ロードロック室 2…予備加熱真空引室 3、6、10、21、22、25…ターボ分子ポンプ 4、8、12、16、23…ゲートバルブ 5、17…CVD室 7、18、19、20…リモート
プラズマソース 9…熱処理室 11、14…ランプおよび集光鏡 13…超高真空表面処理室 15…クライオポンプ 24…クーリング室 26…基板分別ロードロック室 27、34…AMLCD基板支持基板 28、29、30、31、32、33、35…AMLC
D基板装着場所1 ... Substrate supply load lock chamber 2 ... Preheating vacuum evacuation chamber 3, 6, 10, 21, 21, 25 ... Turbo molecular pump 4, 8, 12, 16, 23 ... Gate valve 5, 17 ... CVD chamber 7, 18 , 19, 20 ... Remote plasma source 9 ... Heat treatment chamber 11, 14 ... Lamp and focusing mirror 13 ... Ultra high vacuum surface treatment chamber 15 ... Cryopump 24 ... Cooling chamber 26 ... Substrate sorting load lock chamber 27, 34 ... AMLCD substrate Support substrate 28, 29, 30, 31, 32, 33, 35 ... AMLC
D board mounting location
Claims (5)
を有した真空室を少なくとも2つ以上有し、それぞれの
室間を、試料および加熱ホルダーを大気にさらす事なく
移動させることができ、プラズマによる薄膜形成、プラ
ズマによる表面処理、プラズマによるエッチング、およ
び熱処理等が連続して行えることを特徴とする薄膜形成
装置。1. At least two vacuum chambers each having a planar shape and having a height shorter than a depth and a width, and capable of moving a sample and a heating holder between the chambers without exposing them to the atmosphere. A thin film forming apparatus capable of continuously forming a thin film by plasma, surface treatment by plasma, etching by plasma, and heat treatment.
r以上であり、線状のランプあるいは線状のレーザによ
る平板状試料の局所加熱ができ、さらにプラズマ活性種
を線状に供給できる、請求項1に記載の薄膜形成装置。2. The ultimate vacuum of the vacuum chamber is 1 × 10 −9 Tor.
2. The thin film forming apparatus according to claim 1, wherein the thickness is equal to or greater than r, local heating of a flat plate sample by a linear lamp or a linear laser can be performed, and plasma active species can be linearly supplied.
りも短い四角形の平板であって、内部に種々の対角長さ
の矩形試料基板を各複数枚搭載することのできる、請求
項1に記載の薄膜形成装置に供せられる平板状試料保持
装置。3. A rectangular flat plate having a diagonal length of 1 m or more and a thickness shorter than the vertical and horizontal lengths, in which a plurality of rectangular sample substrates having various diagonal lengths can be mounted. A flat plate sample holding device used for the thin film forming apparatus according to claim 1.
有した、室内圧力が600℃で1×10−9Torr以
下に到達することが可能な真空室と、上記真空室内に設
置された平板状試料上に、プラズマにより励起された活
性分子あるいは活性原子を線状に供給でき、その長さが
平板試料の一辺の長さ以上であることを特徴とする上記
真空室に連結されプラズマ源および活性種供給系と、上
記真空室内にシランガス、酸素ガス、不活性ガス等を供
給するガス導入系と、ガス導入時に上記真空室内を10
Torr以下に保持できる排気系と、平板状試料を60
0℃まで加熱できる熱源と、活性分子や原子を平板状試
料表面に線状に供給する供給口の下を、熱源と共に平板
状試料を複数回往復させることのできる駆動装置と、上
記真空室へ平板試料を挿入および搬出する為の搬送系と
予備排気室とを有することを特徴とする、請求項1に記
載の装置の一部を構成する平板状プラズマ薄膜形成装
置。4. A vacuum chamber having a planar shape whose height is shorter than its depth and width and capable of reaching an internal pressure of 1 × 10 −9 Torr or less at 600 ° C., and a vacuum chamber installed in said vacuum chamber. The active molecules or active atoms excited by the plasma can be linearly supplied onto the flat sample, and the length of the flat sample is equal to or longer than one side of the flat sample. Source and active species supply system, a gas introduction system for supplying silane gas, oxygen gas, inert gas and the like into the vacuum chamber, and the vacuum chamber 10 at the time of gas introduction.
Exhaust system that can be kept below Torr and 60
A heat source capable of heating up to 0 ° C., a drive device capable of reciprocating the flat plate sample a plurality of times together with the heat source under a supply port for linearly supplying active molecules and atoms to the surface of the flat plate sample, and to the vacuum chamber. The flat plate type plasma thin film forming apparatus constituting a part of the apparatus according to claim 1, further comprising a carrying system for inserting and carrying out the flat plate sample and a preliminary exhaust chamber.
有した、室内圧力が600℃で1×10−9 Torr
以下に到達可能な真空室と、上記真空室内に装備された
600℃まで加熱可能な基板ホルダー兼ヒータと、上記
真空室外に装備され、試料と平行な平面内を走査するこ
とにより平板試料全面をアニールすることが可能な、珪
素に効率良く吸収される赤外線を発する線状光源ランプ
ヒータ、あるいは線状に整形されたエキシマレーザと、
上記真空室内への窒素、亜酸化窒素、あるいはアンモニ
ア等のガスの導入孔と、上記真空室へ平板状試料を挿搬
出するための搬送系および予備排気室とを有することを
特徴とする、請求項1に記載の装置を構成する超高真空
平板状珪素表面処理装置。5. A flat shape having a height shorter than a depth and a width and a room pressure of 1 × 10 −9 Torr at 600 ° C.
A vacuum chamber that can reach the following, a substrate holder / heater that can be heated up to 600 ° C. that is installed in the vacuum chamber, and a plate sample that is installed outside the vacuum chamber and scans in a plane parallel to the sample A linear light source lamp heater capable of annealing, emitting infrared rays that are efficiently absorbed by silicon, or a linearly shaped excimer laser;
It is characterized by having a hole for introducing a gas such as nitrogen, nitrous oxide, or ammonia into the vacuum chamber, and a transfer system and a preliminary exhaust chamber for inserting and ejecting a flat sample into the vacuum chamber. Item 2. An ultra-high vacuum flat plate silicon surface treatment apparatus constituting the apparatus according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11220795A JPH08274035A (en) | 1995-04-03 | 1995-04-03 | Thin film transistor manufacturing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11220795A JPH08274035A (en) | 1995-04-03 | 1995-04-03 | Thin film transistor manufacturing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274035A true JPH08274035A (en) | 1996-10-18 |
Family
ID=14580942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11220795A Pending JPH08274035A (en) | 1995-04-03 | 1995-04-03 | Thin film transistor manufacturing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274035A (en) |
-
1995
- 1995-04-03 JP JP11220795A patent/JPH08274035A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635589B2 (en) | Methods of heat treatment and heat treatment apparatus for silicon oxide films | |
| US5861337A (en) | Method for annealing a semiconductor | |
| US6972433B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US5817549A (en) | Method for manufacturing a semiconductor device | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| WO2000044033A1 (en) | Method and apparatus for film deposition | |
| JP3977455B2 (en) | Method for manufacturing semiconductor device | |
| US6156627A (en) | Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD | |
| JP3927634B2 (en) | Laser annealing method and thin film transistor manufacturing method | |
| US6130118A (en) | Plasma reaction apparatus and plasma reaction | |
| JP4200618B2 (en) | Semiconductor film forming method and thin film semiconductor device manufacturing method | |
| JPH10149984A (en) | Method and apparatus for forming polycrystalline silicon | |
| JP3596188B2 (en) | Method for manufacturing thin film transistor | |
| JP3844526B2 (en) | Crystalline silicon film manufacturing method | |
| JP3565910B2 (en) | Method for manufacturing semiconductor device | |
| JPH08274035A (en) | Thin film transistor manufacturing device | |
| JP3565911B2 (en) | Method for manufacturing semiconductor device | |
| JP2840802B2 (en) | Method and apparatus for manufacturing semiconductor material | |
| JP4222232B2 (en) | Thin film transistor manufacturing method | |
| JP4001906B2 (en) | Method for manufacturing semiconductor device | |
| JP3533830B2 (en) | Method for manufacturing thin film transistor | |
| JPH05213695A (en) | Diamond thin film deposition method | |
| JP2860894B2 (en) | Semiconductor device manufacturing method | |
| JPH0855848A (en) | Heating treatment method of silicon oxide film | |
| JPH11186165A (en) | Method for manufacturing polycrystalline thin film and method for manufacturing semiconductor device |