JPH08254684A - 液晶表示制御駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】液晶コントローラドライバＩＣの消費電流を極
力低減する。 【構成】液晶駆動電源分割回路２３は＋５Ｖ電源ＶDDを
分割抵抗５で分割した電圧Ｖ０〜Ｖ５を選択してセグメ
ント駆動電圧２１，コモン駆動電圧２２を生成し、夫々
セグメントドライバ回路２−１〜２−ｎ，コモンドライ
バ回路３−１〜３−ｍに与える。表示データ０１は表示
オン／オフ制御信号０３のオン期間ＲＡＭ６，ＲＯＭ
７，ＮＯＲゲート０２経由でセグメントドライバ回路に
入力され、ＬＣＤパネル４はこのセグメント，コモン両
ドライバ回路により駆動され表示を行う。ここで分割抵
抗５による電流消費が無視できないので分割抵抗５と直
列にアナログスイッチ３１を挿入し、表示オン／オフ制
御信号０３のオフ時はアナログスイッチ３１をオフし、
ＩＣ消費電流を低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶パネル（ＬＣＤパネ
ルとも呼ぶ）を制御駆動する液晶コントローラドライバ
ＩＣなどの液晶表示制御駆動回路に関する。なお、以下
各図において同一の符号は同一もしくは相当部分を示
す。

【０００２】

【従来の技術】図４は液晶パネルの制御駆動回路の構成
例を示す。同図において４は液晶パネル（ＬＣＤパネ
ル）で、このＬＣＤパネル４及び後述のＲＡＭ６，ＲＯ
Ｍ７を除いた部分は液晶コントローラドライバＩＣの一
部を示している。ここで２（２−１，２−２〜２−ｊ〜
２−ｎ）は夫々ＬＣＤパネル４の表示桁に対応するセグ
メント線（データ線ともいう）ＳＥＧ１，ＳＥＧ２〜Ｓ
ＥＧｊ〜ＳＥＧｎを駆動するセグメントドライバ回路、
３（３−１，３−２〜３−ｍ）は夫々ＬＣＤパネル４の
表示行に対応するコモン線ＣＯＭ１，ＣＯＭ２〜ＣＯＭ
ｍを駆動するコモンドライバ回路である。

【０００３】また、６はＬＣＤパネル４に表示するデー
タを文字コードなどの形で持つＲＡＭ、７はＲＡＭ６か
ら読出される文字コードに対する表示パターンとしての
ドットパターンを記憶するＲＯＭ、０２はＬＣＤパネル
４の表示動作を行うか否かを定める表示オン／オフ制御
信号０３のオン（Ｌレベル）時にＲＯＭ７のシリアル出
力データを表示データ０１としてセグメントドライバ回
路２−１に与え、表示動作を可能とするＮＯＲゲートで
ある。

【０００４】５は液晶の電源用にこのＩＣの外部から入
力された＋５Ｖの電源ＶDDをグランドＧＮＤ（０Ｖ）と
の間で分割する分割抵抗で、ＩＣ内部の拡散抵抗やポリ
シリコン抵抗を用いて作られる。この分割抵抗５の抵抗
値はＬＣＤパネル４の大きさによって異なってくるが、
この例では２ｋΩの抵抗５本を直列にして構成されてい
る。ここではこの抵抗の接続点（換言すれば次に述べる
液晶駆動電源分割回路２３の入力端子、又はその電圧）
を＋５Ｖ側からＶ０〜Ｖ５（但しＶ０＝＋５Ｖ，Ｖ５＝
０Ｖ）とする。

【０００５】次に２３は分割電圧Ｖ０〜Ｖ５を入力し、
ＬＣＤパネル４の垂直走査周期（ＴV ，図５参照）を与
える交流化信号Ｍに同期してセグメントドライバ回路２
に与えるセグメント駆動電圧２１、及びコモンドライバ
回路３に与えるコモン駆動電圧２２を生成する液晶駆動
電源分割回路である。この液晶駆動電源分割回路２３は
交流化信号Ｍが“Ｌ”（グランドＧＮＤレベル）のとき
は、セグメント駆動電圧２１の２本の駆動電圧線に夫々
電圧Ｖ５とＶ３を出力し、コモン駆動電圧２２の２本の
駆動電圧線に夫々電圧Ｖ０とＶ４を出力する。また、交
流化信号Ｍが“Ｈ”（電源ＶDDレベル）のときは、セグ
メント駆動電圧２１の２本の駆動電圧線に夫々電圧Ｖ０
とＶ２を出力し、コモン駆動電圧２２の２本の駆動電圧
線に夫々電圧Ｖ５とＶ１を出力する。

【０００６】図７は上から順に交流化信号Ｍ、各コモン
線ＣＯＭ１，ＣＯＭ２〜ＣＯＭｍの駆動電圧の夫々の波
形、及び任意のセグメント線（ＳＥＧｊとする）の駆動
電圧の波形の例を示す。ここでＴＨ（ＴＨ１，ＴＨ２〜
ＴＨｍ）は後述のラッチクロックＣＬＫ２の周期に等し
い水平走査期間であり、ＴＨ１はコモン線ＣＯＭ１によ
る（つまりＬＣＤパネルの最上部の水平ラインの）表示
期間としての水平走査期間、同様にＴＨ２，ＴＨｍは夫
々コモン線ＣＯＭ２，ＣＯＭｍによる表示期間としての
水平走査期間である。そしてこの各水平走査期間に、Ｌ
ＣＤパネルの該当する水平ライン上の画素の表示（点
灯）が行われる。

【０００７】図４を参照しつつ図７を説明すると、コモ
ンドライバ回路３−１はコモンライン表示データ０１
Ｈ，ラッチクロックＣＬＫ２，交流化信号Ｍ及びコモン
駆動電圧２２を入力し、交流化信号Ｍの立下り時点から
水平走査期間ＴＨ１の間は電圧Ｖ０を、以後交流化信号
Ｍの立上り時点までは電圧Ｖ４を、また交流化信号Ｍの
立上り時点から水平走査期間ＴＨ１の間は電圧Ｖ５を、
以後交流化信号Ｍの立下り時点までは電圧Ｖ１を順次切
替えてコモン線ＣＯＭ１に出力する。この波形は交流化
信号Ｍの“Ｌ”（ＧＮＤレベル）の領域と“Ｈ”（ＶDD
レベル）の領域とで正逆反転した波形となる。

【０００８】同様にコモンドライバ回路３−２〜３−ｍ
はコモン駆動電圧２２，交流化信号Ｍ及びラッチクロッ
クＣＬＫ２を入力し、コモン線ＣＯＭ１と同形状で位相
が水平走査期間ＴＨづつシフトした（つまり当該の水平
走査期間に交流化信号Ｍが“Ｌ”の領域では電圧Ｖ０、
交流化信号Ｍが“Ｈ”の領域では電圧Ｖ５となるよう
な）波形の切替電圧を夫々コモン線ＣＯＭ２〜ＣＯＭｍ
に出力する。

【０００９】図６はコモンドライバ回路３（３−１〜３
−ｍ）の構成例を示す。同図において８Ｈ−１，８Ｈ−
２〜８Ｈ−ｉ〜８Ｈ−ｍは全体としてｍ段（ｍビット）
のシフトレジスタを構成するＤフリップフロップ、１５
はＥ−ＮＯＲ回路、１０Ｈ（１０Ｈ−１，１０Ｈ−２〜
１０Ｈ−ｉ〜１０Ｈ−ｍ）は出力バッファである。ここ
で縦一列に並ぶＤフリップフロップ８Ｈ−１，Ｅ−ＮＯ
Ｒ回路１５及び出力バッファ１０Ｈ−１の組が図４のコ
モン線ＣＯＭ１を駆動するコモンドライバ回路３−１に
相当し、同様に縦一列に並ぶＤフリップフロップ８Ｈ−
ｍ，Ｅ−ＮＯＲ回路１５及び出力バッファ１０Ｈ−ｍの
組が図４のコモン線ＣＯＭｍを駆動するコモンドライバ
回路３−ｍに相当する。

【００１０】なお、縦一列に並ぶＤフリップフロップ８
Ｈ−ｉ，Ｅ−ＮＯＲ回路１５及び出力バッファ１０Ｈ−
ｉの組は一般的なコモン線ＣＯＭｉを駆動するコモンド
ライバ回路３−ｉを示している。シフトレジスタ回路８
Ｈの入力段のＤフリップフロップ８Ｈ−１には、このＩ
Ｃ内の図外のタイミング回路から交流化信号Ｍの立下り
の時点ごとに“表示”を指定するコモンライン表示デー
タ０１Ｈが与えられ、ラッチクロックＣＬＫ２によって
読込まれる。そしてこの読込が済むとコモンライン表示
データ０１Ｈは“非表示”に切替わり、以後、次の交流
化信号Ｍの立下り時点までこの状態を保つ。

【００１１】ラッチクロックＣＬＫ２は各段のＤフリッ
プフロップ８Ｈ−１〜８Ｈ−ｍに共通に入力され、以後
ラッチクロックＣＬＫ２に同期してこの“表示”のコモ
ンライン表示データ０１ＨがＤフリップフロップ８Ｈ−
１から８Ｈ−ｍに向かって順番に１段づつシフトされ
る。各Ｅ−ＮＯＲ回路１５は対応するシフトレジスタ回
路８ＨのＤフリップフロップの表示データ出力Ｑと交流
化信号ＭとのＥ−ＮＯＲ条件を求め、その出力１５ａを
出力バッファ１０Ｈ−１〜１０Ｈ−ｍに与える。

【００１２】各出力バッファ１０Ｈ−１〜１０Ｈ−ｍに
は前述のコモン駆動電圧２２が共通に入力されており、
各出力バッファ１０Ｈ−１〜１０Ｈ−ｍの出力端子１１
Ｈ（つまり各コモン線ＣＯＭ１〜ＣＯＭｍの駆動端）に
は、Ｅ−ＮＯＲ出力１５ａに応じて選択されたコモン駆
動電圧２２（の２つの電圧の１つ）が出力される。この
例では交流化信号Ｍが“Ｌ”の期間、当該Ｄフリップフ
ロップの表示データ出力Ｑが“表示”の場合（つまり当
該コモン線による表示期間としての水平走査期間）に
は、当該出力バッファ１０Ｈの出力端子１１Ｈには電圧
Ｖ０が出力され、当該Ｄフリップフロップの表示データ
出力Ｑが“非表示”の場合には電圧Ｖ４が出力される。

【００１３】同様に交流化信号Ｍが“Ｈ”の期間、当該
Ｄフリップフロップの表示データ出力Ｑが“表示”の場
合には、当該出力バッファの出力端１１Ｈには電圧Ｖ５
が出力され、同じく“非表示”の場合には電圧Ｖ１が出
力される。このようにして図７のコモン線ＣＯＭ１〜Ｃ
ＯＭｍの駆動電圧波形が生成されることになる。

【００１４】図５はセグメントドライバ回路２（２−１
〜２−ｎ）の構成例を示す。同図において８−１，８−
２〜８−ｊ〜８−ｎは全体としてｎ段（ｎビット）のシ
フトレジスタ回路８を構成するＤフリップフロップ、９
−１，９−２〜９−ｊ〜９−ｎは全体としてデータラッ
チ回路９を構成するＤフリップフロップ、１５はＥ−Ｎ
ＯＲ回路、１０（１０−１，１０−２〜１０−ｊ〜１０
−ｎ）は出力バッファである。

【００１５】ここで縦一列に並ぶＤフリップフロップ８
−１，９−１，Ｅ−ＮＯＲ回路１５及び出力バッファ１
０−１の組が図４のセグメント線ＳＥＧ１を駆動するセ
グメントドライバ回路２−１に相当し、同様に縦一列に
並ぶＤフリップフロップ８−ｎ，９−ｎ，Ｅ−ＮＯＲ回
路１５及び出力バッファ１０−ｎの組が図４のセグメン
ト線ＳＥＧｎを駆動するセグメントドライバ回路２−ｎ
に相当する。

【００１６】なお、縦一列に並ぶＤフリップフロップ８
−ｊ，９−ｊ，Ｅ−ＮＯＲ回路１５及び出力バッファ１
０−ｊの組は一般的なセグメント線ＳＥＧｊを駆動する
セグメントドライバ回路２−ｊを示している。シフトレ
ジスタ回路８の入力段のＤフリップフロップ８−１には
図４のＲＯＭ７から出力されるシリアルの表示データ０
１が入力され、各水平走査期間ＴＨの初めに、Ｄフリッ
プフロップ８−１〜８−ｍに共通に入力されるシフトレ
ジスタクロックＣＬＫ１に同期して、Ｄフリップフロッ
プ８−１から８−ｎに向けて表示データ０１が順番にシ
フトされる。このシフトによる新たな一連の表示データ
０１が各Ｄフリップフロップ８−１〜８−ｎに行きわた
った時点で、データラッチ回路９の各Ｄフリップフロッ
プ９−１〜９−ｎに共通にラッチクロックＣＬＫ２が入
力され、シフトレジスタ回路８の各Ｄフリップフロップ
８−１〜８−ｎの表示データ出力Ｑが夫々対応するデー
タラッチ回路９の各Ｄフリップフロップ９−１〜９−ｎ
にラッチされる。

【００１７】即ちデータラッチ回路９の各Ｄフリップフ
ロップ９−１〜９−ｎの出力端子Ｑには当該の水平走査
期間に、対応するセグメント線上の画素を表示（点灯）
するか否かの表示データがラッチ出力されることにな
る。各Ｅ−ＮＯＲ回路１５はデータラッチ回路９の上述
のセグメント線別の表示データ出力Ｑと交流化信号Ｍと
のＥ−ＮＯＲ条件を求め、その出力１５ａを出力バッフ
ァ１０−１〜１０−ｎに与える。

【００１８】各出力バッファ１０−１〜１０−ｎには前
述のセグメント駆動電圧２１が共通に入力されており、
各出力バッファ１０−１〜１０−ｎの出力端子１１（つ
まり各セグメント線ＳＥＧ１〜ＳＥＧｎの駆動端）に
は、Ｅ−ＮＯＲ出力１５ａに応じて選択されたセグメン
ト駆動電圧２１（の２つの電圧の１つ）が出力される。
この例では交流化信号Ｍが“Ｌ”の期間、当該画素を
“表示”する場合には当該出力バッファ１０の出力端子
１１には電圧Ｖ５が出力され、“非表示”の場合には電
圧Ｖ３が出力される。同様に交流化信号Ｍが“Ｈ”の期
間、当該画素を“表示”する場合には当該出力バッファ
の出力端子１１には電圧Ｖ０が出力され、“非表示”の
場合には電圧Ｖ２が出力される。

【００１９】図７のセグメント線ＳＥＧｊの波形の例で
は、この実線の波形はコモン線ＣＯＭ１の水平走査期間
ＴＨ１にのみ、当該セグメント線ＳＥＧｊとコモン線Ｃ
ＯＭ１との交点の画素が表示され、このセグメント線Ｓ
ＥＧｊ上の他の画素は全て非表示である場合の例であ
る。ここでコモン線ＣＯＭ２の水平走査期間ＴＨ２にお
いても、当該セグメント線ＳＥＧｊ上の画素を表示する
場合点線部の波形が附加される。なお、このセグメント
線ＳＥＧｊの駆動波形も交流化信号Ｍの“Ｌ”，“Ｈ”
に対応して正逆反転の波形となる。

【００２０】なお、セグメントドライバ回路２の一例と
して文字２０桁分表示可能なものを想定すると、セグメ
ント線の出力ビット数ｎは１００となる。

【００２１】

【発明が解決しようとする課題】ところで図４において
液晶電源投入に伴い、常時一定（５Ｖ印加：０．５mA）
の電流が分割抵抗５の部分に流れる。この電流は液晶電
源をオフさせるまで、その他の電流と合わせこのＩＣ内
に流れることになり、ロジック部電流より相当量大き
く、このＩＣの高電流消費の一因となるという問題があ
る。

【００２２】また、最近、液晶表示駆動回路のトータル
的なコストパフォーマンスを高めるために、比較的表示
規模の大きい液晶コントローラドライバＩＣを、各種の
容量の液晶パネルへ実装する傾向が見られる。この時、
最大２０桁×２行表示可能なＩＣを使用して、１６桁×
２行用パネルへ実装した場合、図５に示すようなセグメ
ントドライバ回路の出力ビット数１００ビット中８０ビ
ットが実装に用いられる。この場合、１００ビット中の
残り２０ビットは浮いたビットになっているが、常時シ
フトレジスタ回路８，データラッチ回路９へはクロック
信号ＣＬＫ１，ＣＬＫ２が入って動作しているため、こ
の不要ビット分の消費電流発生の無駄があるという問題
がある。なお、この問題は表示行数に関わるコモンドラ
イバ回路部にも同様に存在する。

【００２３】そこで本発明はこのような問題を解消でき
る液晶表示制御駆動回路を提供することを課題とする。

【００２４】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の液晶表示制御駆動回路では、入力直流
電源（ＶDD）を分割抵抗（５）にて（Ｖ０〜Ｖ５など
に）分割し液晶パネル（ＬＣＤパネル４）駆動用の電圧
（セグメント駆動電圧２１及びコモン駆動電圧２２）を
生成する液晶表示制御駆動回路（液晶コントローラドラ
イバＩＣ）において、前記分割抵抗と直列に、又はこの
分割抵抗内に前記入力直流電源からこの分割抵抗に供給
される電流を開閉し得るように開閉手段（アナログスイ
ッチ３１など）を設け、この開閉手段の開閉駆動をこの
液晶表示制御駆動回路の表示機能をオン／オフする信号
（表示オン／オフ制御信号０３）にて行うようにする。

【００２５】また、請求項２の液晶表示制御駆動回路
は、液晶パネル（４）の表示桁数に対応する複数の段数
（ｎ）を持ち、段別の表示データ（０１）を各段共通に
入力される第１のクロック（シフトレジスタクロックＣ
ＬＫ１）を介してシフトするシフトレジスタ回路（８）
と、夫々、前記のシフトされた自身に対応する段の表示
データを各段共通に入力される第２のクロック（ラッチ
クロックＣＬＫ２）を介してラッチする個別ラッチ手段
（Ｄフリップフロップ９−１〜９−ｎ）を持つラッチ回
路（９）とを（セグメントドライバ回路２内に）備えた
液晶表示制御駆動回路（液晶コントローラドライバＩ
Ｃ）において、駆動対象の液晶パネルの桁数の規模に応
じて、前記シフトレジスタ回路及びラッチ回路の稼動段
数の規模を第１のクロック及び第２のクロックの夫々の
入力路の開閉によって複数規模に切替える切替手段（ア
ナログスイッチ４１，４３など）を備えたものとする。

【００２６】また、請求項３の液晶表示制御駆動回路
は、液晶パネル（４）の表示行数に対応する複数の段数
（ｍ）を持ち、段別の表示データ（コモンライン表示デ
ータ０１Ｈ）を各段共通に入力されるクロック（ラッチ
クロックＣＬＫ２）を介してシフトするシフトレジスタ
回路（８Ｈ）を（コモンドライバ回路３内に）備えた液
晶表示制御駆動回路（液晶コントローラドライバＩＣ）
において、駆動対象の液晶パネルの行数の規模に応じ
て、前記シフトレジスタ回路の稼動段数の規模を前記ク
ロックの入力路の開閉によって複数規模に切替える切替
手段（アナログスイッチ４１Ｈなど）を備えたものとす
る。

【００２７】

【作用】 請求項１に関わる発明（以下第１発明という）につい
て：分割抵抗５の電源入力線又は分割抵抗間に直列にア
ナログスイッチ３１を挿入して表示オン／オフ制御信号
０３のオフ時にこのアナログスイッチ３１をオフとして
分割抵抗５への通電を断ち、分割抵抗部の電流消費を減
ずる。

【００２８】請求項２に関わる発明（以下第２発明とい
う）について：セグメントドライバ回路２のシフトレジ
スタ回路８及びデータラッチ回路９の夫々の動作する縦
続接続段数（つまりセグメント線の出力ビット数）をＬ
ＣＤパネルの桁数規模に応じ、アナログスイッチ４１，
４３の段間への挿入による後段へのクロック（ＣＬＫ
１，ＣＬＫ２）の入力遮断により切替え可能として、不
要セグメントドライバ部分の電流消費を無くす。

【００２９】請求項３に関わる発明（以下第３発明とい
う）について：コモンドライバ回路３のシフトレジスタ
回路８Ｈの動作する縦続接続段数（つまりコモン線の出
力ビット数）をＬＣＤパネルの行数規模に応じ、アナロ
グスイッチ４１Ｈの段間への挿入による後段へのクロッ
クＣＬＫ２の入力遮断により切替え可能として、不要コ
モンドライバ部分の電流消費を無くす。

【００３０】

【実施例】図１は第１発明の一実施例としての構成を示
し、この図は図４に対応している。図１においては図４
に対し分割抵抗５の端子Ｖ５とグランドＧＮＤとの間に
直列に、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦ
ＥＴからなるトランスミッションゲートとしてのアナロ
グスイッチ３１が挿入され、且つこのアナログスイッチ
３１のＰチャネルＭＯＳＦＥＴのゲートに加わる表示オ
ン／オフ制御信号０３を反転してＮチャネルＭＯＳＦＥ
Ｔのゲートに加えるインバータ３２が設けられている。

【００３１】このアナログスイッチ３１はＩＣ内部の図
外のインストラクション回路から出力される表示オン／
オフ制御信号０３のオン（“Ｌ”）のときに導通し、信
号０３のオフ（“Ｈ”）のときに非導通となる。ここで
図１の動作を説明する。通常、液晶コントローラドライ
バＩＣの電源をオンすると、液晶パネル表示の前にパネ
ル規模，表示条件などをインストラクション回路に設定
入力する期間がある。この場合、表示オン／オフ制御信
号０３は“Ｈ”であり、ＮＯＲゲート０２はオフ、アナ
ログスイッチ３１もオフ状態になり、液晶パネルに電源
が掛けられなくなり、液晶パネルに電流は流れない。

【００３２】次に表示の指令をインストラクション回路
に入力すると表示オン／オフ制御信号０３が“Ｌ”とな
り、セグメントドライバ回路２はＲＯＭ７からの表示デ
ータ０１を入力可になる。また、アナログスイッチ３１
はオンされ、分割抵抗５の抵抗値の比で定まる電圧Ｖ０
〜Ｖ５が液晶駆動電源分割回路２３，セグメントドライ
バ回路２，コモンドライバ回路３を経てＬＣＤパネル４
に加わり、通常の表示動作を行う。

【００３３】なお、アナログスイッチ３１の挿入個所は
図１の個所に限定されるものではなく、電源ＶDDと端子
Ｖ０間，端子Ｖ０とＶ１間，Ｖ１とＶ２間など他の分割
抵抗位置に直列に挿入しても消費電流削減効果のあるこ
とには変わりなく本発明に包含される。図２は第２発明
の一実施例としてのセグメントドライバ回路２の構成を
示し、この図は図５に対応している。図２においては図
５に対しＬＣＤパネル４の容量（この場合桁数）によ
り、不必要に多い出力ドライバビットを切替削減できる
ようにするため、この例では図外のセグメントドライバ
回路２−（ｊ−１）（セグメント線ＳＥＧｊ−１駆動
用）とセグメントドライバ回路２−ｊ（セグメント線Ｓ
ＥＧｊ駆動用）との間にトランスミッションゲートから
なるアナログスイッチ４１〜４４が挿入され、且つイン
ストラクション回路１２とその出力信号１２ｂを反転す
るインバータ４５によって各アナログスイッチ４１〜４
４をオン／オフ制御するようにした点が異なる。

【００３４】ここでアナログスイッチ４１はそのオン，
オフに応じて夫々シフトレジスタクロックＣＬＫ１をシ
フトレジスタ回路８を構成するＤフリップフロップ８−
ｊ〜８−ｎの側へ伝えるか否かの役割を持ち、アナログ
スイッチ４３はそのオン，オフに応じて夫々ラッチクロ
ックＣＬＫ２をデータラッチ回路９を構成するＤフリッ
プフロップ９−ｊ〜９−ｎの側へ伝えるか否かの役割を
持つ。

【００３５】また、アナログスイッチ４２はアナログス
イッチ４１のオフ時にオンされ、Ｄフリップフロップ８
−ｊのクロック入力端子ＣＰをグランドＧＮＤの電位に
固定し、Ｄフリップフロップ８−ｊ〜８ｎがノイズ等で
誤動作することを防ぐ。同様にアナログスイッチ４４は
アナログスイッチ４３のオフ時にオンされ、Ｄフリップ
フロップ９−ｊのクロック入力端子ＬＰをグランドＧＮ
Ｄの電位に固定し、Ｄフリップフロップ９−ｊ〜９−ｎ
がノイズ等で誤動作することを防ぐ。

【００３６】但し、アナログスイッチ４１，４３のオフ
時におけるＤフリップフロップ８−ｊ，９−ｊのクロッ
ク入力端子ＣＰ，ＬＰの電位固定は電源ＶDDに対して行
ってもよい。ここで図２の動作を説明する。パネル桁数
がセグメントドライバ回路２部全てを使用する（つまり
セグメント線ＳＥＧ１〜ＳＥＧｎを駆動する）場合、イ
ンストラクション回路１２からの出力１２ｂは“Ｌ”に
なっているため、アナログスイッチ４１，４３はオン、
４２，４４はオフとなり、全てのセグメントドライバ回
路２−１〜２−ｎにクロックＣＬＫ１，ＣＬＫ２が与え
られて動作する。

【００３７】次にパネル桁数が少なくて済みセグメント
ドライバ回路２−１〜２−（ｊ−１）（セグメント線Ｓ
ＥＧ１〜ＳＥＧｊ−１駆動用）の使用で表示ができる場
合、インストラクション回路１２からの出口１２ｂは
“Ｈ”となり、アナログスイッチ４１，４３はオフ、４
２，４４はオンとなる。従ってセグメントドライバ回路
２−ｊ〜２−ｎは動作せず、電流消費が低減される。

【００３８】また、この不要セグメントドライバ回路２
−ｊ〜２−ｎは入力表示データがどうあっても表示には
無関係の部分のため何の悪影響もなく動作する。なお、
図２ではセグメントドライバ回路２内の縦続段数の切替
え個所を１個所としたが、これを複数個所で行っても本
発明が適用可能であることは明らかである。

【００３９】図３は第３発明の一実施例としてのコモン
ドライバ回路３の構成を示し、この図は図６に対応して
いる。図３では図６に対しＬＣＤパネル４の容量（この
場合行数）により不必要に多い出力ドライバビットを切
替削減できるようにするため、この例では図外のコモン
ドライバ回路３−（ｉ−１）（図外のコモン線ＣＯＭｉ
−１駆動用）とセグメントドライバ回路３−ｉ（コモン
線ＣＯＭｉ駆動用）との間にトランスミッションゲート
からなるアナログスイッチ４１Ｈ，４２Ｈが挿入され、
且つインストラクション回路１２とその出力信号１２ａ
を反転するインバータ４５Ｈによって各アナログスイッ
チ４１Ｈ，４２Ｈをオン／オフ制御するようにした点が
異なる。インストラクション回路１２によるこのアナロ
グスイッチ４１Ｈ，４２Ｈの動作は夫々図２のアナログ
スイッチ４１，４２と同様であり、これ以上の説明は省
略する。

【００４０】

【発明の効果】第１発明によれば、表示期間時のみＬＣ
Ｄパネル駆動電源をオンするようにしたので、液晶コン
トローラドライバＩＣの消費電流を低減することができ
る。また、第２，第３発明によれば、ＬＣＤパネルの
桁，行の容量に応じて、不要なセグメント，コモン各ド
ライバ回路の出力の動作スイッチングを無くすようにし
たので、液晶コントローラドライバＩＣの消費電流を低
減することができる。

【図面の簡単な説明】

【図１】第１発明の一実施例としての液晶コントローラ
ドライバＩＣ回路の要部の構成図

【図２】第２発明の一実施例としてのセグメントドライ
バ回路の構成図

【図３】第３発明の一実施例としてのコモンドライバ回
路の構成図

【図４】図１に対応する従来の構成図

【図５】図２に対応する従来の構成図

【図６】図３に対応する従来の構成図

【図７】ＬＣＤパネル駆動波形の例を示す図

【符号の説明】

０１ 表示データ ０１Ｈ コモンライン表示データ ０２ ＮＯＲゲート ０３ 表示オン／オフ制御信号 ２（２−１〜２−ｎ） セグメントドライバ回路 ＳＥＧ１〜ＳＥＧｎ セグメント線 ３（３−１〜３−ｍ） コモンドライバ回路 ＣＯＭ１〜ＣＯＭｍ コモン線 ４ ＬＣＤパネル ５ 分割抵抗 ６ ＲＡＭ ７ ＲＯＭ ８（８−１〜８−ｎ） シフトレジスタ回路 ８Ｈ（８Ｈ−１〜８Ｈ−ｍ） シフトレジスタ回路 ８−１〜８−ｎ Ｄフリップフロップ ８Ｈ−１〜８Ｈ−ｍ Ｄフリップフロップ ９（９−１〜９−ｎ） データラッチ回路 ９−１〜９−ｎ Ｄフリップフロップ １０（１０−１〜１０−ｎ） 出力バッファ １０Ｈ（１０Ｈ−１〜１０Ｈ−ｍ） 出力バッファ １１ 端子 １１Ｈ 端子 １２ インストラクション回路 １５ Ｅ−ＮＯＲ回路 ２１ セグメント駆動電圧 ２２ コモン駆動電圧 ２３ 液晶駆動電源分割回路 Ｍ 交流化信号 ＣＬＫ１ シフトレジスタクロック ＣＬＫ２ ラッチクロック ３１ アナログスイッチ ３２ インバータ ４１〜４４ アナログスイッチ ４１Ｈ，４２Ｈ アナログスイッチ ４５ インバータ ４５Ｈ インバータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力直流電源を分割抵抗にて分割し液晶パ
   ネル駆動用の電圧を生成する液晶表示制御駆動回路にお
   いて、 前記分割抵抗と直列に、又はこの分割抵抗内に前記入力
   直流電源からこの分割抵抗に供給される電流を開閉し得
   るように開閉手段を設け、この開閉手段の開閉駆動をこ
   の液晶表示制御駆動回路の表示機能をオン／オフする信
   号にて行うようにしたことを特徴とする液晶表示制御駆
   動回路。
2. 【請求項２】液晶パネルの表示桁数に対応する複数の段
   数を持ち、段別の表示データを各段共通に入力される第
   １のクロックを介してシフトするシフトレジスタ回路
   と、 夫々、前記のシフトされた自身に対応する段の表示デー
   タを各段共通に入力される第２のクロックを介してラッ
   チする個別ラッチ手段を持つラッチ回路とを備えた液晶
   表示制御駆動回路において、 駆動対象の液晶パネルの桁数の規模に応じて、前記シフ
   トレジスタ回路及びラッチ回路の稼動段数の規模を第１
   のクロック及び第２のクロックの夫々の入力路の開閉に
   よって複数規模に切替える半導体切替手段を備えたこと
   を特徴とする液晶表示制御駆動回路。
3. 【請求項３】液晶パネルの表示行数に対応する複数の段
   数を持ち、段別の表示データを各段共通に入力されるク
   ロックを介してシフトするシフトレジスタ回路を備えた
   液晶表示制御駆動回路において、 駆動対象の液晶パネルの行数の規模に応じて、前記シフ
   トレジスタ回路の稼動段数の規模を前記クロックの入力
   路の開閉によって複数規模に切替える切替手段を備えた
   ことを特徴とする液晶表示制御駆動回路。