JPH08249019A - 演算装置およびその演算装置を使用したプログラマブルコントローラ - Google Patents
演算装置およびその演算装置を使用したプログラマブルコントローラInfo
- Publication number
- JPH08249019A JPH08249019A JP7050892A JP5089295A JPH08249019A JP H08249019 A JPH08249019 A JP H08249019A JP 7050892 A JP7050892 A JP 7050892A JP 5089295 A JP5089295 A JP 5089295A JP H08249019 A JPH08249019 A JP H08249019A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processor
- execution module
- master processor
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Multi Processors (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 スレーブプロセッサにおいて、実行しなかっ
た命令を、再度、メモリから読み出し解釈させる工程を
省略させ、演算処理の高速化を図る。 【構成】 マスタプロセッサ2が命令メモリ1から命令
を読み出すと、命令解釈部21は、読み出された命令を
解釈し、その結果、読み出された命令が実行しない命令
である場合には、この読み出した命令の有する命令番号
等をインタフェースレジスタ22に格納する。その後、
マスタプロセッサ2は、スレーブプロセッサ3に対して
インターラプトを駆けた後処理を中断する。スレーブプ
ロセッサ3は、インタフェースレジスタ22に格納され
ているマスタプロセッサ2が実行できなかった命令が有
する命令番号等を取り出し、実行モジュール特定部32
に指示して、この命令番号に対応する命令実行テーブル
31内に格納されている実行モジュールの先頭アドレス
を特定し、特定した実行モジュールを実行する。
た命令を、再度、メモリから読み出し解釈させる工程を
省略させ、演算処理の高速化を図る。 【構成】 マスタプロセッサ2が命令メモリ1から命令
を読み出すと、命令解釈部21は、読み出された命令を
解釈し、その結果、読み出された命令が実行しない命令
である場合には、この読み出した命令の有する命令番号
等をインタフェースレジスタ22に格納する。その後、
マスタプロセッサ2は、スレーブプロセッサ3に対して
インターラプトを駆けた後処理を中断する。スレーブプ
ロセッサ3は、インタフェースレジスタ22に格納され
ているマスタプロセッサ2が実行できなかった命令が有
する命令番号等を取り出し、実行モジュール特定部32
に指示して、この命令番号に対応する命令実行テーブル
31内に格納されている実行モジュールの先頭アドレス
を特定し、特定した実行モジュールを実行する。
Description
【0001】
【産業上の利用分野】本発明は、マスタプロセッサと、
スレーブプロセッサとを備え、マスタプロセッサが実行
しない命令の実行をスレーブプロセッサが替わって実行
する演算装置およびその演算装置を使用したプログラマ
ブルコントローラに関する。
スレーブプロセッサとを備え、マスタプロセッサが実行
しない命令の実行をスレーブプロセッサが替わって実行
する演算装置およびその演算装置を使用したプログラマ
ブルコントローラに関する。
【0002】
【従来の技術】従来より、内蔵する演算装置として、マ
スタプロセッサと、スレーブプロセッサとを有するマル
チCPU構成をなすプログラマブルコントローラ(以
下、PLCという)が存在する。
スタプロセッサと、スレーブプロセッサとを有するマル
チCPU構成をなすプログラマブルコントローラ(以
下、PLCという)が存在する。
【0003】このようなマルチCPU構成からなるPL
Cは、メモリから読み出された命令がマスタプロセッサ
で実行しない場合には、スレーブプロセッサがマスタプ
ロセッサに替わってその命令を実行するようになってい
る。
Cは、メモリから読み出された命令がマスタプロセッサ
で実行しない場合には、スレーブプロセッサがマスタプ
ロセッサに替わってその命令を実行するようになってい
る。
【0004】さらに、詳しく説明すると、図4に示すよ
うに、マスタプロセッサが、メモリから読み出した命令
が実行しない命令である場合には(PLCに使用される
接点命令とは異なり、より複雑な命令、例えば、曜日の
計算をするような命令の場合には)、スレーブプロセッ
サに対してインタラプト(割込み)を駆けて(ステップ
401)、この命令の実行依頼をスレーブプロセッサに
出力する。
うに、マスタプロセッサが、メモリから読み出した命令
が実行しない命令である場合には(PLCに使用される
接点命令とは異なり、より複雑な命令、例えば、曜日の
計算をするような命令の場合には)、スレーブプロセッ
サに対してインタラプト(割込み)を駆けて(ステップ
401)、この命令の実行依頼をスレーブプロセッサに
出力する。
【0005】すると、実行依頼を受けたスレーブプロセ
ッサは、マスタプロセッサのプログラムカウンタを読み
出し(ステップ402)、このマスタプロセッサの実行
しない命令についてメモリにアクセスして読み出して
(ステップ403)解釈し(ステップ404)、この命
令に割り振られている命令番号を取り出す(ステップ4
05)。そして、このスレーブプロセッサは、この取り
出した命令番号を参照して、内蔵する命令テーブルに対
してアクセスを駆けて(ステップ406)命令テーブル
からこの命令番号の実行モジュールを取り出し、マスタ
プロセッサが実行しない命令を処理する(ステップ40
7)。
ッサは、マスタプロセッサのプログラムカウンタを読み
出し(ステップ402)、このマスタプロセッサの実行
しない命令についてメモリにアクセスして読み出して
(ステップ403)解釈し(ステップ404)、この命
令に割り振られている命令番号を取り出す(ステップ4
05)。そして、このスレーブプロセッサは、この取り
出した命令番号を参照して、内蔵する命令テーブルに対
してアクセスを駆けて(ステップ406)命令テーブル
からこの命令番号の実行モジュールを取り出し、マスタ
プロセッサが実行しない命令を処理する(ステップ40
7)。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
ような従来のマルチCPU構成をとるPLCでは、スレ
ーブプロセッサがマスタプロセッサのプログラムカウン
タを読み取り、この値に基づいてメモリアドレスからマ
スタプロセッサが実行しない命令を再び読み出し、さら
に、この命令を解釈するという手順が必要となるので、
総じて演算処理に時間がかかるという問題点があった。
ような従来のマルチCPU構成をとるPLCでは、スレ
ーブプロセッサがマスタプロセッサのプログラムカウン
タを読み取り、この値に基づいてメモリアドレスからマ
スタプロセッサが実行しない命令を再び読み出し、さら
に、この命令を解釈するという手順が必要となるので、
総じて演算処理に時間がかかるという問題点があった。
【0007】そこで、本願発明は、上述の問題点に鑑
み、スレーブプロセッサが、マスタプロセッサが実行で
きなかった命令を再度、メモリから読み出し、解釈する
という工程を省略させて演算処理を高速化させた演算装
置およびその演算装置を使用したプログラムコントロー
ラを提供することを目的とする。
み、スレーブプロセッサが、マスタプロセッサが実行で
きなかった命令を再度、メモリから読み出し、解釈する
という工程を省略させて演算処理を高速化させた演算装
置およびその演算装置を使用したプログラムコントロー
ラを提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明は、マスタプロセッサと、スレ
ーブプロセッサとを備え、メモリから読み出された命令
を上記マスタプロセッサが実行しない場合には、上記ス
レーブプロセッサにこの命令を実行させる演算装置であ
って、上記マスタプロセッサは、自己が実行しない命令
の実行依頼を上記スレーブプロセッサに出力するととも
に、この命令の実行モジュールを特定する情報を上記ス
レーブプロセッサに供給し、上記スレーブプロセッサ
は、上記マスタプロセッサからの実行モジュールを特定
する情報から、上記マスタプロセッサが実行しない命令
の実行モジュールを特定することを特徴とする。
め、請求項1記載の発明は、マスタプロセッサと、スレ
ーブプロセッサとを備え、メモリから読み出された命令
を上記マスタプロセッサが実行しない場合には、上記ス
レーブプロセッサにこの命令を実行させる演算装置であ
って、上記マスタプロセッサは、自己が実行しない命令
の実行依頼を上記スレーブプロセッサに出力するととも
に、この命令の実行モジュールを特定する情報を上記ス
レーブプロセッサに供給し、上記スレーブプロセッサ
は、上記マスタプロセッサからの実行モジュールを特定
する情報から、上記マスタプロセッサが実行しない命令
の実行モジュールを特定することを特徴とする。
【0009】請求項2記載の発明は、マスタプロセッサ
と、スレーブプロセッサを備え、メモリから読み出され
た命令を上記マスタプロセッサが実行しない場合には、
上記スレーブプロセッサにこの命令を実行させる演算装
置であって、上記マスタプロセッサは、命令を解釈する
命令解釈手段と、この命令解釈手段により読み出された
命令が実行しないものと判断された場合には、この命令
が有する固有の命令番号を格納する命令番号格納手段と
を具備する一方、上記スレーブプロセッサは、上記マス
タプロセッサが実行しない命令に対する実行モジュール
を格納する実行モジュール格納手段と、上記命令番号格
納手段に格納されている命令番号に基づき、上記実行モ
ジュール格納手段に格納されている当該モジュールを特
定する実行モジュール特定手段とを具備する。
と、スレーブプロセッサを備え、メモリから読み出され
た命令を上記マスタプロセッサが実行しない場合には、
上記スレーブプロセッサにこの命令を実行させる演算装
置であって、上記マスタプロセッサは、命令を解釈する
命令解釈手段と、この命令解釈手段により読み出された
命令が実行しないものと判断された場合には、この命令
が有する固有の命令番号を格納する命令番号格納手段と
を具備する一方、上記スレーブプロセッサは、上記マス
タプロセッサが実行しない命令に対する実行モジュール
を格納する実行モジュール格納手段と、上記命令番号格
納手段に格納されている命令番号に基づき、上記実行モ
ジュール格納手段に格納されている当該モジュールを特
定する実行モジュール特定手段とを具備する。
【0010】請求項3記載の発明は、請求項2記載の発
明において、上記命令番号格納手段は、上記マスタプロ
セッサが実行しない命令が有する固有の命令番号および
この命令が実行されるときの実行条件を格納することを
特徴とする。
明において、上記命令番号格納手段は、上記マスタプロ
セッサが実行しない命令が有する固有の命令番号および
この命令が実行されるときの実行条件を格納することを
特徴とする。
【0011】請求項4記載の発明は、請求項1,2また
は3記載の演算装置の発明をプログラマブルコントロー
ラに適用したことを特徴とする。
は3記載の演算装置の発明をプログラマブルコントロー
ラに適用したことを特徴とする。
【0012】
【作用】本発明によれば、マスタプロセッサにおいて、
実行しない命令の実行依頼がスレーブプロセッサに出力
されるとともに、この命令の実行モジュールを特定する
情報がスレーブプロセッサに供給される。すると、スレ
ーブプロセッサにおいて、マスタプロセッサが実行しな
い命令の実行モジュールが特定され、マスタプロセッサ
に替わってこの命令が実行される。
実行しない命令の実行依頼がスレーブプロセッサに出力
されるとともに、この命令の実行モジュールを特定する
情報がスレーブプロセッサに供給される。すると、スレ
ーブプロセッサにおいて、マスタプロセッサが実行しな
い命令の実行モジュールが特定され、マスタプロセッサ
に替わってこの命令が実行される。
【0013】
【実施例】以下、本発明の実施例を説明する。
【0014】図1は本発明に係るPLCに使用された演
算装置の実施例を示すブロック図である。
算装置の実施例を示すブロック図である。
【0015】この実施例の演算装置は、命令メモリ1
と、マスタプロセッサ2と、スレーブプロセッサ3とか
ら構成されている。
と、マスタプロセッサ2と、スレーブプロセッサ3とか
ら構成されている。
【0016】命令メモリ1は、ROM(Read Onky Memo
ry) ,RAM(Randam Access Memory) 等の記録手段で
あって、例えばPLCを実行させるラダー命令でなる処
理プログラムが格納されている。
ry) ,RAM(Randam Access Memory) 等の記録手段で
あって、例えばPLCを実行させるラダー命令でなる処
理プログラムが格納されている。
【0017】マスタプロセッサ2は、命令解釈部21,
インタフェースレジスタ22で主に構成されている。
インタフェースレジスタ22で主に構成されている。
【0018】ここで、命令解釈部21は、命令メモリ1
から読み出された命令の処理内容を解釈するものであっ
て、読み出した命令が自己(マスタプロセッサ2)が処
理できない命令の場合には、この読み出した命令の有す
る命令番号,この読み出した命令が有する処理条件、例
えば実行処理中に必要となるデータの格納場所等を示す
オペランド等をインタフェースレジスタ22に格納する
ようになっている。
から読み出された命令の処理内容を解釈するものであっ
て、読み出した命令が自己(マスタプロセッサ2)が処
理できない命令の場合には、この読み出した命令の有す
る命令番号,この読み出した命令が有する処理条件、例
えば実行処理中に必要となるデータの格納場所等を示す
オペランド等をインタフェースレジスタ22に格納する
ようになっている。
【0019】インタフェースレジスタ22は、上述した
実行しない命令の命令番号、処理条件等を格納するよう
になっている。
実行しない命令の命令番号、処理条件等を格納するよう
になっている。
【0020】スレーブプロセッサ3は、命令実行テーブ
ル31と、実行モジュール特定部32とから主に構成さ
れている。
ル31と、実行モジュール特定部32とから主に構成さ
れている。
【0021】ここで、命令実行テーブル31は、マスタ
プロセッサ2が実行しない命令に対する実行モジュール
を格納している。
プロセッサ2が実行しない命令に対する実行モジュール
を格納している。
【0022】実行モジュール特定部32は、スレーブ3
がマスタプロセッサ2から命令の実行依頼のためのイン
タラプト受けた場合には、インタフェースレジスタ22
から読み出されたマスタプロセッサ2が実行しない命令
の命令番号を参照し、命令実行テーブル31に格納され
ている該当実行モジュールを特定するようになってい
る。
がマスタプロセッサ2から命令の実行依頼のためのイン
タラプト受けた場合には、インタフェースレジスタ22
から読み出されたマスタプロセッサ2が実行しない命令
の命令番号を参照し、命令実行テーブル31に格納され
ている該当実行モジュールを特定するようになってい
る。
【0023】上述の特定方法を説明すると、実行モジュ
ール特定部32は、インタフェースレジスタ22からの
命令番号に所定の演算を施すことにより、命令実行テー
ブル31に格納されている実行モジュールの先頭アドレ
スを特定している。例えば、図2に示すように、命令1
の命令番号にオフセットを加算させた値を命令1の実行
モジュールの先頭アドレスとしている。
ール特定部32は、インタフェースレジスタ22からの
命令番号に所定の演算を施すことにより、命令実行テー
ブル31に格納されている実行モジュールの先頭アドレ
スを特定している。例えば、図2に示すように、命令1
の命令番号にオフセットを加算させた値を命令1の実行
モジュールの先頭アドレスとしている。
【0024】また、上述の構成を有するスレーブプロセ
ッサ3は、実行モジュールの実行を終了すると、その旨
の通知をマスタプロセッサ2にもどするように構成され
ている。
ッサ3は、実行モジュールの実行を終了すると、その旨
の通知をマスタプロセッサ2にもどするように構成され
ている。
【0025】次に、この実施例の動作を図3を参照して
説明する。
説明する。
【0026】マスタプロセッサ2が、内蔵するプログラ
ムカウンタ(図示せず)より、プログラムカウンタの示
すカウント値をアクセスアドレスとして命令メモリ1に
対してアクセスを駆けると、命令メモリ1からこのアク
セスアドレスに格納されている命令が読み出される。
ムカウンタ(図示せず)より、プログラムカウンタの示
すカウント値をアクセスアドレスとして命令メモリ1に
対してアクセスを駆けると、命令メモリ1からこのアク
セスアドレスに格納されている命令が読み出される。
【0027】すると、命令解釈部21は、命令メモリ1
から読み出された命令を解釈し、その結果、読み出され
た命令が実行しない命令である場合には、この読み出し
た命令の有する命令番号および処理条件をインタフェー
スレジスタ22に格納する。その後、マスタプロセッサ
2は、スレーブプロセッサ3に対してインターラプトを
駆けた後(ステップ301)、処理を中断する。
から読み出された命令を解釈し、その結果、読み出され
た命令が実行しない命令である場合には、この読み出し
た命令の有する命令番号および処理条件をインタフェー
スレジスタ22に格納する。その後、マスタプロセッサ
2は、スレーブプロセッサ3に対してインターラプトを
駆けた後(ステップ301)、処理を中断する。
【0028】スレーブプロセッサ3は、マスタプロセッ
サ2からインタラプトを受けると、インタフェースレジ
スタ22に格納されているマスタプロセッサ2が実行し
なかった命令が有する命令番号,処理条件(インタフェ
ース情報)を取り出し(ステップ303)、実行モジュ
ール特定部32に指示して、この命令番号に対応する命
令実行テーブル31内に格納されている実行モジュール
の先頭アドレスを特定し、特定した実行モジュールを実
行する(ステップ305)。
サ2からインタラプトを受けると、インタフェースレジ
スタ22に格納されているマスタプロセッサ2が実行し
なかった命令が有する命令番号,処理条件(インタフェ
ース情報)を取り出し(ステップ303)、実行モジュ
ール特定部32に指示して、この命令番号に対応する命
令実行テーブル31内に格納されている実行モジュール
の先頭アドレスを特定し、特定した実行モジュールを実
行する(ステップ305)。
【0029】その後、スレーブプロセッサ3は、実行モ
ジュールの実行を終了すると、その旨の通知をマスタプ
ロセッサ2に出力して、マスタプロセッサ2に制御を戻
す。
ジュールの実行を終了すると、その旨の通知をマスタプ
ロセッサ2に出力して、マスタプロセッサ2に制御を戻
す。
【0030】マスタプロセッサ2は、中断を解除し、命
令メモリ1から実行しなかった命令の次のアドレスに格
納されている命令を読み出し、解釈して上述と同様な処
理を行う。
令メモリ1から実行しなかった命令の次のアドレスに格
納されている命令を読み出し、解釈して上述と同様な処
理を行う。
【0031】この実施例では、上述のように、マスタプ
ロセッサ2において実行しないものと命令解釈部21で
判断された場合には、インターフェースレジス22にこ
の命令が有する固有の命令番号等が格納され、そして、
スレーブプロセッサ3の実行モジュール特定部32が、
インタフェースレジスタ22に格納されている命令番号
に基づき、命令実行テーブル31に格納されている実行
モジュールの先頭アドレスを特定し、この特定された実
行モジュールが実行されるので、スレーブプロセッサ3
は、マスタプロセッサ2が実行しなかった命令を再度、
命令メモリ1から読み出し、解釈するという工程を省略
することができる。このため、この実施例の演算装置
は、演算処理を高速に行うことができる。
ロセッサ2において実行しないものと命令解釈部21で
判断された場合には、インターフェースレジス22にこ
の命令が有する固有の命令番号等が格納され、そして、
スレーブプロセッサ3の実行モジュール特定部32が、
インタフェースレジスタ22に格納されている命令番号
に基づき、命令実行テーブル31に格納されている実行
モジュールの先頭アドレスを特定し、この特定された実
行モジュールが実行されるので、スレーブプロセッサ3
は、マスタプロセッサ2が実行しなかった命令を再度、
命令メモリ1から読み出し、解釈するという工程を省略
することができる。このため、この実施例の演算装置
は、演算処理を高速に行うことができる。
【0032】
【発明の効果】以上説明したように、本発明の演算装置
によれば、マスタプロセッサにおいて、実行しない命令
の実行依頼がスレーブプロセッサに出力されるととも
に、この命令の実行モジュールを特定する情報がスレー
ブプロセッサに供給される。すると、スレーブプロセッ
サにおいて、マスタプロセッサが実行しない命令の実行
モジュールが特定され、マスタプロセッサに替わってこ
の命令が実行される。
によれば、マスタプロセッサにおいて、実行しない命令
の実行依頼がスレーブプロセッサに出力されるととも
に、この命令の実行モジュールを特定する情報がスレー
ブプロセッサに供給される。すると、スレーブプロセッ
サにおいて、マスタプロセッサが実行しない命令の実行
モジュールが特定され、マスタプロセッサに替わってこ
の命令が実行される。
【0033】このため、スレーブプロセッサが、マスタ
プロセッサが実行しなかった命令を再度、メモリから読
み出し、解釈するという工程を省略することができ、演
算処理を高速化させることが可能となる。
プロセッサが実行しなかった命令を再度、メモリから読
み出し、解釈するという工程を省略することができ、演
算処理を高速化させることが可能となる。
【0034】また、本発明の演算装置は、プログラムコ
ントローラに適用すると好適である。
ントローラに適用すると好適である。
【図1】本発明に係るPLCの演算装置の一実施例の構
成を示すブロック図。
成を示すブロック図。
【図2】命令モジュールを特定する処理を説明する図。
【図3】この実施例を動作を説明するフローチャート。
【図4】従来のPLCの演算装置の動作を説明するフロ
ーチャート。
ーチャート。
1 命令メモリ 2 マスタプロセッサ 3 スレーブプロセッサ 22 命令解釈部 23 インタフェースレジスタ 31 命令実行テーブル 32 実行モジュール特定部
Claims (4)
- 【請求項1】 マスタプロセッサと、スレーブプロセッ
サとを備え、メモリから読み出された命令を上記マスタ
プロセッサが実行しない場合には、上記スレーブプロセ
ッサにこの命令を実行させる演算装置であって、 上記マスタプロセッサは、 自己が実行しない命令の実行依頼を上記スレーブプロセ
ッサに出力するとともに、この命令の実行モジュールを
特定する情報を上記スレーブプロセッサに供給し、 上記スレーブプロセッサは、 上記マスタプロセッサからの実行モジュールを特定する
情報から、上記マスタプロセッサが実行しない命令の実
行モジュールを特定することを特徴とする演算装置。 - 【請求項2】 マスタプロセッサと、スレーブプロセッ
サを備え、メモリから読み出された命令を上記マスタプ
ロセッサが実行しない場合には、上記スレーブプロセッ
サにこの命令を実行させる演算装置であって、 上記マスタプロセッサは、 命令を解釈する命令解釈手段と、 この命令解釈手段により読み出された命令が実行しない
ものと判断された場合には、この命令が有する固有の命
令番号を格納する命令番号格納手段と、 を具備する一方、 上記スレーブプロセッサは、 上記マスタプロセッサが実行しない命令に対する実行モ
ジュールを格納する実行モジュール格納手段と、 上記命令番号格納手段に格納されている命令番号に基づ
き、上記実行モジュール格納手段に格納されている当該
モジュールを特定する実行モジュール特定手段と、 を具備することを特徴とする演算装置。 - 【請求項3】 上記命令番号格納手段は、上記マスタプ
ロセッサが実行しない命令が有する固有の命令番号およ
びこの命令が実行されるときの実行条件を格納すること
を特徴とする請求項2記載の演算装置。 - 【請求項4】 請求項1,2または3記載の演算装置を
使用したことを特徴とするプログラマブルコントロー
ラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7050892A JPH08249019A (ja) | 1995-03-10 | 1995-03-10 | 演算装置およびその演算装置を使用したプログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7050892A JPH08249019A (ja) | 1995-03-10 | 1995-03-10 | 演算装置およびその演算装置を使用したプログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08249019A true JPH08249019A (ja) | 1996-09-27 |
Family
ID=12871391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7050892A Withdrawn JPH08249019A (ja) | 1995-03-10 | 1995-03-10 | 演算装置およびその演算装置を使用したプログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08249019A (ja) |
-
1995
- 1995-03-10 JP JP7050892A patent/JPH08249019A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0349004A3 (en) | Data processor capable of treating interrupt at a high speed | |
JPH08249019A (ja) | 演算装置およびその演算装置を使用したプログラマブルコントローラ | |
JPH06324861A (ja) | Cpu制御システム及び制御方法 | |
JPH08249024A (ja) | プログラマブルコントローラ | |
JP3330767B2 (ja) | 情報処理装置および情報処理装置におけるトレース取得方法 | |
JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
JP3350699B2 (ja) | プログラマブルコントローラ | |
JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
JPS63247861A (ja) | コプロセツサ制御方法 | |
JPH0934516A (ja) | シーケンス制御用プログラマブルコントローラ | |
JPH0795288B2 (ja) | マイクロコンピュータ | |
JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
JPH01145750A (ja) | 命令制御方式 | |
JPH0652482B2 (ja) | シーケンスコントローラ | |
JPH0635757A (ja) | Cpuの異常検出装置 | |
JPH01271847A (ja) | プログラムデバッグ方式 | |
JPH08249184A (ja) | 演算装置およびその演算装置を使用したプログラマブルコントローラ | |
JPH05143391A (ja) | 仮想記憶方式のコンピユータにおけるメモリトレース方法 | |
JPH04102959A (ja) | 情報処理装置の例外処理方式 | |
JPH07210403A (ja) | タスク切換システム | |
JPS6141016B2 (ja) | ||
JPH05108342A (ja) | プログラマブル制御装置 | |
JPH07334215A (ja) | プログラマブルコントローラのシーケンス制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |