JPH08236786A - Capacitive acceleration sensor and manufacture thereof - Google Patents
Capacitive acceleration sensor and manufacture thereofInfo
- Publication number
- JPH08236786A JPH08236786A JP7042164A JP4216495A JPH08236786A JP H08236786 A JPH08236786 A JP H08236786A JP 7042164 A JP7042164 A JP 7042164A JP 4216495 A JP4216495 A JP 4216495A JP H08236786 A JPH08236786 A JP H08236786A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- acceleration sensor
- single crystal
- oxide film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001133 acceleration Effects 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 175
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 156
- 239000010703 silicon Substances 0.000 claims abstract description 156
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 153
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 14
- 229910021426 porous silicon Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000003513 alkali Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 40
- 238000002161 passivation Methods 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
- G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
- G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends
Landscapes
- Pressure Sensors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、静電容量式加速度セン
サ及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitance type acceleration sensor and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、自動車におけるＡＢＳ（アンチロ
ックブレーキシステム）、エアバッグシステム、サスペ
ンションコントロールシステム等に利用される加速度セ
ンサとして、例えば図１１に示すような加速度センサ５
１が知られている。2. Description of the Related Art Conventionally, as an acceleration sensor used in an ABS (antilock brake system), an airbag system, a suspension control system, etc. in an automobile, an acceleration sensor 5 as shown in FIG.
1 is known.
【０００３】加速度センサ５１は静電容量式であって、
ガラス基板５２の凹部５３に形成された固定電極５４
と、シリコン基板５５のマス部５６の上面に形成された
可動電極５７とによりコンデンサが構成されている。マ
ス部５６は、シリコン基板５５に形成された片持梁５８
により支持されている。この加速度センサ５１に加速度
が印加されると、その加速度によってマス部５６が変移
して固定電極５４と可動電極５７との間隔が変化する。
即ち、固定電極５４と可動電極５７とにより構成される
コンデンサの容量が印加される加速度に応じて変化す
る。このコンデンサの容量の変化を検出することによっ
て加速度の大きさを検出することができるようになって
いる。The acceleration sensor 51 is a capacitance type,
Fixed electrode 54 formed in recess 53 of glass substrate 52
And a movable electrode 57 formed on the upper surface of the mass portion 56 of the silicon substrate 55 form a capacitor. The mass portion 56 is a cantilever beam 58 formed on the silicon substrate 55.
Supported by When acceleration is applied to the acceleration sensor 51, the mass portion 56 is displaced by the acceleration and the distance between the fixed electrode 54 and the movable electrode 57 is changed.
That is, the capacitance of the capacitor formed by the fixed electrode 54 and the movable electrode 57 changes according to the applied acceleration. The magnitude of acceleration can be detected by detecting the change in the capacitance of the capacitor.
【０００４】[0004]
【発明が解決しようとする課題】ところで、加速度セン
サ５１は、凹部５３を形成したガラス基板５２と、表裏
両面からエッチングによりマス部５６及び片持梁５８を
形成したシリコン基板５５とが陽極接合技術等を用いて
接合され構成されている。そのため、固定電極５４と可
動電極５７との間隔を一定にすることは難しく、ばらつ
く場合がある。また、ガラス基板５２とシリコン基板５
５との熱膨張係数の違いにより、周囲の温度が変化する
と、その温度変化に従って固定電極５４と可動電極５７
との間隔が変化する。すると、両電極５４，５７により
構成されるコンデンサの容量が温度により変化するの
で、加速度を検出することができないという問題があっ
た。By the way, in the acceleration sensor 51, the glass substrate 52 having the concave portion 53 and the silicon substrate 55 having the mass portion 56 and the cantilever 58 formed by etching from both front and back surfaces are subjected to the anodic bonding technique. Etc. are joined and configured. Therefore, it is difficult to make the interval between the fixed electrode 54 and the movable electrode 57 constant, and there is a case where it varies. In addition, the glass substrate 52 and the silicon substrate 5
When the ambient temperature changes due to the difference in the thermal expansion coefficient between the fixed electrode 54 and the movable electrode 57,
The interval between and changes. Then, the capacitance of the capacitor formed by both electrodes 54 and 57 changes depending on the temperature, so that there is a problem that the acceleration cannot be detected.
【０００５】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、電極の間隔を精度良く
形成することができる静電容量式加速度センサを提供す
ることにある。また、そのような静電容量式加速度セン
サを容易に製造することができる静電容量式加速度セン
サの製造方法を提供するすることにある。The present invention has been made to solve the above problems, and an object of the present invention is to provide a capacitance type acceleration sensor capable of accurately forming an interval between electrodes. Another object of the present invention is to provide a method of manufacturing an electrostatic capacitance type acceleration sensor, which can easily manufacture such an electrostatic capacitance type acceleration sensor.
【０００６】[0006]
【課題を解決するための手段】上記問題点を解決するた
め、請求項１に記載の発明は、固定電極に対して所定の
間隔で保持される可動電極とによりコンデンサを構成
し、加速度に応じて両電極間隔が変化してコンデンサの
容量が変化するようにした静電容量式加速度センサにお
いて、固定電極となる第１の単結晶シリコン基板と、前
記第１の単結晶シリコン基板上に接合された第２の単結
晶シリコン基板と、前記第２の単結晶シリコン基板に形
成された可動電極となるマス部と、前記第２の単結晶シ
リコン基板に形成され、前記マス部を第１の単結晶シリ
コン基板から所定の間隔で保持する片持梁とを備えたこ
とを要旨とする。In order to solve the above-mentioned problems, the invention according to claim 1 forms a capacitor with a movable electrode held at a predetermined interval with respect to a fixed electrode, and responds to the acceleration. In the capacitance type acceleration sensor in which the distance between both electrodes is changed to change the capacitance of the capacitor, the first single crystal silicon substrate serving as the fixed electrode is bonded to the first single crystal silicon substrate. A second single crystal silicon substrate, a mass portion to be a movable electrode formed on the second single crystal silicon substrate, and a second single crystal silicon substrate formed on the second single crystal silicon substrate. The gist of the present invention is to provide a cantilever which holds the crystalline silicon substrate at a predetermined distance.
【０００７】請求項２に記載の発明は、請求項１に記載
の静電容量式加速度センサにおいて、前記第２の単結晶
シリコン基板には、前記第１の単結晶シリコン基板に接
続される電極取り出し部が形成されたことを要旨とす
る。According to a second aspect of the present invention, in the capacitance type acceleration sensor according to the first aspect, the second single crystal silicon substrate is provided with an electrode connected to the first single crystal silicon substrate. The gist is that the take-out portion is formed.
【０００８】請求項３に記載の発明は、請求項１又は２
に記載の静電容量式加速度センサにおいて、前記マス部
は、前記第１の単結晶シリコン基板上に接合された第２
の単結晶シリコン基板に対して不純物拡散により形成さ
れたことを要旨とする。The invention described in claim 3 is the invention according to claim 1 or 2.
In the capacitance type acceleration sensor described in the paragraph [1], the mass part may be a second bonding part bonded on the first single crystal silicon substrate.
The gist is that the single crystal silicon substrate is formed by impurity diffusion.
【０００９】請求項４に記載の発明は、不純物拡散によ
り第２のシリコン基板に、前記空間部に対応した領域の
第１のｐ+ シリコン層を形成する工程と、前記第２のシ
リコン基板表面に、前記第１のシリコン基板とマス部間
の間隔に対応した厚みの酸化膜を前記空間部に対応した
領域に形成する工程と、前記第２のシリコン基板と第１
のシリコン基板とを、前記酸化膜を挟んで接合する工程
と、不純物拡散により、第２のシリコン基板に、マス部
に対応した領域に前記酸化膜に到達する深さのｎ+ シリ
コン層を形成する工程と、不純物拡散により、第２のシ
リコン基板に、前記第１のｐ+ シリコン層に到達する深
さの略コ字状の第２のｐ+ シリコン層を形成する工程
と、陽極化成により、前記第１，第２のｐ+ シリコン層
を多孔質シリコン層に変化させる工程と、前記多孔質シ
リコン層をアルカリエッチングにより除去する工程と、
前記酸化膜をエッチングにより除去する工程とから製造
するようにした。According to a fourth aspect of the present invention, a step of forming a first p + silicon layer in a region corresponding to the space portion on the second silicon substrate by impurity diffusion, and the surface of the second silicon substrate. A step of forming an oxide film having a thickness corresponding to the distance between the first silicon substrate and the mass portion in a region corresponding to the space portion, and the second silicon substrate and the first silicon substrate.
And the silicon substrate with the oxide film sandwiched between them, and by impurity diffusion, an n + silicon layer having a depth reaching the oxide film is formed in the region corresponding to the mass portion on the second silicon substrate. And a step of forming an approximately U-shaped second p + silicon layer having a depth reaching the first p + silicon layer on the second silicon substrate by impurity diffusion, and anodizing. A step of converting the first and second p + silicon layers into a porous silicon layer, and a step of removing the porous silicon layer by alkaline etching,
It is manufactured by a step of removing the oxide film by etching.
【００１０】[0010]
【作用】従って、請求項１に記載の発明によれば、固定
電極となる第１の単結晶シリコン基板上には、第２の単
結晶シリコン基板が接合される。その第２の単結晶シリ
コン基板に形成された可動電極となるマス部は、第２の
単結晶シリコン基板に形成された片持梁により第１の単
結晶シリコン基板から所定の間隔で保持され、その第１
のシリコン基板とマス部とによりコンデンサが構成され
る。Therefore, according to the first aspect of the present invention, the second single crystal silicon substrate is bonded onto the first single crystal silicon substrate serving as the fixed electrode. The mass portion to be the movable electrode formed on the second single crystal silicon substrate is held at a predetermined distance from the first single crystal silicon substrate by the cantilever formed on the second single crystal silicon substrate, The first
A capacitor is composed of the silicon substrate and the mass portion.
【００１１】また、請求項２に記載の発明によれば、第
２の単結晶シリコン基板には、第１の単結晶シリコン基
板に接続される電極取り出し部が形成される。また、請
求項３に記載の発明によれば、マス部は、第１の単結晶
シリコン基板上に接合された第２の単結晶シリコン基板
に対して不純物拡散により形成される。According to the second aspect of the invention, the electrode lead-out portion connected to the first single crystal silicon substrate is formed on the second single crystal silicon substrate. Further, according to the invention described in claim 3, the mass portion is formed by impurity diffusion with respect to the second single crystal silicon substrate bonded on the first single crystal silicon substrate.
【００１２】また、請求項４に記載の発明によれば、先
ず不純物拡散により第２のシリコン基板に、空間部に対
応した領域の第１のｐ+ シリコン層と、第１のシリコン
基板とマス部間の間隔に対応した厚みの酸化膜とが形成
される。その第２のシリコン基板は、酸化膜を挟んで第
１のシリコン基板と接合される。接合された第２シリコ
ン基板には、不純物拡散により、マス部に対応した領域
に酸化膜に到達する深さのｎ+ シリコン層が形成され、
次に、不純物拡散により、第１のｐ+ シリコン層に到達
する深さの略コ字状の第２のｐ+ シリコン層が形成され
る。そして、陽極化成により、第１，第２のｐ+ シリコ
ン層を多孔質シリコン層に変化され、その多孔質シリコ
ン層がアルカリエッチングした後、酸化膜がエッチング
により除去される。According to the fourth aspect of the invention, first, impurity diffusion is performed on the second silicon substrate to form a first p + silicon layer in a region corresponding to the space, the first silicon substrate and the mass. An oxide film having a thickness corresponding to the space between the parts is formed. The second silicon substrate is bonded to the first silicon substrate with the oxide film interposed therebetween. On the bonded second silicon substrate, an n + silicon layer having a depth reaching the oxide film is formed in a region corresponding to the mass portion by impurity diffusion.
Then, the impurity diffusion depth substantially U-shaped second p + silicon layer to reach the first p + silicon layer is formed. Then, by anodization, the first and second p + silicon layers are changed into porous silicon layers, and after the porous silicon layers are alkali-etched, the oxide film is removed by etching.
【００１３】[0013]
【実施例】以下、本発明を具体化した一実施例を図１〜
図８に従って説明する。図１（ａ）（ｂ）は、本実施例
の静電容量式加速度センサ（以下、単に加速度センサと
いう）１の概略構成図である。図１（ｂ）に示すよう
に、ｎ+ 単結晶シリコンよりなる第１のシリコン基板２
の上面には、ｎ- 単結晶シリコンよりなる第２のシリコ
ン基板３が接合され、両シリコン基板２，３により半導
体基板４が構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment embodying the present invention will now be described with reference to FIGS.
This will be described with reference to FIG. 1A and 1B are schematic configuration diagrams of a capacitance type acceleration sensor (hereinafter, simply referred to as an acceleration sensor) 1 of the present embodiment. As shown in FIG. 1B, a first silicon substrate 2 made of n + single crystal silicon
A second silicon substrate 3 made of n − single crystal silicon is bonded to the upper surface of the semiconductor substrate 4, and the silicon substrate 2 and 3 constitute a semiconductor substrate 4.
【００１４】図１（ａ）に示すように、第２のシリコン
基板３には、略直方体状の片持梁５が形成されている。
片持梁５は、第２のシリコン基板３よりも薄く形成され
ており、片持梁５と第１のシリコン基板２上面との間に
空間部６が形成されている。As shown in FIG. 1 (a), a cantilever 5 having a substantially rectangular parallelepiped shape is formed on the second silicon substrate 3.
The cantilever 5 is formed thinner than the second silicon substrate 3, and a space 6 is formed between the cantilever 5 and the upper surface of the first silicon substrate 2.
【００１５】片持梁５はｎ- 単結晶シリコンよりなり、
その基端部は第２のシリコン基板３に接続されて、片持
梁５と第２のシリコン基板３との間に所定の間隔を開け
て略コ字状の開口部７が形成されている。そして、第２
のシリコン基板３に対して後述する方法により空間部６
及び開口部７を形成することにより片持梁５が形成され
ている。従って、片持梁５は、ｎ- 単結晶シリコンによ
り構成されている。The cantilever 5 is made of n - single crystal silicon,
A base end portion thereof is connected to the second silicon substrate 3, and a substantially U-shaped opening 7 is formed between the cantilever 5 and the second silicon substrate 3 with a predetermined gap. . And the second
The space 6 is formed on the silicon substrate 3 of FIG.
And the cantilever 5 is formed by forming the opening 7. Therefore, the cantilever 5 is composed of n − single crystal silicon.
【００１６】片持梁５には、マス部８が設けられてい
る。マス部８は、不純物拡散により形成されたｎ+ シリ
コンよりなり、略直方体状に形成されている。そのマス
部８は、片持梁５により第１のシリコン基板２の上面か
ら所定の間隔を開けて保持されている。そして、第１の
シリコン基板２とマス部８とにより、第１のシリコン基
板２を固定電極、マス部８を可動電極とするコンデンサ
が構成されている。A mass portion 8 is provided on the cantilever 5. The mass portion 8 is made of n + silicon formed by impurity diffusion and has a substantially rectangular parallelepiped shape. The mass portion 8 is held by the cantilever 5 at a predetermined distance from the upper surface of the first silicon substrate 2. Then, the first silicon substrate 2 and the mass portion 8 constitute a capacitor having the first silicon substrate 2 as a fixed electrode and the mass portion 8 as a movable electrode.
【００１７】また、図１（ｂ）に示すように、第２のシ
リコン基板３には、電極取り出し部９が形成されてい
る。電極取り出し部９は、第２のシリコン基板３に対し
て不純物拡散により形成されたｎ+ シリコンよりなり、
第２のシリコン基板３を貫通して第１のシリコン基板２
に電気的に接続されている。Further, as shown in FIG. 1B, an electrode lead-out portion 9 is formed on the second silicon substrate 3. The electrode lead-out portion 9 is made of n + silicon formed by impurity diffusion with respect to the second silicon substrate 3,
The first silicon substrate 2 is penetrated through the second silicon substrate 3.
Is electrically connected to
【００１８】この加速度センサ１に加速度が印加される
と、その加速度に従って片持梁５がたわんでマス部８が
変移する。すると、第１のシリコン基板２とマス部８と
の間隔が変化する。すると、第１のシリコン基板２とマ
ス部８とにより構成されるコンデンサの容量が変化す
る。このコンデンサの容量の変化を検出することによ
り、印加される加速度を検知することができるようにな
っている。When acceleration is applied to the acceleration sensor 1, the cantilever beam 5 bends in accordance with the acceleration and the mass portion 8 shifts. Then, the distance between the first silicon substrate 2 and the mass portion 8 changes. Then, the capacitance of the capacitor formed by the first silicon substrate 2 and the mass portion 8 changes. By detecting the change in the capacitance of the capacitor, the applied acceleration can be detected.
【００１９】固定電極となる第１のシリコン基板２はｎ
+ 単結晶シリコンよりなり、可動電極となるマス部８が
形成された第２のシリコン基板はｎ- 単結晶シリコンよ
りなる。従って、第１，第２のシリコン基板２，３の熱
膨張係数は同じである。また、マス部８及び電極取り出
し部は第２のシリコン基板３に不純物拡散により形成さ
れたｎ+ シリコンである。従って、マス部８及び電極取
り出し部９の熱膨張係数は、第１，第２のシリコン基板
２，３の熱膨張係数と同じとなる。従って、加速度セン
サ１の周囲の温度が変化しても、第１のシリコン基板２
と第２のシリコン基板３は同じように変化する。更に、
マス部８及び電極取り出し部９もまた第１のシリコン基
板２と同様に変化する。その結果、固定電極となる第１
のシリコン基板２と可動電極となるマス部８との間隔は
変化しないので、第１のシリコン基板２とマス部８とに
より構成されるコンデンサの容量は温度により変化しな
い。The first silicon substrate 2 serving as a fixed electrode is n
The second silicon substrate made of + single-crystal silicon and provided with the mass portion 8 serving as the movable electrode is made of n − single-crystal silicon. Therefore, the thermal expansion coefficients of the first and second silicon substrates 2 and 3 are the same. The mass portion 8 and the electrode lead-out portion are n + silicon formed by impurity diffusion in the second silicon substrate 3. Therefore, the thermal expansion coefficients of the mass portion 8 and the electrode lead-out portion 9 are the same as those of the first and second silicon substrates 2 and 3. Therefore, even if the temperature around the acceleration sensor 1 changes, the first silicon substrate 2
And the second silicon substrate 3 changes in the same way. Furthermore,
The mass portion 8 and the electrode lead-out portion 9 also change in the same manner as the first silicon substrate 2. As a result, the first becomes a fixed electrode
Since the distance between the silicon substrate 2 and the mass portion 8 serving as the movable electrode does not change, the capacitance of the capacitor formed by the first silicon substrate 2 and the mass portion 8 does not change with temperature.
【００２０】図１（ｂ）に示すように、第２のシリコン
基板３の上面には、層間絶縁層として薄い酸化膜（Ｓｉ
Ｏ2 膜）１０が形成されている。この酸化膜１０の上面
には、スパッタリングや真空蒸着等の物理的成膜法等に
よって、配線パターン１１，１２及びボンディングパッ
ド１３，１４が形成されている。また、前記酸化膜１０
の所定部分、即ちマス部８の上側となる部分には、層間
接続用のコンタクトホール１５が、電極取り出し部９の
上側となる部分にはコンタクトホール１６が形成されて
いる。コンタクトホール１５は配線パターン１１とその
下層にあるマス部８とを電気的に接続し、コンタクトホ
ール１６は配線パターン１２とその下層にある電極取り
出し部９とを電気的に接続している。そして、これらの
配線パターン１１，１２は、シリコン基板２の外縁部上
面に配置されたボンディングパッド１３，１４にそれぞ
れ電気的に接続されている。酸化膜１０の上面には、表
層における絶縁を図るための薄いパッシベーション膜１
７が、上記の物理的成膜法等によって形成されている。
前記パッシベーション膜１７の所定部分に設けられた開
口部１７ａ，１７ｂからは、ボンディングパッド１３，
１４がそれぞれ露出されている。As shown in FIG. 1B, a thin oxide film (Si) is formed as an interlayer insulating layer on the upper surface of the second silicon substrate 3.
An O 2 film) 10 is formed. Wiring patterns 11 and 12 and bonding pads 13 and 14 are formed on the upper surface of the oxide film 10 by a physical film forming method such as sputtering or vacuum deposition. In addition, the oxide film 10
A contact hole 15 for interlayer connection is formed in a predetermined portion, that is, a portion above the mass portion 8, and a contact hole 16 is formed in a portion above the electrode lead-out portion 9. The contact hole 15 electrically connects the wiring pattern 11 and the mass portion 8 in the lower layer thereof, and the contact hole 16 electrically connects the wiring pattern 12 and the electrode lead-out portion 9 in the lower layer thereof. The wiring patterns 11 and 12 are electrically connected to the bonding pads 13 and 14 arranged on the upper surface of the outer edge portion of the silicon substrate 2, respectively. On the upper surface of the oxide film 10, a thin passivation film 1 for insulating the surface layer is provided.
7 is formed by the above physical film forming method or the like.
From the openings 17a, 17b provided in the predetermined portion of the passivation film 17, the bonding pad 13,
14 are exposed.
【００２１】図２は、加速度センサ１の等価回路図であ
る。コンデンサＣの一方の電極は固定電極となる第１の
シリコン基板２により構成され、他方の電極は可動電極
となるマス部８により構成される。マス部８に配線パタ
ーン１１を介して接続されたボンディングパッド１３は
一方の出力端子１８を構成し、第１のシリコン基板２に
電極取り出し部９及び配線パターン１２を介して接続さ
れたボンディングパッド１４は他方の出力端子１９を構
成する。FIG. 2 is an equivalent circuit diagram of the acceleration sensor 1. One electrode of the capacitor C is composed of the first silicon substrate 2 serving as a fixed electrode, and the other electrode is composed of the mass portion 8 serving as a movable electrode. The bonding pad 13 connected to the mass portion 8 via the wiring pattern 11 constitutes one output terminal 18, and the bonding pad 14 connected to the first silicon substrate 2 via the electrode lead-out portion 9 and the wiring pattern 12. Constitutes the other output terminal 19.
【００２２】そして、加速度センサ１に加速度が印加さ
れると、その加速度に応じてマス部８が変移してマス部
８と第１のシリコン基板２との間隔が変化する。その間
隔の変化に応じてコンデンサＣの容量が変化する。この
コンデンサＣの容量の変化を出力端子１８，１９を介し
て検出することにより、加速度を検知することができる
ようになっている。When acceleration is applied to the acceleration sensor 1, the mass portion 8 shifts according to the acceleration and the distance between the mass portion 8 and the first silicon substrate 2 changes. The capacitance of the capacitor C changes according to the change in the interval. The acceleration can be detected by detecting the change in the capacitance of the capacitor C through the output terminals 18 and 19.
【００２３】尚、第２のシリコン基板３に形成された片
持梁５は、コンデンサＣに並列に接続された抵抗Ｒとな
る。片持梁５は、ｎ- シリコンよりなり、マス部８や第
１のシリコン基板２及び電極取り出し部９を構成するｎ
+ シリコンに比べて高抵抗である。そのため、片持梁５
よりなる抵抗Ｒの影響を無視することができる。The cantilever 5 formed on the second silicon substrate 3 serves as a resistor R connected in parallel with the capacitor C. The cantilever 5 is made of n - silicon and constitutes the mass portion 8, the first silicon substrate 2 and the electrode lead-out portion 9.
+ Higher resistance than silicon. Therefore, cantilever 5
It is possible to ignore the influence of the resistance R.
【００２４】上記のように構成された加速度センサ１を
実装する場合、別の基板（例えば、コンデンサＣの容量
変化に応じた検出信号を出力するための信号処理回路部
等を形成したマザーボード）の上面にダイボンド材等を
用いて実装する。そして、ワイヤボンディング法によ
り、図示しないボンディングワイヤを用いてボンディン
グパッド１３，１４と別の基板上に形成した配線パター
ンとを電気的に接続する。When the acceleration sensor 1 configured as described above is mounted, it is mounted on another substrate (for example, a mother board on which a signal processing circuit unit for outputting a detection signal according to the capacitance change of the capacitor C is formed). It is mounted on the top surface using a die bond material or the like. Then, by the wire bonding method, the bonding pads (not shown) are used to electrically connect the bonding pads 13 and 14 to a wiring pattern formed on another substrate.
【００２５】次に、上記の加速度センサ１の製造方法を
図３〜図８に基づいて説明する。先ず、図３に示すよう
に、ｎ- シリコンよりなる第２のシリコン基板３の表面
に図示しない酸化膜（ＳｉＯ2 膜）を形成し、その酸化
膜に対してフォトエッチングを行うことにより、空間部
６に対応した領域の開口部を形成する。その開口部から
第２のシリコン基板３に対してイオン注入等によってほ
う素を打ち込み、更にそのほう素を熱拡散させる。この
結果、第２のシリコン基板３に第１のｐ+シリコン層２
１が形成される。その後、エッチングにより酸化膜を除
去する。次に、第２のシリコン基板３の上面に、第１の
シリコン基板２とマス部８との間隔に相当する厚みの酸
化膜２２を形成し、その酸化膜２２に対してフォトエッ
チングを行うことにより、空間部６以外の領域の酸化膜
２２を除去する。Next, a method of manufacturing the acceleration sensor 1 will be described with reference to FIGS. First, as shown in FIG. 3, an oxide film (SiO 2 film) (not shown) is formed on the surface of the second silicon substrate 3 made of n − silicon, and the oxide film is photoetched to obtain a space. An opening in a region corresponding to the portion 6 is formed. Boron is implanted into the second silicon substrate 3 through the opening by ion implantation or the like, and the boron is further thermally diffused. As a result, the first p + silicon layer 2 is formed on the second silicon substrate 3.
1 is formed. After that, the oxide film is removed by etching. Next, an oxide film 22 having a thickness corresponding to the distance between the first silicon substrate 2 and the mass portion 8 is formed on the upper surface of the second silicon substrate 3, and the oxide film 22 is photoetched. Thus, the oxide film 22 in the region other than the space 6 is removed.
【００２６】次に、図４に示すように、第２のシリコン
基板３と、ｎ+ シリコンよりなる第１のシリコン基板２
とを酸化膜２２を挟むようにして接合して半導体基板４
を形成する。即ち、第２のシリコン基板３の上面に形成
した酸化膜２２を、第１のシリコン基板２の上面に向け
て重ね合わせて接合する。この接合方法としては、陽極
接合，直接接合，拡散接合いずれの方法を用いてもよ
い。この結果、第１，第２のシリコン基板２，３内に、
第１のｐ+ シリコン層２１と酸化膜２２とが埋め込まれ
た状態となる。次に、第２のシリコン基板３の裏面（図
４において上方）をラッピングすることにより、第１，
第２のシリコン基板２，３よりなる半導体基板４を所望
の厚さに形成する。Next, as shown in FIG. 4, the second silicon substrate 3 and the first silicon substrate 2 made of n + silicon are used.
And the semiconductor substrate 4 are bonded to each other with the oxide film 22 interposed therebetween.
To form. That is, the oxide film 22 formed on the upper surface of the second silicon substrate 3 is superposed and bonded toward the upper surface of the first silicon substrate 2. As this bonding method, any of anodic bonding, direct bonding, and diffusion bonding may be used. As a result, in the first and second silicon substrates 2 and 3,
The first p + silicon layer 21 and the oxide film 22 are buried. Next, by lapping the back surface (upper side in FIG. 4) of the second silicon substrate 3,
A semiconductor substrate 4 made of the second silicon substrates 2 and 3 is formed to a desired thickness.
【００２７】図５に示すように、半導体基板４の上面
（図５において上方）に酸化膜２３を形成し、その酸化
膜２３にフォトエッチングを行うことにより、マス部８
に対応した領域の開口部２３ａを形成する。また、電極
取り出し部９に対応した領域の開口部２３ｂを形成す
る。両開口部２３ａ，２３ｂから第２のシリコン基板３
に対してイオン注入等によってリンを打ち込み、更にそ
のリンを熱拡散させる。この結果、マス部８に対応した
第１のｎ+ シリコン層２４と、電極取り出し部９に対応
した第２のｎ+ シリコン層２５とが形成される。第１の
ｎ+ シリコン層２４は、酸化膜２２に到達する深さとな
り、第２のｎ+ シリコン層２５は、第１のシリコン基板
２に到達する。その後、エッチングにより表面の酸化膜
２３を除去する。As shown in FIG. 5, an oxide film 23 is formed on the upper surface (upper side in FIG. 5) of the semiconductor substrate 4, and the oxide film 23 is photoetched to form the mass portion 8.
The opening 23a in the region corresponding to is formed. Further, the opening 23b in a region corresponding to the electrode lead-out portion 9 is formed. From both openings 23a and 23b to the second silicon substrate 3
Then, phosphorus is implanted by ion implantation or the like, and the phosphorus is thermally diffused. As a result, the first n + silicon layer 24 corresponding to the mass portion 8 and the second n + silicon layer 25 corresponding to the electrode lead-out portion 9 are formed. The first n + silicon layer 24 reaches a depth reaching the oxide film 22, and the second n + silicon layer 25 reaches the first silicon substrate 2. After that, the oxide film 23 on the surface is removed by etching.
【００２８】熱拡散処理を行う場合、第２のシリコン基
板３に打ち込まれ第１のｎ+ シリコン層２４を形成する
ための不純物は、埋め込まれた酸化膜２２により拡散が
阻害される。従って、第２のシリコン基板３に打ち込ま
れたリンは、熱拡散により酸化膜２２に到達し、その酸
化膜２２により拡散が阻害されてそれ以上深く拡散しな
い。従って、この酸化膜２２を後に説明する方法により
除去することにより、第１のシリコン基板２と第１のｎ
+ シリコン層２４、即ちマス部８との厚さを精度良く形
成することができる。When the thermal diffusion process is carried out, the diffusion of impurities buried in the second silicon substrate 3 to form the first n + silicon layer 24 is hindered by the buried oxide film 22. Therefore, phosphorus that has been implanted into the second silicon substrate 3 reaches the oxide film 22 by thermal diffusion, and the diffusion is blocked by the oxide film 22 and does not diffuse further deeply. Therefore, by removing the oxide film 22 by the method described later, the first silicon substrate 2 and the first n substrate 2 are removed.
+ The thickness of the silicon layer 24, that is, the mass portion 8 can be accurately formed.
【００２９】次に、図６に示すように、半導体基板４の
上面に酸化膜２６を形成し、その酸化膜２６に対してフ
ォトエッチングを行うことによって、略コ字状の開口部
２６ａを形成する。その開口部２６ａからイオン注入等
によってほう素を打ち込み、更にそのほう素を熱拡散さ
せる。この結果、第１のｐ+ シリコン層に到達する深さ
の第２のｐ+ シリコン層２７が形成される。この後、エ
ッチングによって酸化膜２６を除去する。Next, as shown in FIG. 6, an oxide film 26 is formed on the upper surface of the semiconductor substrate 4, and the oxide film 26 is photoetched to form a substantially U-shaped opening 26a. To do. Boron is implanted through the opening 26a by ion implantation or the like, and the boron is further thermally diffused. As a result, the second p + silicon layer 27 having a depth that reaches the first p + silicon layer is formed. After that, the oxide film 26 is removed by etching.
【００３０】図７に示すように、半導体基板４の上面
に、層間絶縁膜として新たな酸化膜１０を形成する。次
いで、フォトエッチングを行うことによって、酸化膜１
０にコンタクトホール１５，１６を形成する。この半導
体基板４に対してアルミニウム（Ａｌ）のスパッタリン
グまたは真空蒸着を行った後、フォトリソグラフィを行
うことによって、配線パターン１１，１２及びボンディ
ングパッド１３，１４を形成する。As shown in FIG. 7, a new oxide film 10 is formed as an interlayer insulating film on the upper surface of the semiconductor substrate 4. Then, the oxide film 1 is formed by performing photoetching.
Contact holes 15 and 16 are formed at 0. The wiring patterns 11 and 12 and the bonding pads 13 and 14 are formed by performing photolithography after performing sputtering or vacuum deposition of aluminum (Al) on the semiconductor substrate 4.
【００３１】次いで、ＣＶＤ等によってＳｉＮやＳｉ3
Ｎ4 などを堆積させることにより、半導体基板４の上面
にパッシベーション膜１７を形成し、配線パターン１
１，１２を被覆する。前記パッシベーション工程におい
て、パッシベーション膜１７には、ボンディングパッド
１３，１４を露出させるための開口部１７ａ，１７ｂが
形成される。また、パッシベーション膜１７には、略コ
字状の開口部１７ｃが形成される。この後、開口部１７
ｃから酸化膜１０を除去することによって、第２のｐ+
シリコン層２７の上面を露出させる。Then, SiN or Si 3 is formed by CVD or the like.
The passivation film 17 is formed on the upper surface of the semiconductor substrate 4 by depositing N 4 or the like, and the wiring pattern 1
1 and 12 are coated. In the passivation process, openings 17a and 17b for exposing the bonding pads 13 and 14 are formed in the passivation film 17. Further, the passivation film 17 has a substantially U-shaped opening 17c. After this, the opening 17
By removing the oxide film 10 from c, the second p +
The upper surface of the silicon layer 27 is exposed.
【００３２】次いで、図８に示すように、パッシベーシ
ョン膜１７の上面を全体的にエッチングレジスト２８で
被覆する。そして、フォトリソグラフィによって、第２
のｐ + シリコン層２７の上面にあたる部分に略コ字状の
開口部２８ａを形成する。この半導体基板４に対して陽
極化成処理を行う。陽極化成処理は、電解液中で基板を
陽極として電流を流すことにより、多孔質Ｓｉ・ＳｉＯ
2 あるいは多孔質のＡｌ2 Ｏ3 を生成する工程をいう。
即ち、半導体基板４をふっ酸水溶液中に浸漬し、半導体
基板４を陽極として電流を流す。すると、開口部２８ａ
により第２のｐ + シリコン層２７のみが露出しているの
で、その第２のｐ+ シリコン層２７と第１のｐ+ シリコ
ン層２２とが選択的に多孔質シリコン層２９に変化す
る。Then, as shown in FIG.
The upper surface of the insulating film 17 is entirely covered with the etching resist 28.
To cover. Then, by photolithography, the second
P +The upper surface of the silicon layer 27 has a substantially U-shaped
The opening 28a is formed. This semiconductor substrate 4
Perform pole chemical treatment. The anodization treatment is performed on the substrate in the electrolyte.
Porous Si / SiO by passing an electric current as an anode
2Or porous Al2O3The process of generating
That is, the semiconductor substrate 4 is immersed in a hydrofluoric acid aqueous solution to
A current is passed through the substrate 4 as an anode. Then, the opening 28a
By the second p +Only the silicon layer 27 is exposed
And the second p+Silicon layer 27 and first p+Silico
Layer 22 is selectively changed to a porous silicon layer 29.
It
【００３３】次に、ＴＭＡＨ（テトラメチルアンモニウ
ムハイドロオキサイド）等でアルカリエッチングを行う
ことによって、多孔質シリコン層２９をエッチングす
る。第１，第２のｐ+ シリコン層２２，２７は、陽極化
成を経て多孔質化シリコン層２９に変化させることによ
り、アルカリに溶解しやすくなっている。その結果、多
孔質シリコン層２９が選択的にエッチングされる。Next, the porous silicon layer 29 is etched by performing alkali etching with TMAH (tetramethylammonium hydroxide) or the like. The first and second p + silicon layers 22 and 27 are easily dissolved in alkali by changing into a porous silicon layer 29 through anodization. As a result, the porous silicon layer 29 is selectively etched.
【００３４】更に、酸化膜２２をふっ酸を用いて選択的
にエッチングする。この酸化膜２２を除去することによ
りマス部８と第１のシリコン基板２との間の間隔が形成
される。最後に、不要となったエッチングレジスト２８
を除去すると、図１に示される加速度センサ１が得られ
る。Further, the oxide film 22 is selectively etched using hydrofluoric acid. By removing the oxide film 22, a space between the mass portion 8 and the first silicon substrate 2 is formed. Finally, the etching resist 28 that is no longer needed
Is removed, the acceleration sensor 1 shown in FIG. 1 is obtained.
【００３５】上記したように、本実施例の加速度センサ
１によれば、第１のシリコン基板２の上面に、酸化膜２
２を挟んで第２のシリコン基板３を接合した。その第２
のシリコン基板３にマス部８を形成し、酸化膜２２を除
去することにより第１のシリコン基板２とマス部８との
間を所定の間隔となるようにした。その結果、第１のシ
リコン基板２とマス部８との間隔は、酸化膜２２の膜厚
となり一定となるので、第１のシリコン基板２とマス部
８との間隔を精度良く形成することができる。As described above, according to the acceleration sensor 1 of this embodiment, the oxide film 2 is formed on the upper surface of the first silicon substrate 2.
The second silicon substrate 3 was bonded with the film 2 sandwiched therebetween. The second
The mass portion 8 is formed on the silicon substrate 3 and the oxide film 22 is removed so that the first silicon substrate 2 and the mass portion 8 have a predetermined space. As a result, the distance between the first silicon substrate 2 and the mass portion 8 becomes the same as the thickness of the oxide film 22, so that the distance between the first silicon substrate 2 and the mass portion 8 can be accurately formed. it can.
【００３６】また、ｎ+ シリコンよりなる第１のシリコ
ン基板２上面に、ｎ- シリコンよりなる第２のシリコン
基板３を接合した。その第２のシリコン基板３に対して
不純物拡散を行うことによりマス部８及び電極取り出し
部９を形成した。また、第２のシリコン基板３に対して
不純物拡散により形成した第１，第２のｐ+ シリコン層
２２，２７を多孔質シリコン層２９に変化させた後、こ
の多孔質シリコン層２９をエッチングにより除去するこ
とにより片持梁５を形成して、可動電極となるマス部８
を固定電極となる第１のシリコン基板２から間隔を開け
て保持するようにした。Further, the second silicon substrate 3 made of n − silicon was bonded to the upper surface of the first silicon substrate 2 made of n + silicon. The mass portion 8 and the electrode lead-out portion 9 were formed by performing impurity diffusion on the second silicon substrate 3. Further, after changing the first and second p + silicon layers 22 and 27 formed by the impurity diffusion into the second silicon substrate 3 into the porous silicon layer 29, the porous silicon layer 29 is etched. A cantilever 5 is formed by removing the mass, and a mass portion 8 serving as a movable electrode is formed.
Was held at a distance from the first silicon substrate 2 serving as a fixed electrode.
【００３７】その結果、第１のシリコン基板２と、第２
のシリコン基板３，マス部８及び電極取り出し部９との
熱膨張係数が同じとなるので、周囲の温度が変化して
も、第１のシリコン基板２とマス部８との間隔が変化せ
ず精度良く保つことができる。そして、第１のシリコン
基板２とマス部８とにより構成されるコンデンサの容量
が変化しないので、温度変化に係わらずに加速度を精度
良く検出することができる。As a result, the first silicon substrate 2 and the second silicon substrate 2
Since the silicon substrate 3, the mass portion 8 and the electrode lead-out portion 9 have the same coefficient of thermal expansion, the distance between the first silicon substrate 2 and the mass portion 8 does not change even if the ambient temperature changes. It can be kept accurate. Then, since the capacitance of the capacitor formed by the first silicon substrate 2 and the mass portion 8 does not change, the acceleration can be accurately detected regardless of the temperature change.
【００３８】また、第１のシリコン基板２を固定電極と
し、その第１のシリコン基板２上に接合した第２のシリ
コン基板３に対して不純物拡散を行うことによりマス部
８を可動電極とするコンデンサを形成した。その結果、
従来の加速度センサ５１ように、ガラス基板５２に固定
電極５４、マス部５６に可動電極５７を形成する必要が
ないので、加速度センサ１の製造工程を簡単にすること
ができる。The first silicon substrate 2 is used as a fixed electrode, and the mass portion 8 is used as a movable electrode by diffusing impurities into the second silicon substrate 3 bonded on the first silicon substrate 2. A capacitor was formed. as a result,
Unlike the conventional acceleration sensor 51, since it is not necessary to form the fixed electrode 54 on the glass substrate 52 and the movable electrode 57 on the mass portion 56, the manufacturing process of the acceleration sensor 1 can be simplified.
【００３９】更にまた、加速度センサ１は、第１のシリ
コン基板２上に接合した第２のシリコン基板３に対して
マス部８等を形成した。従って、第１のシリコン基板２
に対しては、加工されていないので、加速度センサ１を
別の基板に直接実装することができ、実装が容易とな
る。Furthermore, in the acceleration sensor 1, the mass portion 8 and the like are formed on the second silicon substrate 3 bonded on the first silicon substrate 2. Therefore, the first silicon substrate 2
However, since it is not processed, the acceleration sensor 1 can be directly mounted on another substrate, which facilitates mounting.
【００４０】また、配線パターン１１を介してマス部８
とボンディングパッド１４とを電気的に接続した。第２
のシリコン基板３に電極取り出し部９を形成し、その電
極取り出し部９を配線パターン１２を介してボンディン
グパッド１４に接続した。そのため、第１のシリコン基
板２とマス部８とにより構成されるコンデンサＣの容量
の変化を、加速度センサ１の表面側に形成したボンディ
ングパッド１３，１４を介して容易に出力することがで
きる。Further, the mass portion 8 is provided via the wiring pattern 11.
And the bonding pad 14 were electrically connected. Second
The electrode lead-out portion 9 was formed on the silicon substrate 3 and the electrode lead-out portion 9 was connected to the bonding pad 14 via the wiring pattern 12. Therefore, the change in the capacitance of the capacitor C formed by the first silicon substrate 2 and the mass portion 8 can be easily output via the bonding pads 13 and 14 formed on the front surface side of the acceleration sensor 1.
【００４１】尚、本発明は以下のように変更してもよ
く、その場合にも同様の作用及び効果が得られる。 １）上記実施例では、片持梁５にマス部８を１つ形成し
て１次元の加速度を検出する加速度センサ１に具体化し
たが、２次元又は３次元の加速度センサに具体化しても
よい。例えば、図９（ａ）（ｂ）に示すように、加速度
センサ４１を構成する第２のシリコン基板３に形成した
片持梁５に複数のマス部８ａ〜８ｄを形成する。電極取
り出し部９は、片持梁５及びマス部８ａ〜８ｄを支持す
る支持柱となる。加速度センサ４１は、図１０に示す回
路と等価となる。即ち、各マス部８ａ〜８ｄを可動電極
とし、第１のシリコン基板２を固定電極とするコンデン
サＣ１〜Ｃ４がそれぞれ構成される。図９（ａ）に示す
ｘ軸方向の加速度が印加されると、マス部８ａ，８ｂが
変移してコンデンサＣ１，Ｃ２の容量が変化する。ま
た、ｙ軸方向の加速度が印加されると、マス部８ｃ，８
ｄが変移してコンデンサＣ３，Ｃ４の容量が変化する。
図９（ｂ）に示すＺ軸方向の加速度が印加されると、全
てのマス部８ａ〜８ｄが変移して各コンデンサＣ１〜Ｃ
４の容量が変化する。従って、各コンデンサＣ１〜Ｃ４
それぞれの容量の変化に基づいて印加される加速度とそ
の方向を検知することができる。The present invention may be modified as follows, and in that case, the same operation and effect can be obtained. 1) In the above embodiment, the mass sensor 8 is formed on the cantilever beam 5 to embody the acceleration sensor 1 for detecting one-dimensional acceleration, but it may be embodied as a two-dimensional or three-dimensional acceleration sensor. Good. For example, as shown in FIGS. 9A and 9B, a plurality of mass portions 8a to 8d are formed on the cantilever 5 formed on the second silicon substrate 3 which constitutes the acceleration sensor 41. The electrode lead-out portion 9 serves as a support pillar that supports the cantilever 5 and the mass portions 8a to 8d. The acceleration sensor 41 is equivalent to the circuit shown in FIG. That is, capacitors C1 to C4, each of which has a mass electrode 8a to 8d as a movable electrode and a first silicon substrate 2 as a fixed electrode, are configured. When the acceleration in the x-axis direction shown in FIG. 9A is applied, the mass portions 8a and 8b are displaced and the capacitances of the capacitors C1 and C2 are varied. When acceleration in the y-axis direction is applied, the mass portions 8c, 8c
As d changes, the capacitances of the capacitors C3 and C4 change.
When the acceleration in the Z-axis direction shown in FIG. 9B is applied, all the mass portions 8a to 8d are displaced and the capacitors C1 to C are
The capacity of 4 changes. Therefore, each capacitor C1 to C4
The applied acceleration and its direction can be detected based on the change in each capacitance.
【００４２】２）上記実施例において、図３に示す第１
のシリコン基板２とマス部８との間隔を設定する酸化膜
２２を形成する際に、第２のシリコン基板３の上面に酸
化膜２２を形成し、空間部６以外の領域の酸化膜２２を
除去したが、空間部６のみに選択的に酸化膜２２を形成
するようにしてもよい。例えば、空間部６以外の領域に
チッ化シリコン膜を形成し、チッ化シリコン膜が酸化さ
れにくいことを利用して空間部６の領域に対応した酸化
膜２２を選択的に形成するようにする。2) In the above embodiment, the first shown in FIG.
When forming the oxide film 22 that sets the distance between the silicon substrate 2 and the mass portion 8, the oxide film 22 is formed on the upper surface of the second silicon substrate 3, and the oxide film 22 in the region other than the space 6 is formed. Although the oxide film 22 is removed, the oxide film 22 may be selectively formed only in the space 6. For example, a silicon nitride film is formed in a region other than the space 6 and the oxide film 22 corresponding to the region of the space 6 is selectively formed by utilizing the fact that the silicon nitride film is not easily oxidized. .
【００４３】３）上記実施例において、ＴＭＡＨ以外の
アルカリ系エッチャントとして、例えばＫＯＨ、ヒドラ
ジン、ＥＰＷ（エチレンジアミン−ピロカテコール−
水）等を使用してよい。3) In the above embodiment, examples of alkaline etchants other than TMAH include KOH, hydrazine, EPW (ethylenediamine-pyrocatechol-).
Water) or the like may be used.
【００４４】４）上記実施例において、配線パターン１
１，１２及びボンディングパッド１３，１４を形成する
材料として、Ａｌの他に例えばＡｕ等の金属を用いて実
施してもよい。また、導電性ポリマー等を用いて実施し
てもよい。4) In the above embodiment, the wiring pattern 1
As a material for forming the bonding pads 1 and 12 and the bonding pads 13 and 14, a metal such as Au may be used in addition to Al. Alternatively, a conductive polymer or the like may be used.
【００４５】５）上記実施例では、マス部８を略直方体
状に形成したが、略円柱状等の任意の形状に形成するよ
うにしてもよい。 ６）上記実施例では、第１のシリコン基板２に接続する
電極取り出し部９を形成して構成するコンデンサＣの容
量変化を加速度センサ１の上面から取り出すようにした
が、第１のシリコン基板２から直接取り出すようにして
もよい。即ち、加速度センサ１を別の基板上に形成した
配線パターン上に実装する。この構成によると、マス部
８と別の基板に接続するためのボンディングワイヤを接
続するだけでよいので、実装が簡単になる。尚、このと
き、電極取り出し部９を形成せずに実施してもよい。5) In the above embodiment, the mass portion 8 is formed in a substantially rectangular parallelepiped shape, but it may be formed in any shape such as a substantially cylindrical shape. 6) In the above embodiment, the capacitance change of the capacitor C formed by forming the electrode lead-out portion 9 connected to the first silicon substrate 2 is taken out from the upper surface of the acceleration sensor 1. You may make it take out directly from. That is, the acceleration sensor 1 is mounted on a wiring pattern formed on another substrate. According to this configuration, since it is only necessary to connect the mass portion 8 and the bonding wire for connecting to another substrate, the mounting becomes simple. At this time, it may be carried out without forming the electrode lead-out portion 9.
【００４６】７）上記実施例では、第１のシリコン基板
２とマス部８との間隔を設定する酸化膜２２を第２のシ
リコン基板３に形成したが、第１のシリコン基板２上面
に形成した後、第１，第２のシリコン基板２，３を接合
するようにしてもよい。7) In the above embodiment, the oxide film 22 which sets the distance between the first silicon substrate 2 and the mass portion 8 is formed on the second silicon substrate 3, but it is formed on the upper surface of the first silicon substrate 2. After that, the first and second silicon substrates 2 and 3 may be joined together.
【００４７】８）上記実施例では、酸化膜２２を空間部
６に対応した領域に形成したが、マス部８と第１のシリ
コン基板２との間隔が開けばよく、任意の大きさで形成
してもよい。8) In the above embodiment, the oxide film 22 is formed in the region corresponding to the space portion 6, but it is sufficient if the space between the mass portion 8 and the first silicon substrate 2 is opened, and the oxide film 22 is formed in an arbitrary size. You may.
【００４８】９）上記実施例において、第２のシリコン
基板３にコンデンサＣの容量変化に基づいた検出信号を
出力する信号処理回路部を形成してもよい。この構成に
よると、加速度をより簡単に検出することができる。9) In the above embodiment, the second silicon substrate 3 may be provided with a signal processing circuit section for outputting a detection signal based on the capacitance change of the capacitor C. With this configuration, the acceleration can be detected more easily.
【００４９】以上、この発明の一実施例について説明し
たが、上記実施例から把握できる請求項以外の技術的思
想について、以下にその効果と共に記載する。 イ）請求項１〜３に記載の加速度センサにおいて、片持
梁５に複数のマス部８ａ〜８ｄを形成した。この構成に
よると、容易に３次元加速度センサを構成することがで
きる。Although one embodiment of the present invention has been described above, technical ideas other than the claims which can be understood from the above embodiment will be described below together with their effects. B) In the acceleration sensor according to any one of claims 1 to 3, a plurality of mass portions 8a to 8d are formed on the cantilever 5. With this configuration, the three-dimensional acceleration sensor can be easily configured.
【００５０】[0050]
【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、電極の間隔を精度良く形成すること
が可能な静電容量式加速度センサを提供することができ
る。また、請求項４に記載の発明によれば、静電容量式
加速度センサを容易に製造することが可能な製造方法を
提供することができる。As described in detail above, according to the invention described in claims 1 to 3, it is possible to provide a capacitance type acceleration sensor capable of accurately forming the interval between electrodes. Further, according to the invention described in claim 4, it is possible to provide a manufacturing method capable of easily manufacturing the capacitance type acceleration sensor.
【図１】 (a) は加速度センサの平面図、(b) はA-A 線
断面図。1A is a plan view of an acceleration sensor, and FIG. 1B is a cross-sectional view taken along the line AA.
【図２】 加速度センサの等価回路図。FIG. 2 is an equivalent circuit diagram of the acceleration sensor.
【図３】 加速度センサの製造手順を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing the procedure for manufacturing the acceleration sensor.
【図４】 加速度センサの製造手順を示す概略断面図。FIG. 4 is a schematic cross-sectional view showing the procedure for manufacturing the acceleration sensor.
【図５】 加速度センサの製造手順を示す概略断面図。FIG. 5 is a schematic cross-sectional view showing the manufacturing procedure of the acceleration sensor.
【図６】 加速度センサの製造手順を示す概略断面図。FIG. 6 is a schematic cross-sectional view showing the procedure for manufacturing the acceleration sensor.
【図７】 加速度センサの製造手順を示す概略断面図。FIG. 7 is a schematic cross-sectional view showing the procedure for manufacturing the acceleration sensor.
【図８】 加速度センサの製造手順を示す概略断面図。FIG. 8 is a schematic cross-sectional view showing the procedure for manufacturing the acceleration sensor.
【図９】 (a) は別例の加速度センサの平面図、(b) は
概略断面図。FIG. 9A is a plan view of an acceleration sensor of another example, and FIG. 9B is a schematic sectional view.
【図１０】 別例の加速度センサの等価回路図。FIG. 10 is an equivalent circuit diagram of an acceleration sensor of another example.
【図１１】 従来の加速度センサの概略断面図。FIG. 11 is a schematic sectional view of a conventional acceleration sensor.
２…第１の単結晶シリコン基板、３…第２の単結晶シリ
コン基板、５…片持梁、８…マス部、９…電極取り出し
部。2 ... 1st single crystal silicon substrate, 3 ... 2nd single crystal silicon substrate, 5 ... cantilever, 8 ... mass part, 9 ... electrode extraction part.
Claims (4)
る可動電極とによりコンデンサを構成し、加速度に応じ
て両電極間隔を変化させるようにした静電容量式加速度
センサにおいて、 固定電極となる第１の単結晶シリコン基板（２）と、 前記第１の単結晶シリコン基板（２）上に接合された第
２の単結晶シリコン基板（３）と、 前記第２の単結晶シリコン基板（３）に形成された可動
電極となるマス部（８）と、 前記第２の単結晶シリコン基板（３）に形成され、前記
マス部（８）を第１の単結晶シリコン基板（２）から所
定の間隔で保持する片持梁（５）とを備えた静電容量式
加速度センサ。1. A capacitance type acceleration sensor in which a capacitor is constituted by a movable electrode held at a predetermined distance from a fixed electrode, and the distance between the two electrodes is changed according to acceleration. A first single crystal silicon substrate (2), a second single crystal silicon substrate (3) bonded on the first single crystal silicon substrate (2), and a second single crystal silicon substrate ( 3) a mass portion (8) which will be a movable electrode and is formed on the second single crystal silicon substrate (3), and the mass portion (8) is formed from the first single crystal silicon substrate (2). A capacitive acceleration sensor having a cantilever beam (5) held at a predetermined interval.
は、 前記第１の単結晶シリコン基板（２）に接続される電極
取り出し部（９）が形成された請求項１に記載の静電容
量式加速度センサ。2. The electrode take-out portion (9) connected to the first single crystal silicon substrate (2) is formed on the second single crystal silicon substrate (3). Capacitance type acceleration sensor.
シリコン基板（２）上に接合された第２の単結晶シリコ
ン基板（３）に対して不純物拡散により形成された請求
項１又は２に記載の静電容量式加速度センサ。3. The mass portion (8) is formed by impurity diffusion with respect to a second single crystal silicon substrate (3) bonded onto the first single crystal silicon substrate (2). 1. The capacitance type acceleration sensor according to 1 or 2.
（３）に、前記空間部（６）に対応した領域の第１のｐ
+ シリコン層（２１）を形成する工程と、 前記第２のシリコン基板（３）表面に、前記第１のシリ
コン基板（２）とマス部（８）間の間隔に対応した厚み
の酸化膜（２２）を前記空間部（６）に対応した領域に
形成する工程と、 前記第２のシリコン基板（３）と第１のシリコン基板
（２）とを、前記酸化膜（２）を挟んで接合する工程
と、 不純物拡散により、第２のシリコン基板（３）に、マス
部（８）に対応した領域に前記酸化膜（２２）に到達す
る深さのｎ+ シリコン層（２４）を形成する工程と、 不純物拡散により、第２のシリコン基板（３）に、前記
第１のｐ+ シリコン層（２１）に到達する深さの略コ字
状の第２のｐ+ シリコン層（２７）を形成する工程と、 陽極化成により、前記第１，第２のｐ+ シリコン層（２
１，２７）を多孔質シリコン層（２９）に変化させる工
程と、 前記多孔質シリコン層（２９）をアルカリエッチングに
より除去する工程と、 前記酸化膜（２２）をエッチングにより除去する工程と
からなる静電容量式加速度センサの製造方法。4. The first p-type region in the second silicon substrate (3) corresponding to the space (6) is diffused by impurity diffusion.
+ A step of forming a silicon layer (21), and an oxide film (thickness corresponding to the space between the first silicon substrate (2) and the mass portion (8) on the surface of the second silicon substrate (3) ( 22) is formed in a region corresponding to the space (6), and the second silicon substrate (3) and the first silicon substrate (2) are bonded to each other with the oxide film (2) interposed therebetween. And the impurity diffusion to form an n + silicon layer (24) of a depth reaching the oxide film (22) in the region corresponding to the mass portion (8) on the second silicon substrate (3). By the process and the impurity diffusion, a second p + silicon layer (27) having a substantially U-shape having a depth reaching the first p + silicon layer (21) is formed on the second silicon substrate (3). And a step of forming the first and second p + silicon layers (2
1, 27) is changed to a porous silicon layer (29), the porous silicon layer (29) is removed by alkali etching, and the oxide film (22) is removed by etching. Manufacturing method of capacitance type acceleration sensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04216495A JP3506795B2 (en) | 1995-03-01 | 1995-03-01 | Manufacturing method of capacitance type acceleration sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04216495A JP3506795B2 (en) | 1995-03-01 | 1995-03-01 | Manufacturing method of capacitance type acceleration sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236786A true JPH08236786A (en) | 1996-09-13 |
| JP3506795B2 JP3506795B2 (en) | 2004-03-15 |
Family
ID=12628329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04216495A Expired - Fee Related JP3506795B2 (en) | 1995-03-01 | 1995-03-01 | Manufacturing method of capacitance type acceleration sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3506795B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109678102A (en) * | 2018-12-28 | 2019-04-26 | 杭州士兰集成电路有限公司 | MEMS structure and its manufacturing method |
| CN109850840A (en) * | 2018-12-29 | 2019-06-07 | 杭州士兰集成电路有限公司 | MEMS device and its manufacturing method |
-
1995
- 1995-03-01 JP JP04216495A patent/JP3506795B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109678102A (en) * | 2018-12-28 | 2019-04-26 | 杭州士兰集成电路有限公司 | MEMS structure and its manufacturing method |
| CN109678102B (en) * | 2018-12-28 | 2024-07-19 | 杭州士兰集成电路有限公司 | MEMS structure and method of manufacturing the same |
| CN109850840A (en) * | 2018-12-29 | 2019-06-07 | 杭州士兰集成电路有限公司 | MEMS device and its manufacturing method |
| CN109850840B (en) * | 2018-12-29 | 2024-09-06 | 杭州士兰集成电路有限公司 | MEMS device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3506795B2 (en) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305516B2 (en) | Capacitive acceleration sensor and method of manufacturing the same | |
| US5780885A (en) | Accelerometers using silicon on insulator technology | |
| JP3114570B2 (en) | Capacitive pressure sensor | |
| US6901804B2 (en) | Method of manufacturing a membrane sensor | |
| USRE42083E1 (en) | Acceleration sensor and process for the production thereof | |
| JP3399660B2 (en) | Manufacturing method of surface type acceleration sensor | |
| JPH10116996A (en) | Composite device manufacturing method and composite device | |
| JP3191770B2 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
| JP2000155030A (en) | Manufacture of angular velocity sensor | |
| JP3316555B2 (en) | Pressure sensor | |
| JP3478894B2 (en) | Surface type acceleration sensor | |
| JPH08236786A (en) | Capacitive acceleration sensor and manufacture thereof | |
| JP3530250B2 (en) | Manufacturing method of capacitance type acceleration sensor | |
| JP4174853B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor and manufacturing method of semiconductor pressure sensor | |
| JP3550467B2 (en) | Pressure sensor and method of manufacturing the same | |
| JP3173256B2 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
| JP4214572B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| JP3478895B2 (en) | Acceleration sensor and method of manufacturing the same | |
| JP3061249B2 (en) | Capacitive pressure sensor and method of manufacturing the same | |
| JP2894478B2 (en) | Capacitive pressure sensor and method of manufacturing the same | |
| JPH08181330A (en) | Manufacture of semiconductor sensor | |
| JPH08236789A (en) | Capacitive acceleration sensor and manufacture thereof | |
| JP4175309B2 (en) | Semiconductor dynamic quantity sensor | |
| JPH07318445A (en) | Capacitive pressure sensor and manufacturing method thereof | |
| JP3991419B2 (en) | Manufacturing method of micro device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031217 |
|
| LAPS | Cancellation because of no payment of annual fees |