JPH0823637B2 - 駆動装置及びそれを有する光学変調素子 - Google Patents
駆動装置及びそれを有する光学変調素子Info
- Publication number
- JPH0823637B2 JPH0823637B2 JP61082926A JP8292686A JPH0823637B2 JP H0823637 B2 JPH0823637 B2 JP H0823637B2 JP 61082926 A JP61082926 A JP 61082926A JP 8292686 A JP8292686 A JP 8292686A JP H0823637 B2 JPH0823637 B2 JP H0823637B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- transmission line
- group
- electrode
- line group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パネルの駆動装置とこれを用いて画素にか
かる電位差勾配を利用して階調表示を行う光学変調素子
に関する。
かる電位差勾配を利用して階調表示を行う光学変調素子
に関する。
［従来の技術］ TFTアクティブマトリクスによるTN液晶を用いた階調
表示では印加される電界に応じて画素全域の透過率を変
化させる方法が採用されている。強誘電性液晶では２つ
の安定配向状態を混在させて階調表示を行う方法が知ら
れている。（特開昭59-193427号） ［発明が解決しようとする技術課題］ しかしながら、何れの方法も画素の高密度化、大面積
化した場合でも良好な階調表示を行うという点で充分で
はなく、特に印加電圧の極性に応じて２つの光学状態の
うちいずれかをとる光学変調物質を用いた素子には、安
定性、再現性の点での不安から、何らかの改良なくして
は適用し難いものとなっている。
表示では印加される電界に応じて画素全域の透過率を変
化させる方法が採用されている。強誘電性液晶では２つ
の安定配向状態を混在させて階調表示を行う方法が知ら
れている。（特開昭59-193427号） ［発明が解決しようとする技術課題］ しかしながら、何れの方法も画素の高密度化、大面積
化した場合でも良好な階調表示を行うという点で充分で
はなく、特に印加電圧の極性に応じて２つの光学状態の
うちいずれかをとる光学変調物質を用いた素子には、安
定性、再現性の点での不安から、何らかの改良なくして
は適用し難いものとなっている。
［課題を解決する為の手段］ 本発明は、上述した課題を解決するものであり、走査
電極群を有する第１の基板と、所定の間隔をおいて配さ
れた電送ライン群と該電送ライン群の間に設けられ該電
送ラインより高抵抗の導電膜とを含む情報電極群を有す
る第２の基板と、これらの間に配された光学変調物質と
を備えたパネルを、該電送ライン群のうち第１の電送ラ
インと第２の電送ラインへの異なる電圧の印加によって
画素を構成する該導電膜と該走査電極との間に電位差勾
配が生じるように、駆動する駆動装置において、該走査
電極群に走査信号を出力する為の走査電極駆動回路と、
第１の電送ライン群に階調情報に応じた情報信号を出力
する為の第１の情報電極駆動回路と、第２の電送ライン
群に階調情報に応じた情報信号を出力する為の第２の情
報電極駆動回路と、を有し、該第１及び第２の情報電極
駆動回路は、時系列に入力される階調情報から選択され
た、該第１の電送ライン群に出力される情報信号に対応
した階調情報を、記憶する第１のメモリと、該時系列に
入力される階調情報から選択された該第２の電送ライン
群に出力される情報信号に対応した階調情報を、記憶す
る第２のメモリと、を備えており、走査電極の選択期間
のうち第１期間に該第１の情報電極駆動回路が該情報信
号を出力し、該走査電極の選択期間のうち該第１期間後
の第２期間に該第２の情報電極駆動回路が該情報信号を
出力することを特徴とする駆動装置、及び、走査電極群
を有する第１の基板と、所定の間隔をおいて配された電
送ライン群と該電送ライン群の間に設けられ該電送ライ
ンより高抵抗の導電膜とを含む情報電極群を有する第２
の基板と、これらの間に配された光学変調物質とを備え
たパネルと、該走査電極群に走査信号を出力する為の走
査電極駆動回路と、該電送ライン群のうち第１の電送ラ
イン群に階調情報に応じた情報信号を出力する為の第１
の情報電極駆動回路と、該電送ライン群のうち第２の電
送ライン群に階調情報に応じた情報信号を出力する為の
第２の情報電極駆動回路と、を有し、該第１及び第２の
電送ラインへの異なる電圧の印加によって画素を構成す
る該導電膜と該走査電極との間に電位差勾配が生じるよ
うに該パネルを駆動する光学変調素子において、該第１
及び第２の情報電極駆動回路は、時系列に入力される階
調情報から選択された該第１の電送ライン群に出力され
る情報信号に対応した階調情報を記憶する第１のメモリ
と、該時系列に入力される階調情報から選択された該第
２の電送ライン群に出力される情報信号に対応した階調
情報を記憶する第２のメモリと、を備え、該情報信号が
該第１の電送ライン群に出力されるときこれに同期して
該第２の情報電極駆動回路から基準電圧が該第２の電送
ラインに出力され、該情報信号が該第２の電送ライン群
に出力されるときこれに同期して該第１の情報電極駆動
回路から基準電圧が該第１の電送ライン群に出力される
ことを特徴とする光学変調素子である。
電極群を有する第１の基板と、所定の間隔をおいて配さ
れた電送ライン群と該電送ライン群の間に設けられ該電
送ラインより高抵抗の導電膜とを含む情報電極群を有す
る第２の基板と、これらの間に配された光学変調物質と
を備えたパネルを、該電送ライン群のうち第１の電送ラ
インと第２の電送ラインへの異なる電圧の印加によって
画素を構成する該導電膜と該走査電極との間に電位差勾
配が生じるように、駆動する駆動装置において、該走査
電極群に走査信号を出力する為の走査電極駆動回路と、
第１の電送ライン群に階調情報に応じた情報信号を出力
する為の第１の情報電極駆動回路と、第２の電送ライン
群に階調情報に応じた情報信号を出力する為の第２の情
報電極駆動回路と、を有し、該第１及び第２の情報電極
駆動回路は、時系列に入力される階調情報から選択され
た、該第１の電送ライン群に出力される情報信号に対応
した階調情報を、記憶する第１のメモリと、該時系列に
入力される階調情報から選択された該第２の電送ライン
群に出力される情報信号に対応した階調情報を、記憶す
る第２のメモリと、を備えており、走査電極の選択期間
のうち第１期間に該第１の情報電極駆動回路が該情報信
号を出力し、該走査電極の選択期間のうち該第１期間後
の第２期間に該第２の情報電極駆動回路が該情報信号を
出力することを特徴とする駆動装置、及び、走査電極群
を有する第１の基板と、所定の間隔をおいて配された電
送ライン群と該電送ライン群の間に設けられ該電送ライ
ンより高抵抗の導電膜とを含む情報電極群を有する第２
の基板と、これらの間に配された光学変調物質とを備え
たパネルと、該走査電極群に走査信号を出力する為の走
査電極駆動回路と、該電送ライン群のうち第１の電送ラ
イン群に階調情報に応じた情報信号を出力する為の第１
の情報電極駆動回路と、該電送ライン群のうち第２の電
送ライン群に階調情報に応じた情報信号を出力する為の
第２の情報電極駆動回路と、を有し、該第１及び第２の
電送ラインへの異なる電圧の印加によって画素を構成す
る該導電膜と該走査電極との間に電位差勾配が生じるよ
うに該パネルを駆動する光学変調素子において、該第１
及び第２の情報電極駆動回路は、時系列に入力される階
調情報から選択された該第１の電送ライン群に出力され
る情報信号に対応した階調情報を記憶する第１のメモリ
と、該時系列に入力される階調情報から選択された該第
２の電送ライン群に出力される情報信号に対応した階調
情報を記憶する第２のメモリと、を備え、該情報信号が
該第１の電送ライン群に出力されるときこれに同期して
該第２の情報電極駆動回路から基準電圧が該第２の電送
ラインに出力され、該情報信号が該第２の電送ライン群
に出力されるときこれに同期して該第１の情報電極駆動
回路から基準電圧が該第１の電送ライン群に出力される
ことを特徴とする光学変調素子である。
［作用］ 本発明によれば第１の（奇数番目の）電送ライン群を
中心にした画素と第２の（偶数番目の）電送ラインを中
心とした画素が形成されるので高密度で高精細で大面積
の素子を提供できる。また反転を開始する位置が電界の
強い電送ラインを中心に正確に制御できるので安定性、
再現性の良い階調表示が行える。しかも、時系列に並ん
だ階調情報から２つのメモリに階調情報を取り込めるの
で上述した方式の為の信号処理が簡単になる。
中心にした画素と第２の（偶数番目の）電送ラインを中
心とした画素が形成されるので高密度で高精細で大面積
の素子を提供できる。また反転を開始する位置が電界の
強い電送ラインを中心に正確に制御できるので安定性、
再現性の良い階調表示が行える。しかも、時系列に並ん
だ階調情報から２つのメモリに階調情報を取り込めるの
で上述した方式の為の信号処理が簡単になる。
以下、本発明を図面に従って説明する。
本発明の駆動法で用いる光学変調物質としては、加え
られる電界に応じて第１の光学的安定状態（例えば明状
態を形成するものとする）と第２の光学的安定状態（例
えば暗状態を形成するものとする）を有する、すなわち
電界に対する少なくとも２つの安定状態を有する物質、
特にこのような性質を有する液晶が用いられる。
られる電界に応じて第１の光学的安定状態（例えば明状
態を形成するものとする）と第２の光学的安定状態（例
えば暗状態を形成するものとする）を有する、すなわち
電界に対する少なくとも２つの安定状態を有する物質、
特にこのような性質を有する液晶が用いられる。
本発明の駆動法で用いることができる双安定性を有す
る液晶としては、強誘電性を有するカイラルスメクチツ
ク液晶が最も好ましく、そのうちカイラルスメクチツク
Ｃ相（SmC＊）、Ｈ相（SmH＊）、Ｉ相（SmI＊）、Ｆ相
（SmF＊）やＧ相（SmG＊）の液晶が適している。この強
誘電性液晶については、“ル・ジユルナール・ド・フイ
ジイク・レツトル”（“LE JOURNAL DE PHYSIQUE LETTR
E"）第36巻（L-69）1975年の「フエロエレクトリツク・
リキツド・クリスタルス」（「Ferroelectric Liquid C
rystals」）；“アプライド・フイジイツクス・レター
ズ”（“Applied Physics Letters"）第36巻，第11号,1
980年の「サブミクロ・セカンド・バイステイブル・エ
レクトロオプテイツク・スイツチング・イン・リキツド
・クリスタルス」（「Submicro Second Bistable Elect
rooptic Switchng in Liquid Crystels」）；“固体物
理16（141）1981「液晶」等に記載されており、本発明
ではこれらに開示された強誘電性液晶を用いることがで
きる。
る液晶としては、強誘電性を有するカイラルスメクチツ
ク液晶が最も好ましく、そのうちカイラルスメクチツク
Ｃ相（SmC＊）、Ｈ相（SmH＊）、Ｉ相（SmI＊）、Ｆ相
（SmF＊）やＧ相（SmG＊）の液晶が適している。この強
誘電性液晶については、“ル・ジユルナール・ド・フイ
ジイク・レツトル”（“LE JOURNAL DE PHYSIQUE LETTR
E"）第36巻（L-69）1975年の「フエロエレクトリツク・
リキツド・クリスタルス」（「Ferroelectric Liquid C
rystals」）；“アプライド・フイジイツクス・レター
ズ”（“Applied Physics Letters"）第36巻，第11号,1
980年の「サブミクロ・セカンド・バイステイブル・エ
レクトロオプテイツク・スイツチング・イン・リキツド
・クリスタルス」（「Submicro Second Bistable Elect
rooptic Switchng in Liquid Crystels」）；“固体物
理16（141）1981「液晶」等に記載されており、本発明
ではこれらに開示された強誘電性液晶を用いることがで
きる。
より具体的には、本発明法に用いられる強誘電性液晶
化合物の例としては、デシロキシベンジリデン−Ｐ′−
アミノ−２−メチルブチルシンナメート（DOBAMBC）、
ヘキシルオキシベンジリデン−Ｐ′−アミノ−２−クロ
ロプロピルシンナメート（HOBACPC）および４−ｏ−
（２−メチル）−ブチルレゾルシリデン−４′−オクチ
ルアニリン（MBRA8）等が挙げられる。
化合物の例としては、デシロキシベンジリデン−Ｐ′−
アミノ−２−メチルブチルシンナメート（DOBAMBC）、
ヘキシルオキシベンジリデン−Ｐ′−アミノ−２−クロ
ロプロピルシンナメート（HOBACPC）および４−ｏ−
（２−メチル）−ブチルレゾルシリデン−４′−オクチ
ルアニリン（MBRA8）等が挙げられる。
これらの材料を用いて、素子を構成する場合、液晶化
合物が、SmC＊、SmH＊、SmI＊、SmF＊、SmG＊となるよ
うな温度状態に保持する為、必要に応じて素子をヒータ
ーが埋め込まれた銅ブロツク等により支持することがで
きる。
合物が、SmC＊、SmH＊、SmI＊、SmF＊、SmG＊となるよ
うな温度状態に保持する為、必要に応じて素子をヒータ
ーが埋め込まれた銅ブロツク等により支持することがで
きる。
第１図は、強誘電性液晶セルの例を模式的に描いたも
のである。11と11′は、In2O3,SnO2やITO（インジウム
−テイン−オキサイド）等の透明電極がコートされた基
板（ガラス板）であり、その間に液晶分子層12がガラス
面に垂直になるよう配向したSmC＊相の液晶が封入され
ている。太線で示した線13が液晶分子を表わしており、
この液晶分子13は、その分子に直交した方向に双極子モ
ーメント（Ｐ⊥）14を有している。基板11と11′上の電
極間に一定の閾値以上の電圧を印加すると、液晶分子13
のらせん構造がほどけ、双極子モーメント（Ｐ⊥）14は
すべて電界方向に向くよう、液晶分子13の配向方向を変
えることができる。液晶分子13は細長い形状を有してお
り、その長軸方向と短軸方向で屈折率異方性を示し、従
って例えばガラス面の上下に互いにクロスニコルの位置
関係に配置した偏光子を置けば、電圧印加極性によって
光学特性が変わる液晶光学変調素子となることは、容易
に理解される。さらに液晶セルの厚さを充分に薄くした
場合（例えば１μ）には、第２図に示すように電界を印
加していない状態でも液晶分子のらせん構造はほどけ
（非らせん構造）、その双極子モーメントＰ又はＰ′は
上向き（24）又は下向き（24′）のどちらかの配向状態
をとる。このようなセルに第２図に示す毎く一定の閾値
以上の極性の異る電界Ｅ又はＥ′を付与すると、双極子
モーメント電界Ｅ又はＥ′の電界ベクトルに対応して上
向き24又は下向き24′と向きを変え、それに応じて液晶
分子は第１の安定状態23（明状態）か或は第２の安定状
態23′（暗状態）の何れか一方に配向する。
のである。11と11′は、In2O3,SnO2やITO（インジウム
−テイン−オキサイド）等の透明電極がコートされた基
板（ガラス板）であり、その間に液晶分子層12がガラス
面に垂直になるよう配向したSmC＊相の液晶が封入され
ている。太線で示した線13が液晶分子を表わしており、
この液晶分子13は、その分子に直交した方向に双極子モ
ーメント（Ｐ⊥）14を有している。基板11と11′上の電
極間に一定の閾値以上の電圧を印加すると、液晶分子13
のらせん構造がほどけ、双極子モーメント（Ｐ⊥）14は
すべて電界方向に向くよう、液晶分子13の配向方向を変
えることができる。液晶分子13は細長い形状を有してお
り、その長軸方向と短軸方向で屈折率異方性を示し、従
って例えばガラス面の上下に互いにクロスニコルの位置
関係に配置した偏光子を置けば、電圧印加極性によって
光学特性が変わる液晶光学変調素子となることは、容易
に理解される。さらに液晶セルの厚さを充分に薄くした
場合（例えば１μ）には、第２図に示すように電界を印
加していない状態でも液晶分子のらせん構造はほどけ
（非らせん構造）、その双極子モーメントＰ又はＰ′は
上向き（24）又は下向き（24′）のどちらかの配向状態
をとる。このようなセルに第２図に示す毎く一定の閾値
以上の極性の異る電界Ｅ又はＥ′を付与すると、双極子
モーメント電界Ｅ又はＥ′の電界ベクトルに対応して上
向き24又は下向き24′と向きを変え、それに応じて液晶
分子は第１の安定状態23（明状態）か或は第２の安定状
態23′（暗状態）の何れか一方に配向する。
この様な強誘電性液晶を光学変調素子として用いるこ
とを利点を２つあげる。第１に応答速度が極めて速いこ
と、第２に液晶分子の配向が双安定性を有することであ
る。第２の点を例えば第２図によって説明すると、電界
Ｅを印加すると液晶分子は第１の安定状態23に配向する
が、この状態は電界を切ってもこの第１の安定状態23が
維持され、又、逆向きの電界Ｅ′を印加すると、液晶分
子は第２の安定状態23′に配向してその分子の向きを変
えるが、やはり電界を切ってもこの状態に保ち、それぞ
れの安定状態でメモリー機能を有している。このような
応答速度の速さと、双安定性が有効に実現されるには、
セルとしては出来るだけ薄い方が好ましく、一般的には
0.5μ〜20μ、特に１μ〜５μが適している。この種の
強誘電性液晶を用いたマトリクス電極構造を有する液晶
−電気光学装置は、例えばクラークとラガバルにより、
米国特許第4,367,924号明細書で提案されている。
とを利点を２つあげる。第１に応答速度が極めて速いこ
と、第２に液晶分子の配向が双安定性を有することであ
る。第２の点を例えば第２図によって説明すると、電界
Ｅを印加すると液晶分子は第１の安定状態23に配向する
が、この状態は電界を切ってもこの第１の安定状態23が
維持され、又、逆向きの電界Ｅ′を印加すると、液晶分
子は第２の安定状態23′に配向してその分子の向きを変
えるが、やはり電界を切ってもこの状態に保ち、それぞ
れの安定状態でメモリー機能を有している。このような
応答速度の速さと、双安定性が有効に実現されるには、
セルとしては出来るだけ薄い方が好ましく、一般的には
0.5μ〜20μ、特に１μ〜５μが適している。この種の
強誘電性液晶を用いたマトリクス電極構造を有する液晶
−電気光学装置は、例えばクラークとラガバルにより、
米国特許第4,367,924号明細書で提案されている。
次に、本発明で用いる液晶光学素子の詳細を第３図を
参照して説明する。
参照して説明する。
第３図中の31は、一方の基板である。32は表示導電膜
であり31の基板上に積層されている。33は、低抵抗の金
属フイルムからなる電送電極ラインであり、表示導電膜
32上に等間隔に平行に並んで積層されている。又基板31
に対して図示されていない他方の基板が対向しており該
他方の基板上の図中画素Ａの領域に対応する領域には対
向導電膜（対向電極）34が配置されている。表示用導電
膜32と対向電極34との間には、前述した光学的変調物質
がサンドイツチされている。
であり31の基板上に積層されている。33は、低抵抗の金
属フイルムからなる電送電極ラインであり、表示導電膜
32上に等間隔に平行に並んで積層されている。又基板31
に対して図示されていない他方の基板が対向しており該
他方の基板上の図中画素Ａの領域に対応する領域には対
向導電膜（対向電極）34が配置されている。表示用導電
膜32と対向電極34との間には、前述した光学的変調物質
がサンドイツチされている。
前記により構成される液晶光学素子では、電送電極ラ
イン33に印加された信号電圧により表示用導電膜32の面
内に電位勾配を付与することによって対向電極34との間
の電界に電位差勾配を生じさせる。この際、電送電極ラ
イン33aと33cを基準電位点VE（例えば０ボルト）に接続
し、電送電極ライン33bに所定の信号電圧Vaを印加する
と、第８図（ａ）の如く電送電極ライン間33aと33bある
いは33bと33cの導電膜32の面内の長さ方向l1とl2にVaの
電位勾配を付与することができる。この時、強誘電性液
晶の反転閾値電圧VthをVaとした時、対向電極34に−Vb
を印加すると、第８図（ｂ）に示す様に導電膜32の面内
の長さ方向m1とm2に対応する強誘電性液晶に反転閾値電
圧Vth以上の電位差Va＋Vbが印加されることになり、か
かるm1とm2に対応した領域が例えば明状態から暗状態に
反転することができる。従って、本発明では画素毎に階
調に応じた値でVbを印加することによって階調性を表現
することができる。この際、対向電極34に印加する電圧
信号−Vbを階調情報に応じてその電圧値を変調してもよ
く、又階調情報に応じてそのパルス幅を変調してもよく
若しくはそのパルス数を変調することによって階調性を
制御することができる。
イン33に印加された信号電圧により表示用導電膜32の面
内に電位勾配を付与することによって対向電極34との間
の電界に電位差勾配を生じさせる。この際、電送電極ラ
イン33aと33cを基準電位点VE（例えば０ボルト）に接続
し、電送電極ライン33bに所定の信号電圧Vaを印加する
と、第８図（ａ）の如く電送電極ライン間33aと33bある
いは33bと33cの導電膜32の面内の長さ方向l1とl2にVaの
電位勾配を付与することができる。この時、強誘電性液
晶の反転閾値電圧VthをVaとした時、対向電極34に−Vb
を印加すると、第８図（ｂ）に示す様に導電膜32の面内
の長さ方向m1とm2に対応する強誘電性液晶に反転閾値電
圧Vth以上の電位差Va＋Vbが印加されることになり、か
かるm1とm2に対応した領域が例えば明状態から暗状態に
反転することができる。従って、本発明では画素毎に階
調に応じた値でVbを印加することによって階調性を表現
することができる。この際、対向電極34に印加する電圧
信号−Vbを階調情報に応じてその電圧値を変調してもよ
く、又階調情報に応じてそのパルス幅を変調してもよく
若しくはそのパルス数を変調することによって階調性を
制御することができる。
又、本発明では前述の階調信号を印加するに先立っ
て、画素を明状態か暗状態のうち何れか一方の状態にす
る消去ステツプを経てから、その状態を反転させる反転
電圧が階調に応じて制御されて強誘電性液晶に印加され
る様にしておくことが必要である。
て、画素を明状態か暗状態のうち何れか一方の状態にす
る消去ステツプを経てから、その状態を反転させる反転
電圧が階調に応じて制御されて強誘電性液晶に印加され
る様にしておくことが必要である。
さらに、本発明の好ましい具体例を挙げて説明する。
第３図において、ガラス基板31上にスパツタリング法
によって約200Åの厚さの透明導電膜であるSnO2膜を形
成し表示用導電膜32とした。このSnO2膜のシート抵抗は
105Ω／口であった。次いで、1000Å厚でAlを前述のSnO
2膜上に真空蒸着し、再びパターニングすることにより
第３図の如く電送電極ライン33を複数本形成した。本例
では電送電極33の間隔を230μとした、この電送電極33
のシート抵抗は約0.4Ω／口であり、その幅を約20μと
した。一方、対向基板には領域Ａをカバーするような、
ITO膜を対向電極34として設けた。この対向電極34とな
るITO膜のシート抵抗は約20Ω／口であった。
によって約200Åの厚さの透明導電膜であるSnO2膜を形
成し表示用導電膜32とした。このSnO2膜のシート抵抗は
105Ω／口であった。次いで、1000Å厚でAlを前述のSnO
2膜上に真空蒸着し、再びパターニングすることにより
第３図の如く電送電極ライン33を複数本形成した。本例
では電送電極33の間隔を230μとした、この電送電極33
のシート抵抗は約0.4Ω／口であり、その幅を約20μと
した。一方、対向基板には領域Ａをカバーするような、
ITO膜を対向電極34として設けた。この対向電極34とな
るITO膜のシート抵抗は約20Ω／口であった。
このようにして作成された２つの基板のそれぞれの表
面に液晶配向膜として約500Åのポリビニルアルコール
層を形成し、ラビング処理を施した。
面に液晶配向膜として約500Åのポリビニルアルコール
層を形成し、ラビング処理を施した。
次に、２つの基板を対向させ、間隙が約１μとなるよ
う調節し、強誘電性液晶（ｐ−η−オクチルオキシ安息
香酸−Ｐ′−（２−メチルブチルオキシ）フエニルエス
テルとｐ−η−ノニルオキシ安息香酸−Ｐ′−（２−メ
チルブチルオキシ）フエニルエステルを主成分とした液
晶組成物）を注入した。表示用導電膜32と対向電極34か
重なる部分画素Ａの形状は、230μ×230μであって、液
晶注入後の静電容量は約3PFであった。但し、画素Ａの
幅は とした。
う調節し、強誘電性液晶（ｐ−η−オクチルオキシ安息
香酸−Ｐ′−（２−メチルブチルオキシ）フエニルエス
テルとｐ−η−ノニルオキシ安息香酸−Ｐ′−（２−メ
チルブチルオキシ）フエニルエステルを主成分とした液
晶組成物）を注入した。表示用導電膜32と対向電極34か
重なる部分画素Ａの形状は、230μ×230μであって、液
晶注入後の静電容量は約3PFであった。但し、画素Ａの
幅は とした。
このようにして形成した液晶セルの両側に、偏光板を
クロスニコルにして配設し、光学特性を観測した。
クロスニコルにして配設し、光学特性を観測した。
第４図は電気信号の印加方法を模式的に示したもので
あり、第５図及び第６図は電気信号である。第５図は、
第４図の駆動回路43で発生するシグナル（ａ）の波形
を、第６図（ａ）〜（ｅ）は第４図の駆動回路44で発生
するシグナル（ｂ）の波形を表わしている。
あり、第５図及び第６図は電気信号である。第５図は、
第４図の駆動回路43で発生するシグナル（ａ）の波形
を、第６図（ａ）〜（ｅ）は第４図の駆動回路44で発生
するシグナル（ｂ）の波形を表わしている。
さてシグナル（ａ）として、−12Vの200μsecパルス
を又シグナル（ｂ）として、8Vの200μsecパルスをあら
かじめ同期して与える（これを消去パルスと呼ぶ）消去
ステツプを設ける。すると、液晶は第１の安定状態にス
イツチングされ、画素Ａ全体が明状態となる（このよう
にクロス偏光板を配置した）。この状態より、第６図
（ａ）〜（ｅ）に示されるような種々のパルスをシグナ
ル（ｂ）として電送電極33bに駆動回路43からのパルス
と同期させて印加したときの画素Ａの光学的状態を第７
図に示す。この際、駆動回路44からのパルスは第５図の
パルスと同一のものでよい。
を又シグナル（ｂ）として、8Vの200μsecパルスをあら
かじめ同期して与える（これを消去パルスと呼ぶ）消去
ステツプを設ける。すると、液晶は第１の安定状態にス
イツチングされ、画素Ａ全体が明状態となる（このよう
にクロス偏光板を配置した）。この状態より、第６図
（ａ）〜（ｅ）に示されるような種々のパルスをシグナ
ル（ｂ）として電送電極33bに駆動回路43からのパルス
と同期させて印加したときの画素Ａの光学的状態を第７
図に示す。この際、駆動回路44からのパルスは第５図の
パルスと同一のものでよい。
パルス印加電圧−2V（第６図（ａ）に対応）と−5V
（第６図（ｂ）に対応）では全く明状態71からの変化は
生じない（第７図（ａ）に対応）が、パルス印加電圧−
8V（第６図（ｃ）に対応）では電送電極33の近傍の液晶
は暗状態72へスイツチングする（第７図（ｂ）に対
応）。さらに、印加電圧を−14V（第６図（ｄ）に対
応）と長くした場合には、暗状態72の領域は図示の如く
広くなり（第７図（ｃ）に対応）、印加電圧20V（第６
図（ｅ）に対応）で画素Ａ全体が暗状態72にスイツチン
グされる（第７図（ｄ）に対応）。このようにして、階
調性のある画像を形成することができる。
（第６図（ｂ）に対応）では全く明状態71からの変化は
生じない（第７図（ａ）に対応）が、パルス印加電圧−
8V（第６図（ｃ）に対応）では電送電極33の近傍の液晶
は暗状態72へスイツチングする（第７図（ｂ）に対
応）。さらに、印加電圧を−14V（第６図（ｄ）に対
応）と長くした場合には、暗状態72の領域は図示の如く
広くなり（第７図（ｃ）に対応）、印加電圧20V（第６
図（ｅ）に対応）で画素Ａ全体が暗状態72にスイツチン
グされる（第７図（ｄ）に対応）。このようにして、階
調性のある画像を形成することができる。
尚、第４図中、41は強誘電性液晶、好ましくは双安定
状態下のカイラルスメクチツク液晶、42は対向基板を表
わしている。
状態下のカイラルスメクチツク液晶、42は対向基板を表
わしている。
又、本発明では前述の例で使用したアルミニウム（A
l）の電送電極33の他に銀、銅、金、クロムなどの金属
を電送電極33として使用することができ、好ましくはそ
のシート抵抗を102Ω／口以下とすることができる。
又、電位勾配が付与される導電膜32としては102Ω／口
〜1MΩ／口のシート抵抗をもつ透明導電膜を用いること
ができる。
l）の電送電極33の他に銀、銅、金、クロムなどの金属
を電送電極33として使用することができ、好ましくはそ
のシート抵抗を102Ω／口以下とすることができる。
又、電位勾配が付与される導電膜32としては102Ω／口
〜1MΩ／口のシート抵抗をもつ透明導電膜を用いること
ができる。
第９図は本発明による階調表現方式の具体例を示して
いる。
いる。
第９図中91は強誘電性液晶（FLC）パネル、92は走査
側駆動回路で、S1,S2,S3，……はFLCパネル91の走査線
である。93は奇数番目情報の情報側駆動回路で奇数番目
の情報線I1,I3,I5，……の１走査線分のメモリをもつ。
94は偶数番目情報の情報側駆動回路で偶数番目の情報線
I2,I4,I6，……の１走査線分のメモリをもつ、また95は
出力レベル制御入力端子で、レベル“1"で奇数情報側駆
動回路93又は偶数情報側駆動回路94の駆動回路の全ての
出力が基準電圧に保たれ、レベル“0"で情報に応じた出
力レベルが出力される。96は情報入力端子である。SW1
はスイツチで、スイツチ制御入力端子97がレベル“1"で
96a側に接続され、レベル“0"で96b側に接続される。
側駆動回路で、S1,S2,S3，……はFLCパネル91の走査線
である。93は奇数番目情報の情報側駆動回路で奇数番目
の情報線I1,I3,I5，……の１走査線分のメモリをもつ。
94は偶数番目情報の情報側駆動回路で偶数番目の情報線
I2,I4,I6，……の１走査線分のメモリをもつ、また95は
出力レベル制御入力端子で、レベル“1"で奇数情報側駆
動回路93又は偶数情報側駆動回路94の駆動回路の全ての
出力が基準電圧に保たれ、レベル“0"で情報に応じた出
力レベルが出力される。96は情報入力端子である。SW1
はスイツチで、スイツチ制御入力端子97がレベル“1"で
96a側に接続され、レベル“0"で96b側に接続される。
いま、カラー表示を行った場合、情報入力端子96に第
10図（ｂ）の様なカラー情報を入力する。１情報時間ｔ
に対して第10図（ｃ）の様な信号をスイツチ制御入力端
子97に入力することによって、奇数番目の情報側駆動回
路93内のメモリー93Mおよび偶数番目の情報側駆動回路9
4内のメモリー94Mに第10図（ａ）の様に記憶される。ま
た、FLCパネル91には、各情報線に対応して第10図
（ａ）の様にカラーフイルターＲ（赤）,G（緑）とＢ
（青）の順番に配列させて形成したカラー画素100が設
けられている。ここで、各メモリ93Mと94Mに１走査線分
のカラー情報R1，G1，B1，R2，G2，……が奇数番目と偶
数番目毎に記憶された後、走査線S1に−Vbを与える事に
よって、液晶層に加わる電圧がしきい値電圧Vthを超え
た部分のみ反転する。第11図にそのタイミング図を示し
た。第１期間T1で出力レベル制御入力端子95のレベルを
“1"にする事によって、奇数番目の出力レベルは全て基
準電圧Vrとなり、偶数番目の出力レベルは各々情報に応
じた出力電圧Vaとなる。この状態を第12図の第１期間T1
に示す。また第２期間T2では出力レベル制御入力端子95
のレベルを“0"にする事によって、偶数番目の出力レベ
ルは全て基準電圧Vrとなり、奇数番目の出力レベルは各
々情報に応じた出力電圧Vaとなる。この状態を第12図の
第２期間T2に示す。これにより、第１期間T1で偶数番目
の情報を書き込み、第２期間T2で奇数番目の情報を書き
込むことができる。第13図は、Ｒ・Ｇ・Ｂ毎に独立入力
する場合を示したもので、Ｒ・Ｇ・Ｂのそれぞれの情報
期間Ｔに対してスイツチSW2とスイツチSW3を第14図のよ
うに切り換え、奇数側と偶数側の各メモリー93Mと94Mに
入力する事によって駆動することができる。
10図（ｂ）の様なカラー情報を入力する。１情報時間ｔ
に対して第10図（ｃ）の様な信号をスイツチ制御入力端
子97に入力することによって、奇数番目の情報側駆動回
路93内のメモリー93Mおよび偶数番目の情報側駆動回路9
4内のメモリー94Mに第10図（ａ）の様に記憶される。ま
た、FLCパネル91には、各情報線に対応して第10図
（ａ）の様にカラーフイルターＲ（赤）,G（緑）とＢ
（青）の順番に配列させて形成したカラー画素100が設
けられている。ここで、各メモリ93Mと94Mに１走査線分
のカラー情報R1，G1，B1，R2，G2，……が奇数番目と偶
数番目毎に記憶された後、走査線S1に−Vbを与える事に
よって、液晶層に加わる電圧がしきい値電圧Vthを超え
た部分のみ反転する。第11図にそのタイミング図を示し
た。第１期間T1で出力レベル制御入力端子95のレベルを
“1"にする事によって、奇数番目の出力レベルは全て基
準電圧Vrとなり、偶数番目の出力レベルは各々情報に応
じた出力電圧Vaとなる。この状態を第12図の第１期間T1
に示す。また第２期間T2では出力レベル制御入力端子95
のレベルを“0"にする事によって、偶数番目の出力レベ
ルは全て基準電圧Vrとなり、奇数番目の出力レベルは各
々情報に応じた出力電圧Vaとなる。この状態を第12図の
第２期間T2に示す。これにより、第１期間T1で偶数番目
の情報を書き込み、第２期間T2で奇数番目の情報を書き
込むことができる。第13図は、Ｒ・Ｇ・Ｂ毎に独立入力
する場合を示したもので、Ｒ・Ｇ・Ｂのそれぞれの情報
期間Ｔに対してスイツチSW2とスイツチSW3を第14図のよ
うに切り換え、奇数側と偶数側の各メモリー93Mと94Mに
入力する事によって駆動することができる。
前記駆動法は、階調カラー表示の他に二値のカラー、
白黒、白黒階調にも適応できる。この際、メモリ93Mと9
4Mは二値表示の場合フリツプフロツプ型のシフトレジス
タ等が用いられ、階調表示の場合、第15図に示す様なサ
ンプルアンドホールド型のアナログメモリーが使用でき
る。
白黒、白黒階調にも適応できる。この際、メモリ93Mと9
4Mは二値表示の場合フリツプフロツプ型のシフトレジス
タ等が用いられ、階調表示の場合、第15図に示す様なサ
ンプルアンドホールド型のアナログメモリーが使用でき
る。
第15図は、アナログ型メモリーを用いた情報側駆動回
路、例えば奇数情報駆動回路93の具体例を表わしてい
る。又、偶数情報駆動回路94についても同様の回路を用
いることができる。この駆動回路には情報ライン毎にス
イツチング回路151と、サンプルホールト用コンデンサ1
52とバツフア回路153が配線されている。又、スイツチ
ング回路151としては、電界効果型トランジスタを用い
たゲート回路を用いることが好ましい。
路、例えば奇数情報駆動回路93の具体例を表わしてい
る。又、偶数情報駆動回路94についても同様の回路を用
いることができる。この駆動回路には情報ライン毎にス
イツチング回路151と、サンプルホールト用コンデンサ1
52とバツフア回路153が配線されている。又、スイツチ
ング回路151としては、電界効果型トランジスタを用い
たゲート回路を用いることが好ましい。
又、本発明では前述の強誘電性液晶の他にツイステツ
ドネマチツク液晶、ゲストホスト液晶などを用いること
ができるが、最も好ましくは強誘電性液晶、特に少なく
とも２つの安定状態をもつ強誘電性液晶が適している。
ドネマチツク液晶、ゲストホスト液晶などを用いること
ができるが、最も好ましくは強誘電性液晶、特に少なく
とも２つの安定状態をもつ強誘電性液晶が適している。
本発明によれば、表示パネルへの高速書込みが可能で
ある上、入力信号として電圧値、あるいはパルス幅ある
いはパルス数等によって変調された階調信号を印加する
ことにより、階調表示を行なうことができる。
ある上、入力信号として電圧値、あるいはパルス幅ある
いはパルス数等によって変調された階調信号を印加する
ことにより、階調表示を行なうことができる。
第１図及び第２図は、本発明で用いる強誘電性液晶素子
を模式的に示す斜視図である。第３図は本発明で用いる
一方の基板を表わす斜視図である。第４図は、本発明で
用いる液晶光学素子の断面図である。第５図及び第６図
（ａ）〜（ｅ）は本発明で用いるパルス波形を表わす説
明図である。第７図（ａ）〜（ｄ）は、画素の階調性を
表わす模式図である。第８図（ａ）及び（ｂ）は、本発
明で用いる電位勾配を模式的に表わす説明図である。第
９図は、本発明の駆動装置を示す駆動回路図である。第
10図（ａ）〜（ｃ）は、カラー表示駆動例を示す説明図
である。第11図はカラー表示駆動時のタイミングチヤー
ト図である。第12図は、一走査ライン上の画素に現われ
た電位勾配レベルとその時の表示状態を表わす説明図で
ある。第13図は、情報信号を出力する時の別の駆動回路
図、第14図はその時のタイミングチヤート図である。第
15図は、アナログ型メモリーを用いた情報側駆動回路図
である。
を模式的に示す斜視図である。第３図は本発明で用いる
一方の基板を表わす斜視図である。第４図は、本発明で
用いる液晶光学素子の断面図である。第５図及び第６図
（ａ）〜（ｅ）は本発明で用いるパルス波形を表わす説
明図である。第７図（ａ）〜（ｄ）は、画素の階調性を
表わす模式図である。第８図（ａ）及び（ｂ）は、本発
明で用いる電位勾配を模式的に表わす説明図である。第
９図は、本発明の駆動装置を示す駆動回路図である。第
10図（ａ）〜（ｃ）は、カラー表示駆動例を示す説明図
である。第11図はカラー表示駆動時のタイミングチヤー
ト図である。第12図は、一走査ライン上の画素に現われ
た電位勾配レベルとその時の表示状態を表わす説明図で
ある。第13図は、情報信号を出力する時の別の駆動回路
図、第14図はその時のタイミングチヤート図である。第
15図は、アナログ型メモリーを用いた情報側駆動回路図
である。
Claims (4)
- 【請求項１】走査電極群を有する第１の基板と、所定の
間隔をおいて配された電送ライン群と該電送ライン群の
間に設けられ該電送ラインより高抵抗の導電膜とを含む
情報電極群を有する第２の基板と、これらの間に配され
た光学変調物質とを備えたパネルを、該電送ライン群の
うち第１の電送ラインと第２の電送ラインへの異なる電
圧の印加によって画素を構成する該導電膜と該走査電極
との間に電位差勾配が生じるように、駆動する駆動装置
において、 該走査電極群に走査信号を出力する為の走査電極駆動回
路と、 第１の電送ライン群に階調情報に応じた情報信号を出力
する為の第１の情報電極駆動回路と、 第２の電送ライン群に階調情報に応じた情報信号を出力
する為の第２の情報電極駆動回路と、 を有し、 該第１及び第２の情報電極駆動回路は、 時系列に入力される階調情報から選択された、該第１の
電送ライン群に出力される情報信号に対応した階調情報
を、記憶する第１のメモリと、 該時系列に入力される階調情報から選択された該第２の
電送ライン群に出力される情報信号に対応した階調情報
を、記憶する第２のメモリと、 を備えており、 走査電極を選択期間のうち第１期間に該第１の情報電極
駆動回路が該情報信号を出力し、該走査電極の選択期間
のうち該第１期間後の第２期間に該第２の情報電極駆動
回路が該情報信号を出力することを特徴とする駆動装
置。 - 【請求項２】走査電極群を有する第１の基板と、所定の
間隔をおいて配された電送ライン群と該電送ライン群の
間に設けられ該電送ラインより高抵抗の導電膜とを含む
情報電極群を有する第２の基板と、これらの間に配され
た光学変調物質とを備えたパネルと、 該走査電極群に走査信号を出力する為の走査電極駆動回
路と、 該電送ライン群のうち第１の電送ライン群に階調情報に
応じた情報信号を出力する為の第１の情報電極駆動回路
と、 該電送ライン群のうち第２の電送ライン群に階調情報に
応じた情報信号を出力する為の第２の情報電極駆動回路
と、 を有し、 該第１及び第２の電送ラインへの異なる電圧の印加によ
って画素を構成する該導電膜と該走査電極との間に電位
差勾配が生じるように該パネルを駆動する光学変調素子
において、 該第１及び第２の情報電極駆動回路は、 時系列に入力される階調情報から選択された該第１の電
送ライン群に出力される情報信号に対応した階調情報を
記憶する第１のメモリと、該時系列に入力される階調情
報から選択された該第２の電送ライン群に出力される情
報信号に対応した階調情報を記憶する第２のメモリと、
を備え、 該情報信号が該第１の電送ライン群に出力されるときこ
れに同期して該第２の情報電極駆動回路から基準電圧が
該第２の電送ラインに出力され、該情報信号が該第２の
電送ライン群に出力されるときこれに同期して該第１の
情報電極駆動回路から基準電圧が該第１の電送ライン群
に出力されることを特徴とする光学変調素子。 - 【請求項３】該光学変調物質がカイラルスメクティック
液晶であることを特徴とする特許請求の範囲第２項に記
載の光学変調素子。 - 【請求項４】該光学変調物質が強誘電性液晶であること
を特徴とする特許請求の範囲第２項に記載の光学変調素
子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61082926A JPH0823637B2 (ja) | 1986-04-09 | 1986-04-09 | 駆動装置及びそれを有する光学変調素子 |
| US07/033,578 US4824218A (en) | 1986-04-09 | 1987-04-02 | Optical modulation apparatus using ferroelectric liquid crystal and low-resistance portions of column electrodes |
| DE19873711823 DE3711823A1 (de) | 1986-04-09 | 1987-04-08 | Lichtmoduliereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61082926A JPH0823637B2 (ja) | 1986-04-09 | 1986-04-09 | 駆動装置及びそれを有する光学変調素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62238534A JPS62238534A (ja) | 1987-10-19 |
| JPH0823637B2 true JPH0823637B2 (ja) | 1996-03-06 |
Family
ID=13787840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61082926A Expired - Fee Related JPH0823637B2 (ja) | 1986-04-09 | 1986-04-09 | 駆動装置及びそれを有する光学変調素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823637B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193427A (ja) * | 1983-04-19 | 1984-11-02 | Canon Inc | 液晶装置 |
| JP2545058B2 (ja) * | 1984-06-14 | 1996-10-16 | カシオ計算機株式会社 | 階調信号発生回路 |
-
1986
- 1986-04-09 JP JP61082926A patent/JPH0823637B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62238534A (ja) | 1987-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4765720A (en) | Method and apparatus for driving ferroelectric liquid crystal, optical modulation device to achieve gradation | |
| JP2505757B2 (ja) | 光学変調素子の駆動法 | |
| US4932759A (en) | Driving method for optical modulation device | |
| JPS6261931B2 (ja) | ||
| JPS6243167B2 (ja) | ||
| JPH0434130B2 (ja) | ||
| JPH0535848B2 (ja) | ||
| JP2502292B2 (ja) | 光学変調素子の駆動法 | |
| JP2505778B2 (ja) | 液晶装置 | |
| JP2566149B2 (ja) | 光学変調素子 | |
| JPH0823637B2 (ja) | 駆動装置及びそれを有する光学変調素子 | |
| JPH0823635B2 (ja) | 光学変調素子 | |
| JPH0422493B2 (ja) | ||
| JPH0823636B2 (ja) | 光学変調素子の駆動法 | |
| JP2505760B2 (ja) | 光学変調素子の駆動法 | |
| JPS6360428A (ja) | 光学変調素子の駆動法 | |
| JPH0799415B2 (ja) | 液晶装置 | |
| JP2505761B2 (ja) | 光学変調素子の駆動法 | |
| JPH0535847B2 (ja) | ||
| JPH0690374B2 (ja) | 光学変調装置 | |
| JPH0434131B2 (ja) | ||
| JPS61235897A (ja) | 液晶素子の駆動方法 | |
| JPH07122705B2 (ja) | 光学変調素子の駆動法 | |
| JPS62150335A (ja) | 液晶装置 | |
| JPH0422495B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |