[go: up one dir, main page]

JPH0822955A - Manufacture of metal wiring layer - Google Patents

Manufacture of metal wiring layer

Info

Publication number
JPH0822955A
JPH0822955A JP15719394A JP15719394A JPH0822955A JP H0822955 A JPH0822955 A JP H0822955A JP 15719394 A JP15719394 A JP 15719394A JP 15719394 A JP15719394 A JP 15719394A JP H0822955 A JPH0822955 A JP H0822955A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
deposited
titanium
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15719394A
Other languages
Japanese (ja)
Inventor
Takenobu Kishida
剛信 岸田
Toru Nishiwaki
徹 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15719394A priority Critical patent/JPH0822955A/en
Publication of JPH0822955A publication Critical patent/JPH0822955A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make the formation region of a TiN film wider than a Ti film. CONSTITUTION:At the time of deposition of Ti, a semiconductor substrate 1 is fixed to a retaining stand 2 with a clamp ring 6, to which a positive bias voltage of about several tens of volt is applied. The pressure of argon gas 4 is set to 3mTorr, and a Ti target 3 is sputterd by DC power of 5kW. Thereby a Ti film 9 800Angstrom thick is deposited. In this case, the distance (T/S) between a Ti target 3 and the semiconductor substrate surface is set to 40mm. When TiN is deposited, a negative bias voltage of about several tens of volt is applied to the semiconductor substrate 1 similarly to the case of the Ti film 9. After Ar gas 4 and N2 gas 5 are mixed by the ratio of 1:1, and the pressure is set to)$& 4mTorr, the Ti target is subjected to reactive sputtering by DC power of 3kW. Thereby a TiN film 10 is deposited 1000Angstrom thick. The T/S is set to be 40mm also in this case.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板−配線間を
電気的に接続するために用いる金属配線の作成に効果の
ある高融点金属膜を用いた金属配線層の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a metal wiring layer using a refractory metal film which is effective for producing metal wiring used for electrically connecting a semiconductor substrate and wiring. .

【0002】[0002]

【従来の技術】近年、半導体装置の微細化、集積化が進
む中で、半導体基板と配線間を電気的に接続するコンタ
クトホールの径が微細化してきている。そのためコンタ
クトホール底部で金属配線層と半導体基板とが反応し、
漏れ電流の増加や接触抵抗の増加など信頼性上の問題が
生じる。そこで配線膜と半導体基板の間に遮蔽膜(以下
バリアメタルという)としてチタン(Ti)膜と窒化チ
タン(TiN)膜の2層膜を形成し反応を防止してい
る。
2. Description of the Related Art In recent years, as semiconductor devices have been miniaturized and integrated, the diameter of contact holes for electrically connecting a semiconductor substrate and wiring has been miniaturized. Therefore, the metal wiring layer reacts with the semiconductor substrate at the bottom of the contact hole,
There are reliability problems such as an increase in leakage current and an increase in contact resistance. Therefore, a two-layer film of a titanium (Ti) film and a titanium nitride (TiN) film is formed as a shielding film (hereinafter referred to as a barrier metal) between the wiring film and the semiconductor substrate to prevent the reaction.

【0003】以下、従来のTiおよびTiNの製造方法
について図5を用いて説明する。図5(a)はスパッタ
リング法によるTi膜、TiN膜の堆積方法を示すもの
で、スパッタリング成膜装置内での半導体基板の状態を
示している。また図5(b)は図5(a)における半導
体基板固定部を拡大したものである。
A conventional method for producing Ti and TiN will be described below with reference to FIG. FIG. 5A shows a method of depositing a Ti film and a TiN film by a sputtering method, and shows a state of a semiconductor substrate in a sputtering film forming apparatus. Further, FIG. 5B is an enlarged view of the semiconductor substrate fixing portion in FIG. 5A.

【0004】まず、Tiの堆積時には、あらかじめ半導
体基板1の外周部を輪状の治具(以下クランプリング6
という)で支持台に固定する。そして、アルゴン(A
r)ガス4でスパッタリングしてTi膜9を堆積する。
次にTiN膜10の堆積時には、Ti膜9の場合と同様
に半導体基板1を固定し、Arガス4と窒素(N2)ガ
ス5を混合し、反応性スパッタリングすることによりT
iN膜10を堆積する。Ti膜9およびTiN膜10の
堆積は、半導体基板1を同一のクランプリング6で押さ
えたままで連続して行う。
First, at the time of depositing Ti, the outer peripheral portion of the semiconductor substrate 1 is preliminarily formed into a ring-shaped jig (hereinafter referred to as a clamp ring 6).
Fixed) to the support base. And argon (A
r) Sputter with gas 4 to deposit Ti film 9.
Next, when depositing the TiN film 10, the semiconductor substrate 1 is fixed, the Ar gas 4 and the nitrogen (N 2 ) gas 5 are mixed and reactive sputtering is performed as in the case of the Ti film 9.
The iN film 10 is deposited. The deposition of the Ti film 9 and the TiN film 10 is continuously performed while the semiconductor substrate 1 is being held by the same clamp ring 6.

【0005】半導体基板1の固定部を図5(b)に拡大
して示す。半導体基板1の固定部近傍ではTi膜9はT
iN膜10より半導体基板1の外周部まで堆積する。し
たがって、半導体基板1の外周部ではTi膜9が露出し
ている。
The fixed portion of the semiconductor substrate 1 is shown enlarged in FIG. In the vicinity of the fixed portion of the semiconductor substrate 1, the Ti film 9 has a T
Deposit from the iN film 10 to the outer peripheral portion of the semiconductor substrate 1. Therefore, the Ti film 9 is exposed on the outer peripheral portion of the semiconductor substrate 1.

【0006】以上のようにしてTi膜9およびTiN膜
10を堆積した後、その上にたとえばタングステン
(W)膜やアルミニウム(Al)合金膜などの配線層を
形成する。しかし、このとき以下のような問題が発生す
る。これについて図6を用いて説明する。
After the Ti film 9 and the TiN film 10 are deposited as described above, a wiring layer such as a tungsten (W) film or an aluminum (Al) alloy film is formed thereon. However, at this time, the following problems occur. This will be described with reference to FIG.

【0007】図6はCVD法によるタングステン(W)
膜のコンタクトホール埋め込みプロセスの手順を示して
いる。まず図6(a)は図5で説明した方法でTi膜9
およびTiN膜10をコンタクトホール内外に堆積する
工程を示している。次に図6(b)ではCVD法により
W膜18をコンタクトホール内外に堆積する工程を示し
ている。W膜の堆積は六弗化タングステン(WF6)を
水素(H2)あるいはシラン(SiH4)でWに還元して
行う。次に図6(c)ではコンタクトホール内にのみW
膜19を残すための全面エッチング工程を示している。
この時、エッチングはコンタクトホール外においてW膜
18および下地膜であるTiN膜10、Ti膜9が除去
されるまで行う。最後に、図6(d)に示すように、T
iN膜20−Al合金膜21−TiN膜22の3層膜に
よる配線層を形成する。
FIG. 6 shows tungsten (W) formed by the CVD method.
3 shows a procedure of a process for filling a contact hole of a film. First, FIG. 6A shows the Ti film 9 by the method described in FIG.
The process of depositing the TiN film 10 inside and outside the contact hole is shown. Next, FIG. 6B shows a step of depositing the W film 18 inside and outside the contact hole by the CVD method. The W film is deposited by reducing tungsten hexafluoride (WF 6 ) to W with hydrogen (H 2 ) or silane (SiH 4 ). Next, in FIG. 6 (c), W is formed only in the contact hole.
The whole surface etching process for leaving the film 19 is shown.
At this time, etching is performed until the W film 18 and the TiN film 10 and the Ti film 9 as the underlying film are removed outside the contact hole. Finally, as shown in FIG.
A wiring layer is formed by a three-layer film including the iN film 20-Al alloy film 21-TiN film 22.

【0008】[0008]

【発明が解決しようとする課題】図6(b)のW膜18
成長時にWF6ガスは半導体基板1の外周部ではTiN
膜10と接触せずTi膜9と接触する。WFガスはTi
N膜10とは反応性が低いが、Ti膜1とは非常に反応
性が高い。したがって、Ti膜9とWF6ガスとの反応
により半導体基板1外周部においてTi膜9の剥がれが
生じる。この結果、半導体基板1の外周部を源とする異
物の発生が起こり、半導体装置製造上の歩留りの低下な
どが生じるという問題がある。
The W film 18 shown in FIG. 6B is used.
During the growth, WF 6 gas is used as TiN in the outer peripheral portion of the semiconductor substrate 1.
It does not contact the film 10 but contacts the Ti film 9. WF gas is Ti
Although it has low reactivity with the N film 10, it has very high reactivity with the Ti film 1. Therefore, the Ti film 9 peels off at the outer peripheral portion of the semiconductor substrate 1 due to the reaction between the Ti film 9 and the WF6 gas. As a result, there is a problem in that foreign substances are generated from the outer peripheral portion of the semiconductor substrate 1 and a yield in manufacturing a semiconductor device is reduced.

【0009】本発明は、上記従来の課題を解決するもの
で、半導体基板上において、TiN膜をTi膜より半導
体基板のより外周部まで堆積することでW膜堆積の際の
Ti膜とWF6との反応を防止することが可能となる。
したがって、歩留りの高い金属配線層の製造方法を提供
する。
[0009] The present invention is intended to solve the conventional problems described above, on a semiconductor substrate, a Ti film and WF 6 when the W film is deposited by depositing a TiN film to a more peripheral portion of the semiconductor substrate than the Ti film It is possible to prevent the reaction with.
Therefore, a method for manufacturing a metal wiring layer having a high yield is provided.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に本発明の金属配線層の製造方法は、半導体基板の外周
部を輪状の治具で押さえてチタン膜および窒化チタン膜
を連続して堆積する際、チタン膜の堆積時に治具に正の
バイアス電圧を加えてスパッタリングし、チタン膜を堆
積する工程と、治具に負のバイアス電圧を加えてスパッ
タリングして、窒化チタン膜を堆積する工程とを有す
る。
In order to solve the above-mentioned problems, a method for manufacturing a metal wiring layer of the present invention is to continuously press a titanium film and a titanium nitride film by pressing an outer peripheral portion of a semiconductor substrate with a ring-shaped jig. During the deposition, a titanium bias film is deposited by applying a positive bias voltage to the jig during sputtering, and a titanium film is deposited, and a titanium nitride film is deposited by applying a negative bias voltage to the jig. And the process.

【0011】また、半導体基板の外周部を輪状の治具で
押さえてチタン膜および窒化チタン膜を連続して堆積す
る際、窒化チタン膜の堆積時はチタン膜の堆積時よりも
半導体基板とチタンターゲットとの距離を大きくし、か
つ窒化チタン膜の堆積時にはチタン膜の堆積時よりも形
成圧力を小さくするかあるいは窒化チタン膜を形成する
際の混合ガスにおいて、アルゴン(Ar)ガスより窒素
(N2)ガスの分圧を高くする。
In addition, when the titanium film and the titanium nitride film are continuously deposited by pressing the outer peripheral portion of the semiconductor substrate with a ring-shaped jig, the semiconductor substrate and the titanium film are deposited more when the titanium nitride film is deposited than when the titanium film is deposited. When the titanium nitride film is deposited, the forming pressure is made smaller than that at the time of depositing the titanium film, or in the mixed gas when the titanium nitride film is formed, nitrogen (N) is used instead of argon (Ar) gas. 2 ) Increase the partial pressure of gas.

【0012】また、半導体基板の外周部を輪状の治具で
押さえてチタン膜を堆積する工程と、治具と前記半導体
基板との間に間隙を設けて窒化チタン膜を堆積する工程
とを連続して行う。
The step of depositing a titanium film by pressing the outer peripheral portion of the semiconductor substrate with a ring-shaped jig and the step of depositing a titanium nitride film with a gap between the jig and the semiconductor substrate are consecutive. Then do.

【0013】また、半導体基板の外周部を輪状の治具で
押さえてチタン膜および窒化チタン膜を堆積する際、チ
タン膜の堆積時に半導体基板の裏面に数10Vの正のバ
イアス電圧を加え、窒化チタン膜の堆積時に半導体基板
の裏面に数10Vの負のバイアス電圧を加える。
When the titanium film and the titanium nitride film are deposited by pressing the outer peripheral portion of the semiconductor substrate with a ring-shaped jig, a positive bias voltage of several tens of volts is applied to the back surface of the semiconductor substrate during the deposition of the titanium film to nitride the titanium film and the titanium nitride film. A negative bias voltage of several tens of volts is applied to the back surface of the semiconductor substrate when depositing the titanium film.

【0014】さらに、半導体基板の外周部を輪状の治具
で押さえたままでチタン膜および窒化チタン膜を連続し
て堆積する際、チタン膜の堆積時には半導体基板の表面
温度を100℃以下に設定し、窒化チタン膜の堆積時に
は半導体基板の表面温度を400℃以下に設定する。
Further, when a titanium film and a titanium nitride film are continuously deposited while the outer peripheral portion of the semiconductor substrate is being held by a ring-shaped jig, the surface temperature of the semiconductor substrate is set to 100 ° C. or lower when the titanium film is deposited. During the deposition of the titanium nitride film, the surface temperature of the semiconductor substrate is set to 400 ° C. or lower.

【0015】[0015]

【作用】本発明によれば、半導体基板上において、Ti
NをTiより半導体基板のより外周部まで堆積すること
が可能となるため、Wのエッチング除去の際のTiとS
6との反応を防止することができ、異物の発生をなく
すことができる。
According to the present invention, Ti is formed on the semiconductor substrate.
Since it becomes possible to deposit N from Ti to the outer peripheral portion of the semiconductor substrate, Ti and S when removing W by etching
The reaction with F 6 can be prevented and the generation of foreign matter can be eliminated.

【0016】[0016]

【実施例】以下に、本発明の半導体装置の製造方法の実
施例について図面を参照しながら説明する。
Embodiments of the method of manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

【0017】図1は、本発明の半導体装置の製造方法の
一実施例の断面図である。図1において、1は半導体基
板、2は支持台、3はTiターゲット、4はArガス、
5はN2ガス、6はクランプリング、7は遮蔽板、8は
直流電源、9はTi、10はTiN、11はクランプリ
ング6に直流電圧を印加するための正の直流バイアス電
源、12は同じく負の直流バイアス電源、13はクラン
プリング端の庇、14は半導体基板上の絶縁膜、15は
Tiターゲットと半導体基板表面との距離(以下T/S
という)を示している。
FIG. 1 is a cross-sectional view of one embodiment of the method of manufacturing a semiconductor device of the present invention. In FIG. 1, 1 is a semiconductor substrate, 2 is a support, 3 is a Ti target, 4 is Ar gas,
5 is N 2 gas, 6 is a clamp ring, 7 is a shield plate, 8 is a DC power supply, 9 is Ti, 10 is TiN, 11 is a positive DC bias power supply for applying a DC voltage to the clamp ring 6, and 12 is Similarly, a negative DC bias power source, 13 is an eave at the end of the clamp ring, 14 is an insulating film on the semiconductor substrate, and 15 is the distance between the Ti target and the semiconductor substrate surface (hereinafter T / S).
It means that).

【0018】図1(a)はスパッタリング法によるT
i、TiNの堆積方法を示すもので、スパッタリング成
膜装置内での半導体基板の状態を示している。また、図
1(b)は図1(a)における半導体基板固定部を拡大
したものである。
FIG. 1 (a) shows T obtained by the sputtering method.
1 shows a method of depositing i and TiN, showing a state of a semiconductor substrate in a sputtering film forming apparatus. Further, FIG. 1B is an enlarged view of the semiconductor substrate fixing portion in FIG.

【0019】まず、Tiの堆積時には、あらかじめ半導
体基板1をクランプリング6で支持台2に固定し、クラ
ンプリング6に数10V程度の正のバイアス電圧を印加
する。そして、Arガス4の圧力を3mTorrに設定
し、5kWの直流電力でTiターゲット3をスパッタリ
ングしてTi膜9を800Å堆積する。このときTiタ
ーゲット3と(T/S)を40mmに設定する。次にT
iNの堆積時には、Ti膜9の場合と同様に半導体基板
1を固定し、あらかじめクランプリング6に数10V程
度の負のバイアス電圧を印加する。そして、Arガス4
とN2ガス5を1:1の割合で混合し、圧力を4mTo
rrに設定した後、3kWの直流電力でTiターゲット
を反応性スパッタリングすることによりTiN膜10を
1000Å堆積する。このときにもT/Sは40mmに
設定する。Ti膜9、およびTiN膜10の堆積時に
は、半導体基板1表面は絶縁膜で覆われているため、ク
ランプリング6と半導体基板1は電気的に絶縁された状
態となっている。したがって、クランプリング6に印加
した正および負のバイアス電圧は半導体基板1には印加
されない。
First, when depositing Ti, the semiconductor substrate 1 is previously fixed to the support base 2 by the clamp ring 6, and a positive bias voltage of about several tens of V is applied to the clamp ring 6. Then, the pressure of the Ar gas 4 is set to 3 mTorr, and the Ti target 3 is sputtered by DC power of 5 kW to deposit a Ti film 9 of 800 Å. At this time, the Ti target 3 and (T / S) are set to 40 mm. Then T
At the time of depositing iN, the semiconductor substrate 1 is fixed similarly to the case of the Ti film 9, and a negative bias voltage of about several tens V is applied to the clamp ring 6 in advance. And Ar gas 4
And N 2 gas 5 were mixed at a ratio of 1: 1 and the pressure was 4 mTo.
After setting to rr, a Ti target 10 is reactively sputtered with a DC power of 3 kW to deposit a TiN film 10 of 1000 Å. Also at this time, T / S is set to 40 mm. When the Ti film 9 and the TiN film 10 are deposited, the surface of the semiconductor substrate 1 is covered with an insulating film, so that the clamp ring 6 and the semiconductor substrate 1 are electrically insulated. Therefore, the positive and negative bias voltages applied to the clamp ring 6 are not applied to the semiconductor substrate 1.

【0020】Tiの堆積時にクランプリング6に正のバ
イアス電圧を印加することで、Ar +イオンがクランプ
リング6から遠ざけられるため、正のバイアス電圧を印
加しない場合に比べて半導体基板1の外周部にTiが堆
積しにくくなる。TiNの堆積時にクランプリング6に
負のバイアス電圧を印加することで、Ar+イオンがク
ランプリングに引き寄せられるため、正のバイアス電圧
を印加しない場合に比べて半導体基板の外周部にTiN
が堆積しやすくなる。さらに、Ar+イオンがクランプ
リングに引き寄せられることで、クランプリング上に堆
積したTiNが再スパッタされるため、半導体基板の外
周部により堆積しやすくなる。
When the Ti is deposited, the clamp ring 6 has a positive bar.
By applying the bias voltage, Ar +Ion clamp
Since it is kept away from ring 6, a positive bias voltage is applied.
As compared with the case where Ti is not added, Ti is deposited on the outer peripheral portion of the semiconductor substrate 1.
It becomes difficult to stack. On the clamp ring 6 when depositing TiN
By applying a negative bias voltage, Ar+AEON
Positive bias voltage because it is attracted to the ramp ring
As compared with the case where no voltage is applied
Are easily deposited. Furthermore, Ar+Ion clamp
It will be pulled onto the ring and
Since the deposited TiN is re-sputtered,
The peripheral portion makes it easier to deposit.

【0021】以下に、本発明の半導体装置の製造方法の
第2の実施例について図面を参照しながら説明する。
A second embodiment of the semiconductor device manufacturing method of the present invention will be described below with reference to the drawings.

【0022】図2は、本発明の半導体装置の製造方法の
一実施例の断面図である。図2において、1は半導体基
板、2は支持台、4はArガス、5はN2ガス、6はク
ランプリング、7は遮蔽板、8は直流電源、9はTi、
10はTiN、13はクランプリング端の庇、15はT
iターゲットと半導体基板表面との距離(以下T/S)
を示している。
FIG. 2 is a sectional view of an embodiment of the method for manufacturing a semiconductor device of the present invention. In FIG. 2, 1 is a semiconductor substrate, 2 is a support, 4 is Ar gas, 5 is N 2 gas, 6 is a clamp ring, 7 is a shield plate, 8 is a DC power supply, 9 is Ti,
10 is TiN, 13 is an eave at the end of the clamp ring, and 15 is T
Distance between i target and semiconductor substrate surface (T / S)
Is shown.

【0023】図2(a)はスパッタリング法によるTi
の堆積方法を示すもので、スパッタリング成膜装置内で
の半導体基板の状態を示している。図2(b)は図2
(a)と同様にTiNの堆積方法を示すものである。図
2(c)は図2(a),(b)における半導体基板固定
部を拡大したものである。
FIG. 2A shows Ti formed by the sputtering method.
2 shows the state of the semiconductor substrate in the sputtering film forming apparatus. 2 (b) is shown in FIG.
Similar to (a), it shows a TiN deposition method. FIG. 2C is an enlarged view of the semiconductor substrate fixing portion in FIGS. 2A and 2B.

【0024】まず、Tiの堆積時には、第一の実施例1
と同様にあらかじめ半導体基板1をクランプリング6で
支持台2に固定する。そして、Arガス4の圧力を1m
Torrと低く設定し、5kWの直流電力でTiターゲ
ットをスパッタリングしてTi膜9を800Å堆積す
る。このときT/Sは100mm以上にできるだけ大き
く設定する。次にTiNの堆積時には、Ti膜9の場合
と同様に半導体基板1を固定する。そして、Arガス4
とN2ガス5を1:10の割合での混合し、圧力を5m
Torrと大きく設定した後、3kWの直流電力でTi
ターゲットを反応性スパッタリングすることによりTi
N膜10を1000Å堆積する。このときT/Sは30
mm以下に小さく設定する。
First, when depositing Ti, the first embodiment 1
Similarly, the semiconductor substrate 1 is previously fixed to the support base 2 by the clamp ring 6. Then, the pressure of Ar gas 4 is set to 1 m.
The Ti target is sputtered with a DC power of 5 kW, and the Ti film 9 is deposited to 800 Å. At this time, T / S is set as large as 100 mm or more. Next, when depositing TiN, the semiconductor substrate 1 is fixed as in the case of the Ti film 9. And Ar gas 4
And N 2 gas 5 were mixed at a ratio of 1:10 and the pressure was 5 m.
After setting a large value of Torr, Ti with 3kW DC power
By reactively sputtering the target, Ti
The N film 10 is deposited at 1000 Å. At this time T / S is 30
Set it to be less than mm.

【0025】Tiの堆積時にT/Sを100mm以上に
設定することで、Tiターゲットからスパッタリングさ
れたTiが直進進行性の強いものとなるため、T/Sを
40mmに設定した場合に比べてクランプリング6の庇
13の下にTiが回り込みにくくなる。TiNの堆積時
にT/Sを半導体基板の外周部にTiが堆積しにくくな
る。TiNの堆積時にT/Sを30mm以下に設定する
ことで、Tiターゲット3からスパッタリングされたT
iNが直進進行性の弱いものとなるためT/Sを40m
mに設定した場合に比べてクランプリング6の庇13の
下にTiNが回り込みやすくなる。さらに、Tiが直進
進行性の強いものとなることで、微細なコンタクトホー
ルの底部にTiが堆積しやすくなる。したがって、コン
タクトホール底部でのTiの被覆率が向上し、コンタク
ト抵抗の低減効果も同時に生まれる。
When T / S is set to 100 mm or more at the time of depositing Ti, Ti sputtered from the Ti target has a strong tendency to go straight. Therefore, compared with the case where T / S is set to 40 mm, clamping is performed. It becomes difficult for Ti to enter under the eaves 13 of the ring 6. When TiN is deposited, it becomes difficult for T / S to deposit Ti on the outer peripheral portion of the semiconductor substrate. By setting T / S to 30 mm or less when depositing TiN, the T sputtered from the Ti target 3 is
iN has a weak straight-line progression, so T / S is 40 m
As compared with the case where m is set, TiN is more likely to wrap around the eaves 13 of the clamp ring 6. Furthermore, since Ti has a strong ability to travel straight ahead, Ti is likely to be deposited on the bottom of the fine contact hole. Therefore, the coverage of Ti on the bottom of the contact hole is improved, and the contact resistance is reduced.

【0026】以下に、本発明の半導体装置の製造方法の
第3の実施例について図面を参照しながら説明する。
A third embodiment of the semiconductor device manufacturing method of the present invention will be described below with reference to the drawings.

【0027】図3は、本発明の半導体装置の製造方法の
一実施例の断面図である。図において、1が半導体基
板、2が支持台、6がクランプリング、9がTi、10
がTiN、13がクランプリング端の庇を示している。
FIG. 3 is a sectional view of an embodiment of the method of manufacturing a semiconductor device of the present invention. In the figure, 1 is a semiconductor substrate, 2 is a support, 6 is a clamp ring, 9 is Ti, and 10
Indicates TiN, and 13 indicates the eaves at the end of the clamp ring.

【0028】図3(a)はスパッタリング法によるTi
の堆積時の半導体基板の固定部を拡大したもので、図3
(b)TiNの堆積時の拡大図である。
FIG. 3A shows Ti formed by the sputtering method.
Fig. 3 is an enlarged view of the fixed part of the semiconductor substrate during the deposition of
(B) It is an enlarged view at the time of depositing TiN.

【0029】まず、Tiの堆積時には、あらかじめ半導
体基板1をクランプリング6で支持台2に固定する。そ
して、Arガス4の圧力を3mTorrに設定し、5k
Wの直流電力でTiターゲットをスパッタリングしてT
i膜9を800Å堆積する。このときT/Sは40mm
に設定する。次にTiNの堆積時には、半導体基板1を
固定していたクランプリング6を半導体基板1から5m
m離す。そして、Arガス4とN2ガス5を1:1の割
合での混合し、圧力を4mTorrに設定した後、3k
Wの直流電力でTiターゲットを反応性スパッタリング
することによりTiN膜10を1000Å堆積する。こ
のときT/Sは40mmに設定する。
First, when depositing Ti, the semiconductor substrate 1 is previously fixed to the support base 2 by the clamp ring 6. Then, the pressure of the Ar gas 4 is set to 3 mTorr and 5 k
Sputtering a Ti target with DC power of W
The i film 9 is deposited at 800 Å. At this time, T / S is 40 mm
Set to. Next, at the time of depositing TiN, the clamp ring 6 that fixed the semiconductor substrate 1 was removed from the semiconductor substrate 1 by 5 m.
m away. Then, Ar gas 4 and N 2 gas 5 were mixed at a ratio of 1: 1 and the pressure was set to 4 mTorr, and then 3 k
The TiN film 10 is deposited by 1000 Å by reactively sputtering a Ti target with a DC power of W. At this time, T / S is set to 40 mm.

【0030】TiNの堆積時にクランプリング6を半導
体基板1から離すことで、Tiターゲット3からスパッ
タリングされたTiNがクランプリング6の庇13の下
に回り込みやすくなる。さらに、クランプリング6と半
導体基板1の距離が離れることでTiNと半導体基板1
の癒着による異物発生の抑制効果が倍増する。
By separating the clamp ring 6 from the semiconductor substrate 1 at the time of depositing TiN, TiN sputtered from the Ti target 3 can easily go under the eaves 13 of the clamp ring 6. Further, the distance between the clamp ring 6 and the semiconductor substrate 1 is increased so that the TiN and the semiconductor substrate 1 are
The effect of suppressing the generation of foreign matter due to the adhesion of the is doubled.

【0031】以下に、本発明の半導体装置の製造方法の
第4の実施例について図面を参照しながら説明する。
A fourth embodiment of the semiconductor device manufacturing method of the present invention will be described below with reference to the drawings.

【0032】図4は、本発明の半導体装置の製造方法の
一実施例の断面図である。図において、1は半導体基
板、2は支持台、3はTiターゲット、4はArガス、
5はN2ガス、6はクランプリング、7は遮蔽板、8は
直流電源、9はTi、10はTiN、13はクランプリ
ング端の庇、15はTiターゲットと半導体基板表面と
の距離(以下T/S)、16は半導体基板に印加するバ
イアス電源を示している。
FIG. 4 is a sectional view of an embodiment of the method of manufacturing a semiconductor device of the present invention. In the figure, 1 is a semiconductor substrate, 2 is a support base, 3 is a Ti target, 4 is Ar gas,
5 is N 2 gas, 6 is a clamp ring, 7 is a shield plate, 8 is a DC power source, 9 is Ti, 10 is TiN, 13 is an eave at the end of the clamp ring, and 15 is the distance between the Ti target and the surface of the semiconductor substrate (hereinafter T / S), 16 indicates a bias power source applied to the semiconductor substrate.

【0033】図4(a)はスパッタリング法によるT
i、TiNの堆積方法を示すもので、スパッタリング成
膜装置内での半導体基板の状態を示している。また図4
(b)は図4(a)における半導体基板固定部を拡大し
たものである。
FIG. 4 (a) shows T obtained by the sputtering method.
1 shows a method of depositing i and TiN, showing a state of a semiconductor substrate in a sputtering film forming apparatus. FIG. 4
FIG. 4B is an enlarged view of the semiconductor substrate fixing portion shown in FIG.

【0034】まず、Tiの堆積時には、あらかじめ半導
体基板1をクランプリング6で支持台2に固定し、半導
体基板1に裏面から数10V程度の正のバイアス電圧を
印加する。そして、Arガス4の圧力を3mTorrに
設定し、5kWの直流電力でTiターゲットをスパッタ
リングしてTi膜9を800Å堆積する。このときT/
Sは40mmに設定する。次にTiNの堆積時には、T
i膜9の場合と同様に半導体基板1を固定し、半導体基
板1に裏面から数10V程度の負のバイアス電圧を印加
する。そして、Arガス4とN2ガス5を1:1の割合
で混合し、圧力を4mTorrに設定した後、3kWの
直流電力でTiターゲットを反応性スパッタリングする
ことによりTiNを1000Å堆積する。このときにも
T/Sは40mmに設定する。Ti、およびTiNの堆
積時には、半導体基板1表面は絶縁膜で覆われているた
め、クランプリング6と半導体基板1は電気的に絶縁さ
れた状態となっている。したがって、半導体基板1に印
加した正および負のバイアス電圧はクランプリング6に
は印加されない。
First, when depositing Ti, the semiconductor substrate 1 is previously fixed to the support base 2 by the clamp ring 6, and a positive bias voltage of about several tens of volts is applied to the semiconductor substrate 1 from the back surface. Then, the pressure of the Ar gas 4 is set to 3 mTorr, and a Ti target is sputtered with a DC power of 5 kW to deposit a Ti film 9 of 800 Å. At this time T /
S is set to 40 mm. Next, when TiN is deposited, T
Similarly to the case of the i film 9, the semiconductor substrate 1 is fixed, and a negative bias voltage of about several tens of V is applied to the semiconductor substrate 1 from the back surface. Then, Ar gas 4 and N 2 gas 5 are mixed at a ratio of 1: 1 and the pressure is set to 4 mTorr, and then TiN is deposited by 1000 Å by reactively sputtering a Ti target with a DC power of 3 kW. Also at this time, T / S is set to 40 mm. At the time of depositing Ti and TiN, the surface of the semiconductor substrate 1 is covered with an insulating film, so that the clamp ring 6 and the semiconductor substrate 1 are electrically insulated. Therefore, the positive and negative bias voltages applied to the semiconductor substrate 1 are not applied to the clamp ring 6.

【0035】Tiの堆積時に半導体基板1の裏面から正
のバイアス電圧を印加することで、Ar+イオンが半導
体基板1表面から遠ざけられるため、正のバイアス電圧
を印加しない場合に比べてクランプリング6の庇13の
下にTiが回り込みにくくなる。TiNの堆積時に半導
体基板1の裏面から負のバイアス電圧を印加すること
で、Ar+イオンが半導体基板1表面に引き寄せられる
ため、正のバイアス電圧を印加しない場合に比べてクラ
ンプリング6の庇13の下にTiNが回り込みやすくな
る。さらにTiNの堆積時にAr+が半導体基板1に引
き寄せられるために、半導体基板1上に一度堆積したT
iN膜が再スパッタされ、再び堆積するといった現象が
生ずるため、TiNが活性化され結晶の配向性が非常に
よくなる。
By applying a positive bias voltage from the back surface of the semiconductor substrate 1 at the time of depositing Ti, Ar + ions are moved away from the surface of the semiconductor substrate 1, so that the clamp ring 6 is different from the case where no positive bias voltage is applied. It becomes difficult for Ti to get under the eaves 13 of the above. By applying a negative bias voltage from the back surface of the semiconductor substrate 1 at the time of depositing TiN, Ar + ions are attracted to the front surface of the semiconductor substrate 1, so that the eaves 13 of the clamp ring 6 are different from the case where no positive bias voltage is applied. TiN easily wraps around underneath. Further, since Ar + is attracted to the semiconductor substrate 1 during the deposition of TiN, the T deposited once on the semiconductor substrate 1
Since a phenomenon in which the iN film is re-sputtered and redeposited occurs, TiN is activated and the crystal orientation becomes very good.

【0036】以下に、本発明の半導体装置の製造方法の
第5の実施例について図面を参照しながら説明する。図
面は第4の実施例のものを用いる。
A fifth embodiment of the semiconductor device manufacturing method of the present invention will be described below with reference to the drawings. The drawing uses that of the fourth embodiment.

【0037】まず、Tiの堆積時には、あらかじめ半導
体基板1をクランプリング6で支持台2に固定し、半導
体基板1を裏面から冷却し半導体基板1の表面温度を2
0℃から25℃に保つ。そして、Arガス4の圧力を3
mTorrに設定し、5kWの直流電力でTiターゲッ
トをスパッタリングしてTi膜9を800Å堆積する。
このときT/Sは40mmに設定する。次にTiNの堆
積時には、Ti膜9の場合と同様に半導体基板1を固定
し、半導体基板1を裏面から加熱し半導体基板1の表面
温度を450℃に保つ。そして、Arガス4とN2ガス
5を1:1の割合で混合し、圧力を4mTorrに設定
した後、3kWの直流電力でTiターゲットを反応性ス
パッタリングすることによりTiN膜10を1000Å
堆積する。このときにもT/Sは40mmに設定する。
First, at the time of depositing Ti, the semiconductor substrate 1 is previously fixed to the support base 2 by the clamp ring 6, the semiconductor substrate 1 is cooled from the back surface, and the surface temperature of the semiconductor substrate 1 is set to 2 ° C.
Keep at 0 ° C to 25 ° C. Then, the pressure of the Ar gas 4 is set to 3
Setting to mTorr, a Ti target is sputtered with a DC power of 5 kW to deposit a Ti film 9 of 800 Å.
At this time, T / S is set to 40 mm. Next, when depositing TiN, the semiconductor substrate 1 is fixed as in the case of the Ti film 9, the semiconductor substrate 1 is heated from the back surface, and the surface temperature of the semiconductor substrate 1 is maintained at 450 ° C. Then, Ar gas 4 and N 2 gas 5 were mixed at a ratio of 1: 1 and the pressure was set to 4 mTorr. Then, the Ti target was reactively sputtered with a DC power of 3 kW to form a TiN film 10 of 1000 Å.
accumulate. Also at this time, T / S is set to 40 mm.

【0038】以上のようにして、本発明によれば、Ti
NをTiより半導体基板の外周部まで堆積することがで
きた。
As described above, according to the present invention, Ti
It was possible to deposit N from Ti to the outer peripheral portion of the semiconductor substrate.

【0039】Tiの堆積時に半導体基板1を裏面から冷
却することで、Tiターゲット3からスパッタリングさ
れたTiが半導体基板1表面に到達した際、熱によるエ
ネルギーが与えられず、表面でのTiのマイグレーショ
ンが低下する。そのため基板表面のマイグレーションに
よるクランプリング6の庇13の下への回り込みを抑え
ることが可能となる。TiNの堆積時に半導体基板1を
裏面から加熱することで、ターゲットからスパッタリン
グされたTiNが半導体基板表面に到達した際、熱エネ
ルギーが与えられ、表面でのTiのマイグレーションが
向上する。そのため基板表面のマイグレーションによる
クランプリング6の庇13の下への回り込みを向上させ
ることが可能となる。
By cooling the semiconductor substrate 1 from the back surface during the deposition of Ti, when Ti sputtered from the Ti target 3 reaches the surface of the semiconductor substrate 1, heat energy is not applied and the Ti migration on the surface. Is reduced. Therefore, it is possible to prevent the clamp ring 6 from wrapping under the eaves 13 due to the migration of the substrate surface. By heating the semiconductor substrate 1 from the back surface at the time of depositing TiN, when TiN sputtered from the target reaches the front surface of the semiconductor substrate, thermal energy is given and the migration of Ti on the surface is improved. Therefore, it is possible to improve the wraparound of the clamp ring 6 below the eaves 13 due to the migration of the substrate surface.

【0040】[0040]

【発明の効果】本発明によれば、アルミニウム合金膜を
埋め込むときに、下地の高融点金属膜をTiとTiNと
Ti膜の3層構造にすることにより、アルミニウム合金
膜が埋め込まれる温度が650℃から550℃まで低温
化することができた。さらに、TiとTiNとTi膜の
3層の高融点金属膜を被着するとき半導体基板温度を4
50℃で被着すると、アルミニウム合金膜が埋め込まれ
る温度が550℃から480℃まで低温化することがで
きた。したがって、より低温でアルミニウム合金層を被
着でき、配線の歩留や信頼性を向上させることができ
る。
According to the present invention, when the aluminum alloy film is buried, the refractory metal film of the underlying layer has a three-layer structure of Ti, TiN, and Ti film so that the temperature at which the aluminum alloy film is buried is 650. It was possible to lower the temperature from ℃ to 550 ℃. Furthermore, when depositing three refractory metal films of Ti, TiN, and Ti films, the semiconductor substrate temperature is set to 4
When deposited at 50 ° C., the temperature at which the aluminum alloy film was embedded could be lowered from 550 ° C. to 480 ° C. Therefore, the aluminum alloy layer can be deposited at a lower temperature, and the yield and reliability of the wiring can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明における金属配線層の製造方法の第1の
実施例の説明図
FIG. 1 is an explanatory view of a first embodiment of a method for manufacturing a metal wiring layer according to the present invention.

【図2】本発明における金属配線層の製造方法の第2の
実施例の説明図
FIG. 2 is an explanatory view of a second embodiment of the method for manufacturing a metal wiring layer according to the present invention.

【図3】本発明における金属配線層の製造方法の第3の
実施例の説明図
FIG. 3 is an explanatory view of a third embodiment of the method for manufacturing a metal wiring layer according to the present invention.

【図4】本発明における金属配線層の製造方法の第4、
第5の実施例の説明図
FIG. 4 is a fourth method of manufacturing a metal wiring layer according to the present invention;
Explanatory drawing of the fifth embodiment

【図5】従来の金属配線層の製造方法の説明図FIG. 5 is an explanatory view of a conventional method for manufacturing a metal wiring layer.

【図6】従来のコンタクトホール埋め込み方法の説明図FIG. 6 is an explanatory view of a conventional contact hole filling method.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 支持台 3 Tiターゲット 4 Arガス 5 N2ガス 6 クランプリング 7 遮蔽板 8 直流電源 9 Ti 10 TiN 11、12 直流バイアス電源 13 庇 14 絶縁膜 15 距離 16 バイアス電源 17 層間絶縁膜 18、19 W膜 20 TiN膜 21 Al合金膜 22 TiN膜1 semiconductor substrate 2 support 3 Ti target 4 Ar gas 5 N 2 gas 6 clamp ring 7 shielding plate 8 DC power supply 9 Ti 10 TiN 11, 12 DC bias power supply 13 eaves 14 insulating film 15 distance 16 bias power supply 17 interlayer insulating film 18 , 19 W film 20 TiN film 21 Al alloy film 22 TiN film

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜および窒化チタン膜を連続して堆積する
際、前記チタン膜の堆積時に前記治具に正のバイアス電
圧を加えてスパッタリングし、チタン膜を堆積する工程
と、前記治具に負のバイアス電圧を加えてスパッタリン
グして、窒化チタン膜を堆積する工程とを有することを
特徴とする金属配線層の製造方法。
1. When a titanium film and a titanium nitride film are successively deposited by pressing an outer peripheral portion of a semiconductor substrate with a ring-shaped jig, a positive bias voltage is applied to the jig when the titanium film is deposited and sputtering is performed. And then depositing a titanium film, and performing a sputtering by applying a negative bias voltage to the jig to deposit a titanium nitride film.
【請求項2】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜および窒化チタン膜を連続して堆積する
際、前記窒化チタン膜の堆積時は前記チタン膜の堆積時
よりも前記半導体基板とチタンターゲットとの距離を大
きくし、かつ前記窒化チタン膜の堆積時には前記チタン
膜の堆積時よりも形成圧力を小さくするかあるいは前記
窒化チタン膜を形成する際の混合ガスにおいて、アルゴ
ン(Ar)ガスより窒素(N2)ガスの分圧を高くする
ことを特徴とする金属配線層の製造方法。
2. When the titanium film and the titanium nitride film are successively deposited by pressing the outer peripheral portion of the semiconductor substrate with a ring-shaped jig, the semiconductor film is deposited more when the titanium nitride film is deposited than when the titanium film is deposited. The distance between the substrate and the titanium target is increased, and the forming pressure at the time of depositing the titanium nitride film is made smaller than that at the time of depositing the titanium film, or in the mixed gas for forming the titanium nitride film, argon (Ar) is used. ) A method for producing a metal wiring layer, wherein the partial pressure of nitrogen (N 2 ) gas is higher than that of gas.
【請求項3】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜を堆積する工程と、前記治具と前記半導体
基板との間に間隙を設けて窒化チタン膜を堆積する工程
とを連続して行うことを特徴とする金属配線層の製造方
法。
3. A step of depositing a titanium film by pressing an outer peripheral portion of a semiconductor substrate with a ring-shaped jig, and a step of depositing a titanium nitride film with a gap provided between the jig and the semiconductor substrate. A method for manufacturing a metal wiring layer, which is characterized in that it is carried out continuously.
【請求項4】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜および窒化チタン膜を堆積する際、前記チ
タン膜の堆積時に前記半導体基板の裏面に数10Vの正
のバイアス電圧を加え、前記窒化チタン膜の堆積時に前
記半導体基板の裏面に数10Vの負のバイアス電圧を加
えることを特徴とする金属配線層の製造方法。
4. A positive bias voltage of several tens of volts is applied to the back surface of the semiconductor substrate when the titanium film and the titanium nitride film are deposited by pressing the outer peripheral portion of the semiconductor substrate with a ring-shaped jig. A method for manufacturing a metal wiring layer, wherein a negative bias voltage of several tens of V is applied to the back surface of the semiconductor substrate during the deposition of the titanium nitride film.
【請求項5】 半導体基板の外周部を輪状の治具で押さ
えたままでチタン膜および窒化チタン膜を連続して堆積
する際、前記チタン膜の堆積時には半導体基板の表面温
度を100℃以下に設定し、前記窒化チタン膜の堆積時
には半導体基板の表面温度を400℃以下に設定するこ
とを特徴とする金属配線層の製造方法。
5. The surface temperature of the semiconductor substrate is set to 100 ° C. or lower when the titanium film and the titanium nitride film are continuously deposited while holding the outer peripheral portion of the semiconductor substrate with a ring-shaped jig. A method of manufacturing a metal wiring layer, wherein the surface temperature of the semiconductor substrate is set to 400 ° C. or lower during the deposition of the titanium nitride film.
JP15719394A 1994-07-08 1994-07-08 Manufacture of metal wiring layer Pending JPH0822955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15719394A JPH0822955A (en) 1994-07-08 1994-07-08 Manufacture of metal wiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15719394A JPH0822955A (en) 1994-07-08 1994-07-08 Manufacture of metal wiring layer

Publications (1)

Publication Number Publication Date
JPH0822955A true JPH0822955A (en) 1996-01-23

Family

ID=15644238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15719394A Pending JPH0822955A (en) 1994-07-08 1994-07-08 Manufacture of metal wiring layer

Country Status (1)

Country Link
JP (1) JPH0822955A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189272A (en) * 1999-11-04 2001-07-10 Trikon Holdings Ltd Forming method for barrier layer
US6380058B2 (en) 1998-08-07 2002-04-30 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for manufacturing semiconductor device
KR100351696B1 (en) * 1998-04-08 2002-09-11 닛본 덴기 가부시끼가이샤 Method of forming a semiconductor device and semiconductor manufacturing apparatus
JP2002294441A (en) * 2001-03-30 2002-10-09 Anelva Corp Bias sputtering apparatus
JP2008211252A (en) * 1996-07-30 2008-09-11 Applied Materials Inc Apparatus for shielding fringe of workpiece

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211252A (en) * 1996-07-30 2008-09-11 Applied Materials Inc Apparatus for shielding fringe of workpiece
KR100351696B1 (en) * 1998-04-08 2002-09-11 닛본 덴기 가부시끼가이샤 Method of forming a semiconductor device and semiconductor manufacturing apparatus
US6380058B2 (en) 1998-08-07 2002-04-30 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for manufacturing semiconductor device
JP2001189272A (en) * 1999-11-04 2001-07-10 Trikon Holdings Ltd Forming method for barrier layer
DE10054115B4 (en) * 1999-11-04 2009-09-24 Trikon Holdings Ltd., Newport Process for forming a barrier layer
JP2002294441A (en) * 2001-03-30 2002-10-09 Anelva Corp Bias sputtering apparatus

Similar Documents

Publication Publication Date Title
JP3216345B2 (en) Semiconductor device and manufacturing method thereof
US5290731A (en) Aluminum metallization method
JP3358328B2 (en) Method of forming high melting point metal film
US20030091870A1 (en) Method of forming a liner for tungsten plugs
EP0747502B1 (en) Improved adhesion layer for tungsten deposition
JPH0936228A (en) Formation of wiring
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JPH0822955A (en) Manufacture of metal wiring layer
US5985758A (en) Method for forming metal lines of semiconductor devices
JP3564884B2 (en) Tungsten film formation method
JPH0653165A (en) Method of forming metal plug
JPH07114203B2 (en) Method for manufacturing semiconductor device
JPH05234935A (en) Semiconductor device and its manufacture
JP3206527B2 (en) Method for manufacturing semiconductor device
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JP2806757B2 (en) Method for manufacturing semiconductor device
JP3488498B2 (en) Method of forming metal thin film in semiconductor device
JP3288010B2 (en) Method for forming metal wiring of semiconductor device
JPH10106972A (en) Manufacture of electrode wiring structure
JPH0654807B2 (en) Method of forming ohmic contact for hydrogenated amorphous silicon
JPH0629241A (en) Manufacture of semiconductor device
JP3518110B2 (en) Multi-layer wiring formation method
JPH01309356A (en) Wiring structure of semiconductor device and its formation
JPH11233517A (en) Copper wiring in semiconductor devices
JPH043926A (en) Manufacture of semiconductor device