JPH08228152A - Ａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は映像信号のように広周波数帯域の信
号に対しても量子化誤差少なくアナログ・ディジタル変
換し得るＡ／Ｄ変換回路を提供することを目的とする。 【構成】 サンプリングパルス発生回路６は、入力映像
信号の最高周波数の２倍以上の周波数のサンプリングパ
ルスを発生する。重畳信号発生回路３は、サンプリング
パルスの１／２倍以下の周波数で、かつ、入力映像信号
の最高周波数よりも高い周波数で一定振幅の重畳信号を
発生し、加算回路２で入力映像信号に加算する。Ａ／Ｄ
コンバータ４は、加算回路２の出力信号をサンプリング
パルスに基づいてディジタル信号に変換する。ディジタ
ルローパスフィルタ５は、Ａ／Ｄコンバータ４の出力デ
ィジタル信号から重畳信号成分を減衰して出力端子７へ
出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＡ／Ｄ変換回路に係り、
特に映像信号をアナログ・ディジタル変換するＡ／Ｄ変
換回路に関する。

【０００２】

【従来の技術】従来より、アナログ信号をディジタル信
号に変換するＡ／Ｄ変換回路は広く用いられているが、
映像信号をディジタル映像信号に変換するＡ／Ｄ変換回
路は、映像信号の周波数帯域が比較的広帯域であるた
め、比較的高速度が要求される。このため、映像用Ａ／
Ｄ変換回路としては、従来全並列型のＡ／Ｄ変換回路知
られている。

【０００３】この全並列型のＡ／Ｄ変換回路は、Ｎビッ
トの分解能を得る場合は（２^N−１）ビットのコンパレ
ータと、この複数のコンパレータのそれぞれに入力映像
信号と比較させるための互いに異なる基準電圧を発生さ
せる複数の分圧抵抗と、複数のコンパレータの出力ディ
ジタル信号をＮビットのバイナリコードに変換するため
のエンコーダとより構成され、入力映像信号を上記の複
数のコンパレータにより対応する基準電圧と別々に、か
つ、同時にレベル比較し、その比較結果をエンコーダを
通すことにより出力ディジタル信号を得る。この全並列
型のＡ／Ｄ変換回路は、高速であり、また微分的な１量
子化の精度が比較的良好であるという特長がある。

【０００４】また、従来の他のＡ／Ｄ変換回路として
は、上位複数ビットと残りのビットの２つに分けて変換
する、所謂２ステップフラッシュ型Ａ／Ｄ変換回路が知
られている。この従来のＡ／Ｄ変換回路は、上位複数ビ
ット用の複数の第１のコンパレータと、下位ビット用の
複数の第２のコンパレータと、互いに異なるレベルの参
照電圧を第１及び第２のコンパレータに入力する参照電
圧発生手段と、第１のコンパレータの出力結果に応じて
第２のコンパレータに印加する参照電圧を切り換える切
換手段と、第１及び第２のコンパレータの各出力をそれ
ぞれ所定のビット数のディジタル信号に変換するエンコ
ーダとよりなる。

【０００５】この従来のＡ／Ｄ変換回路によれば、入力
映像信号をそれぞれ複数の第１及び第２のコンパレータ
に並列に入力し、第一ステップで上位側の第１のコンパ
レータと参照電圧とを比較し、第二ステップで上記の比
較結果に応じて下位側の第２のコンパレータへの参照電
圧を切り換えて第２のコンパレータにより入力映像信号
との比較を行う。そして、このようにして得られた第１
及び第２のコンパレータの各比較出力をそれぞれ対応し
て設けられたエンコーダにより上位複数ビットのディジ
タル信号と、下位複数ビットのディジタル信号を得る。

【０００６】

【発明が解決しようとする課題】しかるに、上記の従来
のＡ／Ｄ変換回路のうち前者の構成のものは、１０ビッ
トのディジタル映像信号を出力しようとする場合は、約
１０２４（＝２¹⁰）個のコンパレータと基準電圧発生用
の分圧抵抗とを必要とするため、回路規模が大きくなる
と共に、消費電力が大であるという問題がある。

【０００７】また、上記の従来のＡ／Ｄ変換回路のうち
後者の構成のものは、コンパレータの数が少なく回路規
模、消費電力が少なくて済む反面、上位のディジタル信
号出力と下位のディジタル信号出力のつなぎ目での誤差
が大きいという問題がある。

【０００８】例えば、上位６ビットと下位４ビットに分
けてディジタル信号出力を得る構成の場合、入力アナロ
グ信号に対する出力ディジタル信号の特性は図４に示す
ようになり、１０ビット出力が”００００００１１１
０”から”００００００１１１１”への１量子化幅の変
化は下位４ビットの変化だけであるため良好である
が、”００００００１１１１”から”０００００１００
００”への１量子化幅の変化は上位６ビットと下位４ビ
ットの両方の変化を伴うつなぎ目での変化であるために
同図にＡで示すように精度が悪い（歪みが大きい）とい
う問題がある。

【０００９】本発明は以上の点に鑑みなされたもので、
映像信号のように広周波数帯域の信号に対しても量子化
誤差少なくアナログ・ディジタル変換し得るＡ／Ｄ変換
回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、入力信号の最高周波数の２倍以上の周波
数のサンプリングパルスを発生するサンプリングパルス
発生回路と、サンプリングパルスの１／２倍以下の周波
数で、かつ、入力信号の最高周波数よりも高い周波数で
一定振幅の重畳信号を発生する重畳信号発生回路と、入
力信号と重畳信号とを加算する加算回路と、加算回路の
出力信号をサンプリングパルスに基づいてディジタル信
号に変換するＡ／Ｄコンバータとを有する構成としたも
のである。

【００１１】

【作用】本発明では、入力信号とこれよりも高周波数の
重畳信号との加算合成信号に対してＡ／Ｄコンバータに
よりアナログ・ディジタル変換してディジタル信号を生
成するようにしているため、入力信号に対して直接アナ
ログ・ディジタル変換するよりもディジタル値（サンプ
リング値）の変化を小さくできる。

【００１２】また、重畳信号はＡ／Ｄコンバータの出力
ディジタル信号から重畳信号成分を減衰するディジタル
ローパスフィルタを更に有することで低減でき、所望の
ディジタル信号を得ることができる。

【００１３】

【実施例】次に、本発明の実施例について説明する。図
１は本発明の一実施例のブロック図を示す。同図中、入
力端子１に入力されたアナログ映像信号は加算回路２に
供給され、ここで重畳信号発生回路３よりの重畳信号と
加算された後、Ａ／Ｄコンバータ４に供給されてサンプ
リングパルス発生回路６よりのサンプリングパルスに基
づいてディジタル信号に変換される。

【００１４】このＡ／Ｄコンバータ４は従来より公知の
所謂２ステップフラッシュ型のＡ／Ｄコンバータであ
り、前記したように、第一ステップでは入力合成信号を
上位ビット用の複数のコンパレータにおいて互いに異な
る参照電圧と比較し、その比較結果に応じて第二ステッ
プでは参照電圧を切り換えて下位ビット用の別の複数の
コンパレータに印加し、この参照電圧と上記の入力合成
信号とを比較し、以下同様の動作を繰り返す。そして、
上記の上位ビット用の複数のコンパレータから取り出さ
れた各出力を上位ビット用のエンコーダを介して上位複
数ビットのディジタル値を出力し、また、上記の下位ビ
ット用の複数のコンパレータから取り出された各出力を
下位ビット用のエンコーダを介して残りの下位複数ビッ
トのディジタル値を出力する。

【００１５】ここで、サンプリングパルスの周波数は、
ナイキストのサンプリング定理より通過させようとする
入力アナログ映像信号の最高周波数の２倍以上の周波数
であり、ここでは例えば入力アナログ映像信号の色副搬
送波周波数の４倍の周波数である１４．３ＭＨｚであ
る。また、上記重畳信号は、このサンプリングパルスの
周波数の１／２倍の周波数の正弦波で、振幅は１量子化
幅の５倍程度である。

【００１６】このようにして、Ａ／Ｄコンバータ４から
は映像信号と重畳信号との合成信号が上位ビットと下位
ビットの２つに分けてディジタル信号に変換され、全体
として量子化ビット数が例えば１０ビットで取り出さ
れ、このディジタル信号はサンプリングパルス発生回路
６よりのサンプリングパルスに同期して動作しているデ
ィジタルフィルタであるローパスフィルタ５に供給され
る。このディジタルローパスフィルタ５は、遮断周波数
が重畳信号よりも低周波数で、かつ、入力アナログ映像
信号の最高周波数よりも高い周波数の例えば６ＭＨｚに
設定されているため、映像信号成分はそのまま出力端子
７へ通過出力され、重畳信号は減衰されて出力端子７へ
出力されない。

【００１７】図２はＡ／Ｄコンバータ４の入力信号波形
の一例を示す。同図に示すように、例えば単調増加する
入力映像信号Ｉに対して上記の重畳信号発生回路３より
の重畳信号ＩＩが加算回路２で合成され、その合成信号
がＡ／Ｄコンバータ４において上記サンプリングパルス
により図２に矢印で示すタイミングでサンプリングされ
ると、そのサンプリング点は図２に黒丸で示す位置とな
る。よって、Ａ／Ｄコンバータ４の量子化誤差の大きな
入力レベルにおいても、そのレベルの前後のサンプリン
グ値が少し離れたレベルとの平均値となるので、量子化
誤差が低減する。

【００１８】次に、本発明の他の実施例について説明す
る。図３は本発明になるＡ／Ｄ変換回路の他の実施例の
ブロック図を示す。同図中、図１と同一構成部分には同
一符号を付し、その説明を省略する。図３において、入
力端子１より入力された最高周波数６ＭＨｚ程度のアナ
ログ映像信号は、遮断周波数が１４ＭＨｚのローパスフ
ィルタ（ＬＰＦ）１０を介して加算回路２内の加算器２
ａに供給される。

【００１９】一方、サンプリングパルス発生回路１２は
入力端子１１よりの同期パルスに同期した２８．６ＭＨ
ｚのサンプリングパルスを発生し、このサンプリングパ
ルスをＡ／Ｄコンバータ４及びディジタルローパスフィ
ルタ１４にそれぞれ供給すると共に、重畳信号発生回路
１３に供給する。

【００２０】重畳信号発生回路１３は入力サンプリング
パルスに同期した１／２倍の周波数の１４．３ＭＨｚ
で、かつ、振幅が前記したように５量子化幅程度の重畳
信号を発生して加算器２ａに供給し、ここでＬＰＦ１０
よりのアナログ映像信号と加算させる。

【００２１】この加算器２ａより取り出されたアナログ
映像信号と重畳信号との合成信号は、増幅器２ｂで増幅
された後、Ａ／Ｄコンバータ４に供給されて２８．６Ｍ
Ｈｚのサンプリングパルスによりオーバーサンプリング
されて、例えば量子化ビット数１０ビットのディジタル
信号に変換される。このディジタル信号は通過帯域が約
６ＭＨｚのディジタルローパスフィルタ１４により、映
像信号成分がそのまま通過されて出力端子７へ出力さ
れ、重畳信号成分は減衰される。本実施例は、重畳信号
がサンプリングパルスに同期しているので、重畳信号の
山と谷の部分をそれぞれ正確にサンプリングでき、ま
た、オーバーサンプリングしているのでより正確で量子
化誤差の少ないディジタル信号に変換できる。

【００２２】なお、本発明は上記の実施例に限定される
ものではなく、例えば実施例では重畳信号減衰のための
ディジタルローパスフィルタ５、１４をＡ／Ｄ変換回路
内に設けたが、後続するＤ／Ａ変換回路内に設けられた
フィルタで重畳信号を減衰させることも可能である。ま
た、重畳信号はサンプリングパルスの周波数の１／２倍
未満の周波数で、かつ、入力信号（映像信号でなくても
よい）の最高周波数よりも高い周波数であってもよい。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
入力信号とこれよりも高周波数の重畳信号との加算合成
信号に対してＡ／Ｄコンバータによりアナログ・ディジ
タル変換してディジタル信号を生成することにより、入
力信号に対して直接アナログ・ディジタル変換するより
もディジタル値（サンプリング値）の変化を小さくでき
るため、従来に比べて微分的な量子化誤差を低減したデ
ィジタル信号を得ることができ、よって、上位複数ビッ
トと残りのビットの２つに分けて変換する構成のＡ／Ｄ
コンバータを使用できるために、全並列型のＡ／Ｄ変換
回路に比べて回路規模を低減できると共に、消費電力も
低減できる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１のＡ／Ｄコンバータの入力波形の一例を示
す図である。

【図３】本発明の他の実施例のブロック図である。

【図４】従来のＡ／Ｄ変換回路の変換特性の一例を示す
図である。

【符号の説明】

１ アナログ映像信号入力端子 ２ 加算回路 ３、１３ 重畳信号発生回路 ４ Ａ／Ｄコンバータ ５、１４ ディジタルローパスフィルタ ６、１２ サンプリングパルス発生回路 ７ ディジタル映像信号出力端子 １１ 同期パルス入力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号の最高周波数の２倍以上の周波
   数のサンプリングパルスを発生するサンプリングパルス
   発生回路と、 該サンプリングパルスの１／２倍以下の周波数で、か
   つ、前記入力信号の最高周波数よりも高い周波数で一定
   振幅の重畳信号を発生する重畳信号発生回路と、 前記入力信号と前記重畳信号とを加算する加算回路と、 該加算回路の出力信号を前記サンプリングパルスに基づ
   いてディジタル信号に変換するＡ／Ｄコンバータとを有
   することを特徴とするＡ／Ｄ変換回路。
2. 【請求項２】 前記Ａ／Ｄコンバータは、入力信号を上
   位ビットと残りの下位ビットとの２つに分けてディジタ
   ル信号に変換する構成であることを特徴とする請求項１
   記載のＡ／Ｄ変換回路。
3. 【請求項３】 Ａ／Ｄコンバータの出力ディジタル信号
   から前記重畳信号成分を減衰するディジタルローパスフ
   ィルタを更に有することを特徴とする請求項１記載のＡ
   ／Ｄ変換回路。
4. 【請求項４】 前記重畳信号発生回路は、前記サンプリ
   ングパルスに基づいて該サンプリングパルスに同期した
   前記重畳信号を発生することを特徴とする請求項１乃至
   ３のうちいずれか一項記載のＡ／Ｄ変換回路。