JPH08222809A - Semiconductor light-emitting device - Google Patents
Semiconductor light-emitting deviceInfo
- Publication number
- JPH08222809A JPH08222809A JP2677895A JP2677895A JPH08222809A JP H08222809 A JPH08222809 A JP H08222809A JP 2677895 A JP2677895 A JP 2677895A JP 2677895 A JP2677895 A JP 2677895A JP H08222809 A JPH08222809 A JP H08222809A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa stripe
- active layer
- semiconductor
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、光伝送用光源として重
要である高抵抗層埋め込み構造半導体レーザなどの半導
体発光装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device such as a semiconductor laser having a high resistance layer embedded structure which is important as a light source for optical transmission.
【0002】[0002]
【従来の技術】半絶縁性InP結晶を埋め込み層とする
高抵抗層埋め込み構造半導体レーザは、素子容量が小さ
く、高速変調が可能となることから、大容量光伝送用光
源として重要視されている。2. Description of the Related Art A semiconductor laser having a high-resistance layer embedded structure having a semi-insulating InP crystal as an embedded layer has a small element capacitance and is capable of high-speed modulation, and is therefore regarded as an important light source for large-capacity optical transmission. .
【0003】図3に、従来の高抵抗層埋め込み構造半導
体レーザの構造の断面図を示す。(参考文献:アプライ
ド フィジックス レター vol.59(1991)
p.1269)。かかる半導体レーザの構造を、図4に
示す製作工程を参照しながら説明する。FIG. 3 is a sectional view showing the structure of a conventional semiconductor laser with a high resistance layer embedded structure. (Reference: Applied Physics Letter, vol. 59 (1991).
p. 1269). The structure of such a semiconductor laser will be described with reference to the manufacturing process shown in FIG.
【0004】この半導体レーザでは、InPとGaIn
As、AlGaInAsとの選択エッチング液を用いて
メサストライプを形成している。すなわち、まず、n−
InP基板31上に、n−InPバッファ層32、Ga
InAs/AlGaInAsの量子井戸(MQW)活性
層33、p−InPクラッド層34およびp−InGa
As電極層35を積層した後、SiO2 マスク41を形
成する(図4(a))。次いで、このSiO2 マスク4
1をエッチング用マスクとして、p−InGaAs電極
層35を選択的にエッチングし(図4(b))、さらに
p−InPクラッド層34を選択的にエッチングし(図
4(c))、最後に、MQW活性層33を選択的にエッ
チングすることで図4(d)に示すメサストライプ36
を形成している。その後、メサストライプ36をFeを
ドーピングして得た半絶縁性高抵抗InP結晶からなる
Fe−InP層37で埋め込み、p型電極39およびn
型電極40を形成する。なお、Fe−InP層37とp
型電極39との間にはSiO2 が挿入されている。In this semiconductor laser, InP and GaIn
The mesa stripe is formed by using a selective etching solution of As and AlGaInAs. That is, first, n−
On the InP substrate 31, the n-InP buffer layer 32, Ga
InAs / AlGaInAs quantum well (MQW) active layer 33, p-InP cladding layer 34 and p-InGa
After stacking the As electrode layer 35, a SiO 2 mask 41 is formed (FIG. 4A). Then, this SiO 2 mask 4
1 is used as an etching mask, the p-InGaAs electrode layer 35 is selectively etched (FIG. 4B), the p-InP clad layer 34 is selectively etched (FIG. 4C), and finally. , MQW active layer 33 is selectively etched to form the mesa stripe 36 shown in FIG.
Is formed. After that, the mesa stripe 36 is embedded with an Fe—InP layer 37 made of a semi-insulating high-resistance InP crystal obtained by doping Fe, and the p-type electrode 39 and n are formed.
The mold electrode 40 is formed. The Fe-InP layer 37 and p
SiO 2 is inserted between the mold electrode 39 and the mold electrode 39.
【0005】このように、従来、メサストライプの形成
をウエットエッチング液のみで行っているため、その工
程は簡便であり、また、選択エッチングを用いているた
め、制御性、再現性よくメサストライプを作製すること
ができる。さらに、InPクラッド層34のエッチング
を塩酸系エッチング液で行っているため、InPクラッ
ド層34の側面の結晶面が(100)面から逆テーパへ
傾いており、リーク電流の原因となる不純物が埋め込み
成長の際、界面にパイルアップしにくい結晶面となって
いる。As described above, conventionally, the mesa stripe is formed only by the wet etching solution, so that the process is simple, and since the selective etching is used, the mesa stripe can be formed with good controllability and reproducibility. Can be made. Further, since the InP clad layer 34 is etched with a hydrochloric acid-based etching solution, the crystal plane on the side surface of the InP clad layer 34 is inclined from the (100) plane to an inverse taper, and the impurities causing the leak current are buried. During the growth, it has a crystal surface that does not easily pile up on the interface.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、かかる
従来の方法で作製される半導体レーザは、素子構造上、
以下に述べるような問題がある。However, the semiconductor laser manufactured by such a conventional method is
There are problems as described below.
【0007】すなわち、図4(d)に示すが如く、活性
層33を選択的にエッチングすることでメサストライプ
の形成を終了しているため、活性層33の側面は、ちょ
うどメサストライプ側面と基板表面とで構成される、メ
サストライプコーナーに位置することになる。この位置
では、埋め込み成長の過程において良質な結晶が成長し
難く、結晶欠陥などが集中しやすい。これが、リーク電
流の原因や素子劣化の原因となり素子特性ならびに素子
の長期安定動作を損なうことになる。That is, as shown in FIG. 4D, since the formation of the mesa stripe is completed by selectively etching the active layer 33, the side surface of the active layer 33 is exactly the side surface of the mesa stripe and the substrate. It will be located at the mesa stripe corner, which is composed of the surface and. At this position, it is difficult to grow a good quality crystal in the process of burying growth, and crystal defects are likely to concentrate. This causes leakage current and element deterioration, which impairs element characteristics and long-term stable operation of the element.
【0008】本発明の目的は、埋め込み再成長界面にお
いて、リーク電流の原因となる不純物のパイルアップが
少なく、かつ、素子の長期安定動作に有効である、活性
層側面での品質の良い埋め込み層形成が可能な構造を有
した、高抵抗層埋め込み構造半導体レーザを提供するこ
とにある。An object of the present invention is to reduce the pile-up of impurities causing a leak current at the buried regrowth interface and to effectively maintain a long-term stable operation of the device. The buried layer has good quality on the side surface of the active layer. It is an object of the present invention to provide a high resistance layer embedded structure semiconductor laser having a structure that can be formed.
【0009】[0009]
【課題を解決するための手段】前記目的を達成する本発
明の第1の態様は、第1の導電型を有する(100)半
導体基板と、該半導体基板上に配置され、活性層、第2
の導電型を有するクラッド層、および第2の導電型を有
する電極層を少なくとも含み、ストライプ状に形成され
たメサストライプとを具備し、該メサストライプを構成
する前記第2の導電型を有するクラッド層の側面の一部
が、(110)結晶面から、逆テーパー側に傾いた結晶
面であり、かつ該メサストライプの両側には半絶縁性高
抵抗電流阻止層を備えた半導体発光装置において、前記
メサストライプの側面の一部が、前記活性層をその上に
配置する半導体層の一部、あるいは前記半導体基板の一
部によって構成されていることを特徴とする半導体発光
装置にある。According to a first aspect of the present invention which achieves the above object, there is provided a (100) semiconductor substrate having a first conductivity type, an active layer disposed on the semiconductor substrate, and a second layer.
A clad layer having a second conductivity type, and a mesa stripe formed in a stripe shape at least including an electrode layer having a second conductivity type, the clad having the second conductivity type forming the mesa stripe. In a semiconductor light emitting device in which a part of the side surface of the layer is a crystal plane inclined from the (110) crystal plane to the reverse taper side, and semi-insulating high resistance current blocking layers are provided on both sides of the mesa stripe, A semiconductor light emitting device is characterized in that a part of a side surface of the mesa stripe is constituted by a part of a semiconductor layer on which the active layer is arranged or a part of the semiconductor substrate.
【0010】また、本発明の第2の態様は、前記メサス
トライプの側面を構成する、前記活性層をその上に配置
する半導体層の一部、あるいは前記半導体基板の一部か
らなる結晶面が、前記半導体基板表面に対して垂直な結
晶面であることを特徴とする半導体発光装置にある。According to a second aspect of the present invention, a part of a semiconductor layer which constitutes the side surface of the mesa stripe and on which the active layer is arranged, or a crystal plane which is a part of the semiconductor substrate is formed. According to another aspect of the present invention, there is provided a semiconductor light emitting device having a crystal plane perpendicular to the surface of the semiconductor substrate.
【0011】[0011]
【作用】従来の半絶縁性高抵抗層埋め込み構造半導体レ
ーザでは、クラッド層の側面が、不純物がパイルアップ
しずらい逆テーパ形状になっているものの、メサストラ
イプの形成が活性層の選択エッチングで終了しているた
め、活性層側面がメサストライプコーナーに位置してし
まい、このため、結晶欠陥が集中しやすい埋め込み層が
その位置に形成されることから、素子の長期安定動作が
実現されにくい構造になっていた。In the conventional semi-insulating high-resistance layer buried structure semiconductor laser, the side surface of the cladding layer has an inverse taper shape in which impurities are hard to pile up, but the mesa stripe is formed by selective etching of the active layer. Since it is completed, the side surface of the active layer is located at the mesa stripe corner, and the buried layer where crystal defects are likely to concentrate is formed at that position, so that long-term stable operation of the device is difficult to achieve. It was.
【0012】これに対して本発明では、メサストライプ
形成工程において、活性層をエッチングする際、活性層
をその上に配置する半導体層、あるいは半導体基板に至
るまでエッチングを行うことで、メサストライプ側面と
基板表面により構成されるメサストライプコーナーに活
性層側面が位置しない構造となっている。この結果、活
性層側面に良質な埋め込み層が形成され、素子の長期安
定動作が実現できる。On the other hand, according to the present invention, when the active layer is etched in the mesa stripe forming step, the active layer is etched up to the semiconductor layer or the semiconductor substrate on which the active layer is formed. The side surface of the active layer is not located at the mesa stripe corner formed by the substrate surface. As a result, a good quality buried layer is formed on the side surface of the active layer, and long-term stable operation of the device can be realized.
【0013】また、クラッド層側面は、従来通り、不純
物がパイルアップしずらい逆テーパ形状が維持されるた
め、リーク電流の小さい、良好な素子特性が実現でき
る。Further, since the side surface of the clad layer is maintained in the reverse taper shape in which impurities are hardly piled up as in the conventional case, good device characteristics with a small leak current can be realized.
【0014】さらに、メサストライプにおいて、活性層
から、活性層をその上に配置する半導体層、あるいは半
導体基板の側面形状を半導体面に垂直な形状とすること
で、かかる位置を順テーパ形状にした場合に比べて、界
面に不純物がパイルアップし難く、このため、リーク電
流の原因となる埋め込み層が、活性層側面に形成されに
くい構造にもなっている。Further, in the mesa stripe, the side surface shape of the active layer, the semiconductor layer on which the active layer is disposed, or the side surface of the semiconductor substrate is perpendicular to the semiconductor surface, thereby forming such a position in a forward taper shape. As compared with the case, impurities are less likely to pile up on the interface, and therefore, a buried layer that causes a leak current is also less likely to be formed on the side surface of the active layer.
【0015】[0015]
【実施例】以下、本発明の実施例を図面を用いて説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
【0016】図1は本発明の一実施例である。FIG. 1 shows an embodiment of the present invention.
【0017】活性層3は、発光波長1.3μmに相当す
るInGaAsP半導体結晶である。活性層3は、n型
InP基板1上のメサストライプ11において、p型I
nPクラッド層4とn型InPバッファ層2とによっ
て、上下から挟まれている。メサストライプ11の両わ
きは、Feをドーピングすることで得られた、半絶縁性
高抵抗InP結晶からなる、電流阻止層7によって埋め
込まれている。メサストライプ11の上端部には、p型
電極9と良好なコンタクトが得られるように、p型In
GaAs電極層6が設けられている。また、電極層6と
p型InPクラッド層2の間には、ホールの注入効率を
向上させるため、1.3μm帯−p型InGaAsPバ
ッファ層5が挿入されている。メサストライプを構成す
るp型InPクラッド層4の側面の一部である第1のメ
サ側面12は、基板面13に対しての垂直面から、数度
逆テーパ側に傾いている。メサストライプ11を構成す
るn型バッファ層2の側面である第2のメサ側面14、
およびn型InP基板1の側面である第3のメサ側面1
5は、基板面13に対して直交している。n型電極10
は、n型基板1の裏面全面に形成されている。p型電極
9は、素子上面に形成されており、p型電極9と電流阻
止層7との間は、一部、SiO2 膜8によって隔てられ
ている。The active layer 3 is an InGaAsP semiconductor crystal having an emission wavelength of 1.3 μm. The active layer 3 is a p-type I layer in the mesa stripe 11 on the n-type InP substrate 1.
It is sandwiched from above and below by the nP clad layer 4 and the n-type InP buffer layer 2. Both sides of the mesa stripe 11 are filled with a current blocking layer 7 made of a semi-insulating high-resistance InP crystal obtained by doping Fe. At the upper end of the mesa stripe 11, p-type In is formed so that a good contact with the p-type electrode 9 can be obtained.
A GaAs electrode layer 6 is provided. Further, a 1.3 μm band −p type InGaAsP buffer layer 5 is inserted between the electrode layer 6 and the p type InP clad layer 2 in order to improve hole injection efficiency. The first mesa side surface 12, which is a part of the side surface of the p-type InP clad layer 4 forming the mesa stripe, is inclined from the plane perpendicular to the substrate surface 13 to the reverse taper side by a few degrees. A second mesa side surface 14, which is a side surface of the n-type buffer layer 2 forming the mesa stripe 11,
And a third mesa side surface 1 which is a side surface of the n-type InP substrate 1.
5 is orthogonal to the substrate surface 13. n-type electrode 10
Are formed on the entire back surface of the n-type substrate 1. The p-type electrode 9 is formed on the upper surface of the element, and the p-type electrode 9 and the current blocking layer 7 are partially separated by the SiO 2 film 8.
【0018】図1に示した半導体レーザの製造方法を、
図2を用いて説明する。The method of manufacturing the semiconductor laser shown in FIG.
This will be described with reference to FIG.
【0019】先ず、図2(a)に示すように、(10
0)面n型InP基板1(キャリア濃度2×1018cm
-3)上に、Seをドーパントとするn型InPバッファ
層2(キャリア濃度1×1018cm-3、厚さ0.2μ
m)、発光波長1.3μmに相当するノンドープInG
aAsP活性層3(厚さ0.15μm)、Znをドーパ
ントとするp型InPクラッド層4(キャリア濃度1×
1018cm-3、厚さ1.5μm)、Znをドーパントと
する1.3μm帯−p型InGaAsPバッファ層5
(キャリア濃度3×1018cm-3、厚さ0.2μm)、
Znをドーパントとするp型InGaAs電極層6(キ
ャリア濃度8×1018cm-3、厚さ0.3μm)を、減
圧有機金属気相成長法により形成した後、SiO2 マス
ク16(幅2.0μm、厚さ0.2μm)を形成する。First, as shown in FIG.
0) plane n-type InP substrate 1 (carrier concentration 2 × 10 18 cm
-3 ) on top of which an n-type InP buffer layer 2 having Se as a dopant (carrier concentration 1 × 10 18 cm −3 , thickness 0.2 μm)
m), non-doped InG having an emission wavelength of 1.3 μm
aAsP active layer 3 (thickness 0.15 μm), p-type InP clad layer 4 using Zn as a dopant (carrier concentration 1 ×
10 18 cm −3 , thickness 1.5 μm), 1.3 μm band with Zn as a dopant, p-type InGaAsP buffer layer 5
(Carrier concentration 3 × 10 18 cm −3 , thickness 0.2 μm),
After forming the p-type InGaAs electrode layer 6 (carrier concentration 8 × 10 18 cm −3 , thickness 0.3 μm) using Zn as a dopant by the low pressure metal organic vapor phase epitaxy, the SiO 2 mask 16 (width 2. 0 μm, thickness 0.2 μm) is formed.
【0020】次いで、図2(b)に示すように、反応性
イオンエッチングを用い、SiO2マスク16をエッチ
ング用マスクとして、p型InPクラッド層4の一部に
至るまでエッチングを進め、高さ0.7μm程度の第2
のメサストライプ17を形成する。Next, as shown in FIG. 2 (b), reactive ion etching is used, and etching is advanced to a part of the p-type InP clad layer 4 using the SiO 2 mask 16 as an etching mask to increase the height. Second about 0.7 μm
To form the mesa stripe 17.
【0021】次いで、図2(c)に示すように、塩酸系
のエッチング液を用い、SiO2 マスク16をエッチン
グ用マスクとして、p型InPクラッド層4のみ選択的
にエッチングし、高さ2.0μm程度の第3のメサスト
ライプ18を形成する。このとき、選択エッチングによ
り形成された第1のメサ側面12は、基板表面13に対
しての垂直面から数度逆テーパ側へ傾いている。Then, as shown in FIG. 2C, only the p-type InP clad layer 4 is selectively etched using a hydrochloric acid-based etching solution and the SiO 2 mask 16 as an etching mask to obtain a height of 2. A third mesa stripe 18 of about 0 μm is formed. At this time, the first mesa side surface 12 formed by selective etching is inclined from the surface perpendicular to the substrate surface 13 to the reverse taper side by several degrees.
【0022】続いて、図2(d)に示すように、反応性
イオンエッチングを用い、SiO2マスク16をエッチ
ング用マスクとして、n型InP基板1の一部に至るま
でエッチングを進め、高さ2.4μm程度の第1のメサ
ストライプ11を形成する。このとき形成される第2の
メサ側面14、および第3のメサ側面15は、基板表面
13に対して垂直面となる。また、メサストライプ11
と基板1とにより構成されるメサストライプコーナー1
9は、活性層3からずれた所に位置している。Subsequently, as shown in FIG. 2D, the reactive ion etching is used, and the etching is advanced to a part of the n-type InP substrate 1 by using the SiO 2 mask 16 as an etching mask. A first mesa stripe 11 of about 2.4 μm is formed. The second mesa side surface 14 and the third mesa side surface 15 formed at this time are vertical surfaces with respect to the substrate surface 13. Also, mesa stripe 11
Mesa stripe corner 1 composed of
9 is located at a position deviated from the active layer 3.
【0023】そして、図2(e)に示すように、メサス
トライプ11の両わきを、減圧有機金属気相成長法を用
い、FeドープInP層によって埋め込み、電流阻止層
7を形成する。Then, as shown in FIG. 2 (e), both sides of the mesa stripe 11 are filled with a Fe-doped InP layer by using a low pressure metal organic chemical vapor deposition method to form a current blocking layer 7.
【0024】最後に、n型電極10、ならびにSiO2
マスク8およびp型電極9を形成し、個々のレーザチッ
プに切り出して、図1に示すような構造の半導体レーザ
を得た。Finally, the n-type electrode 10 and SiO 2
A mask 8 and a p-type electrode 9 were formed and cut into individual laser chips to obtain a semiconductor laser having a structure as shown in FIG.
【0025】製作された半導体レーザの室温における特
性は、発振しきい値電流15mA、しきい値での外部微
分量子効率0.25mW/mAであり、注入電流の増加
に伴う微分効率の低下はみられなかった。また、50
℃,10mWの使用環境下において、顕著な素子特性の
劣化はみられなかった。The characteristics of the manufactured semiconductor laser at room temperature are an oscillation threshold current of 15 mA and an external differential quantum efficiency of 0.25 mW / mA at the threshold value. I couldn't do it. Also, 50
No remarkable deterioration of the device characteristics was observed under the use environment of ° C and 10 mW.
【0026】なお、本実施例では、活性層としてInG
aAsP半導体層のみからなるものについて述べた。こ
れに対して、多重量子井戸構造や歪層超格子など複数の
半導体層から構成される活性層を備えた半導体レーザに
おいても、本発明と同様な構造の半絶縁性高抵抗層埋め
込み構造半導体レーザを得ることができる。In this embodiment, InG is used as the active layer.
The one consisting of only the aAsP semiconductor layer has been described. On the other hand, in a semiconductor laser having an active layer composed of a plurality of semiconductor layers such as a multi-quantum well structure and a strained layer superlattice, a semi-insulating high resistance layer embedded structure semiconductor laser having the same structure as that of the present invention is also provided. Can be obtained.
【0027】活性層の材料系としては、InGaAsP
/InP系を用いて説明したが、材料はこれに限定され
ることはなく、InGaAs/InAlAs、GaAs
/AlGaAs系であってもよい。InGaAsP is used as a material system for the active layer.
However, the material is not limited to this, and InGaAs / InAlAs, GaAs may be used.
/ AlGaAs system may be used.
【0028】また、半導体レーザとしては、本実施例で
述べたファブリペロー型レーザに限定されるものではな
く、回折格子を備えた分布帰還型半導体レーザや分布ブ
ラッグ反射型半導体レーザであってもよい。The semiconductor laser is not limited to the Fabry-Perot type laser described in this embodiment, but may be a distributed feedback type semiconductor laser having a diffraction grating or a distributed Bragg reflection type semiconductor laser. .
【0029】さらに、本発明は半導体レーザのみに限定
されるものではなく、外部変調器を備えた半導体レーザ
など複数の素子を集積した集積型発光装置においても、
本実施例と同様な素子構造を得ることができる。Further, the present invention is not limited to the semiconductor laser, but may be applied to an integrated light emitting device in which a plurality of elements such as a semiconductor laser provided with an external modulator are integrated.
An element structure similar to that of this embodiment can be obtained.
【0030】[0030]
【発明の効果】以上述べてきたように、本発明によれ
ば、活性層側面が、埋め込み成長において結晶欠陥の集
中しやすいメサストライプのコーナーに位置せず、活性
層側面が良質な結晶層によって埋め込まれ、かつ、クラ
ッド層の側面が逆テーパ状となっているため、埋め込み
界面においてリーク電流の原因となる不純物がパイルア
ップしない構造となっている。したがって、本発明によ
れば、リーク電流が低減され素子特性が向上されるとと
もに、長期安定動作が可能な半導体発光装置を得ること
ができるという効果を奏する。As described above, according to the present invention, the side surface of the active layer is not located at the corner of the mesa stripe where crystal defects are likely to concentrate in the buried growth, and the side surface of the active layer is formed by a good quality crystal layer. Since it is embedded and the side surface of the clad layer is inversely tapered, the impurity that causes the leakage current does not pile up at the embedded interface. Therefore, according to the present invention, it is possible to obtain a semiconductor light emitting device capable of reducing the leak current, improving the element characteristics, and performing stable operation for a long period of time.
【図1】本発明の一実施例である半導体レーザの構造図
である。FIG. 1 is a structural diagram of a semiconductor laser which is an embodiment of the present invention.
【図2】本発明の一実施例に係る製造工程の各段階にお
ける構造を示す図である。FIG. 2 is a diagram showing a structure at each stage of a manufacturing process according to an embodiment of the present invention.
【図3】従来技術に係る半導体レーザの構造図である。FIG. 3 is a structural diagram of a semiconductor laser according to a conventional technique.
【図4】従来技術に係る半導体レーザの製造工程の各段
階における構造を示す図である。FIG. 4 is a diagram showing a structure at each stage of a manufacturing process of a semiconductor laser according to a conventional technique.
1 n型InP基板 2 n型InPバッファ層 3 1.3帯−ノンドープInGaAsP活性層 4 p型InPクラッド層 5 1.3μm帯−p型InGaAspバッファ層 6 p型InGaAs電極層 7 半絶縁性Fe−InP電流阻止層 8 SiO2 膜 9 p型電極 10 n型電極 11 第1のメサストライプ 12 第1のメサ側面 13 基板表面 14 第2のメサ側面 15 第3のメサ側面 16 SiO2 マスク 17 第2のメサストライプ 18 第3のメサストライプ 19 メサストライプコーナー1 n-type InP substrate 2 n-type InP buffer layer 3 1.3 band-non-doped InGaAsP active layer 4 p-type InP clad layer 5 1.3 μm band-p-type InGaAsp buffer layer 6 p-type InGaAs electrode layer 7 semi-insulating Fe- InP current blocking layer 8 SiO 2 film 9 p-type electrode 10 n-type electrode 11 first mesa stripe 12 first mesa side surface 13 substrate surface 14 second mesa side surface 15 third mesa side surface 16 SiO 2 mask 17 second Mesa Stripe 18 Third Mesa Stripe 19 Mesa Stripe Corner
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 光男 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mitsuo Fukuda 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation
Claims (2)
基板と、 該半導体基板上に配置され、活性層、第2の導電型を有
するクラッド層、および第2の導電型を有する電極層を
少なくとも含み、ストライプ状に形成されたメサストラ
イプとを具備し、 該メサストライプを構成する前記第2の導電型を有する
クラッド層の側面の一部が、(110)結晶面から、逆
テーパー側に傾いた結晶面であり、かつ該メサストライ
プの両側には半絶縁性高抵抗電流阻止層を備えた半導体
発光装置において、 前記メサストライプの側面の一部が、前記活性層をその
上に配置する半導体層の一部、あるいは前記半導体基板
の一部によって構成されていることを特徴とする半導体
発光装置。1. A (100) semiconductor substrate having a first conductivity type, an active layer, a clad layer having a second conductivity type, and an electrode layer having a second conductivity type, the active layer being disposed on the semiconductor substrate. And a mesa stripe formed in a stripe shape, wherein at least a part of a side surface of the cladding layer having the second conductivity type, which constitutes the mesa stripe, has a reverse taper side from a (110) crystal plane. In a semiconductor light-emitting device having a crystal plane tilted to and a semi-insulating high resistance current blocking layer on both sides of the mesa stripe, a part of a side surface of the mesa stripe has the active layer disposed thereon. A semiconductor light emitting device characterized by being constituted by a part of the semiconductor layer or a part of the semiconductor substrate.
前記活性層をその上に配置する半導体層の一部、あるい
は前記半導体基板の一部からなる結晶面が、前記半導体
基板表面に対して垂直な結晶面であることを特徴とする
半導体発光装置。2. A side surface of the mesa stripe is formed,
A semiconductor light emitting device characterized in that a crystal plane formed by a part of the semiconductor layer on which the active layer is arranged or a part of the semiconductor substrate is a crystal plane perpendicular to the surface of the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2677895A JPH08222809A (en) | 1995-02-15 | 1995-02-15 | Semiconductor light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2677895A JPH08222809A (en) | 1995-02-15 | 1995-02-15 | Semiconductor light-emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08222809A true JPH08222809A (en) | 1996-08-30 |
Family
ID=12202768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2677895A Pending JPH08222809A (en) | 1995-02-15 | 1995-02-15 | Semiconductor light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08222809A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100978572B1 (en) * | 2008-11-17 | 2010-08-27 | 삼성엘이디 주식회사 | Nitride semiconductor light emitting device and manufacturing method thereof |
JP2014143327A (en) * | 2013-01-24 | 2014-08-07 | Furukawa Electric Co Ltd:The | Semiconductor laminate, semiconductor light-emitting element, and methods of manufacturing the same |
-
1995
- 1995-02-15 JP JP2677895A patent/JPH08222809A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100978572B1 (en) * | 2008-11-17 | 2010-08-27 | 삼성엘이디 주식회사 | Nitride semiconductor light emitting device and manufacturing method thereof |
JP2014143327A (en) * | 2013-01-24 | 2014-08-07 | Furukawa Electric Co Ltd:The | Semiconductor laminate, semiconductor light-emitting element, and methods of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5577062A (en) | Semiconductor laser diode apparatus and method of producing the same | |
EP1750336B1 (en) | Semiconductor optical device and a method of fabricating the same | |
US5271028A (en) | Semiconductor laser device | |
JPH0645687A (en) | Manufacture of optical semiconductor element | |
JP3317271B2 (en) | Semiconductor optical device and method of manufacturing the same | |
JPH08222809A (en) | Semiconductor light-emitting device | |
JP3108183B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JPH07115251A (en) | Semiconductor laser | |
JP2685720B2 (en) | Semiconductor laser and manufacturing method thereof | |
JPH07254750A (en) | Semiconductor laser | |
JP2555984B2 (en) | Semiconductor laser and manufacturing method thereof | |
JP3285079B2 (en) | Semiconductor laser | |
JP2917695B2 (en) | Method for manufacturing optical semiconductor device | |
JPH0983077A (en) | Semiconductor optical device | |
JPS6237913B2 (en) | ||
JP2940185B2 (en) | Embedded semiconductor laser | |
JPH1140897A (en) | Semiconductor laser element and its manufacture | |
JPS641072B2 (en) | ||
KR0161064B1 (en) | Method of manufacturing buried semiconductor laser | |
JP2860207B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JPH05226767A (en) | Embedded semiconductor laser and manufacturing method thereof | |
JP2716717B2 (en) | Semiconductor laser device | |
JP3306390B2 (en) | Method for manufacturing optical semiconductor device | |
JPH05175599A (en) | Semiconductor laser and manufacture thereof | |
JPH05235477A (en) | Manufacture of semiconductor element |