JPH08220188A - Socket for semiconductor device - Google Patents
Socket for semiconductor deviceInfo
- Publication number
- JPH08220188A JPH08220188A JP7027798A JP2779895A JPH08220188A JP H08220188 A JPH08220188 A JP H08220188A JP 7027798 A JP7027798 A JP 7027798A JP 2779895 A JP2779895 A JP 2779895A JP H08220188 A JPH08220188 A JP H08220188A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- socket
- package
- socket body
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 15
- 230000010354 integration Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 101150046174 NIP2-1 gene Proteins 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【目的】 高集積化に伴って半導体装置の入出力用端子
の数が著しく増加してきても、測定効率の低下を防止す
ることが可能な技術を提供する。
【構成】 ソケット本体1の側面1Cを傾斜させること
により、この側面1Cから露出している導電路3の端部
2Cの隣接するもの同士の間隔を広げるように形成す
る。これによって、測定の際、導電路3の端部2Cに対
して測定用ピン11を接触するとき、あるいはジャンパ
ー布線を施すとき、接触作業を容易にすることができ
る。
(57) [Summary] [Object] To provide a technique capable of preventing a decrease in measurement efficiency even when the number of input / output terminals of a semiconductor device increases remarkably as a result of higher integration. [Structure] By inclining the side surface 1C of the socket body 1, the end portions 2C of the conductive paths 3 exposed from the side surface 1C are formed so as to widen the space between adjacent ones. This makes it possible to facilitate the contact work when the measurement pin 11 is brought into contact with the end portion 2C of the conductive path 3 or when jumper wiring is performed during measurement.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置用ソケット
関し、特に、多数の端子を有する半導体装置の信号波形
の測定を行う半導体装置用ソケットに適用して有効な技
術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device socket, and more particularly to a technique effective when applied to a semiconductor device socket for measuring a signal waveform of a semiconductor device having a large number of terminals.
【0002】[0002]
【従来の技術】最近のLSIにおいては、高集積化に伴
って入出力用リードの数が著しく増加しつつある。この
ような高集積化されたLSIの代表的なパッケージとし
て、例えばQFP(Quad Flat Packag
e)、SOP(Small Outline Pack
age)のような表面実装型のパッケージが知られてい
る。これらのLSIは、端子としてのリードがパッケー
ジの周囲に引き出された構造を有しており、各リードが
実装基板の導電層に半田付けされることにより、表面実
装されるようになっている。2. Description of the Related Art In recent LSIs, the number of input / output leads is remarkably increasing as the integration density increases. A typical package of such a highly integrated LSI is, for example, a QFP (Quad Flat Pack).
e), SOP (Small Outlet Pack)
A surface-mounted package such as age) is known. These LSIs have a structure in which leads as terminals are drawn out around the package, and each lead is surface-mounted by being soldered to a conductive layer of a mounting board.
【0003】また、最近になって表面実装型のLSIの
一種として、BGA(Ball Grid Arra
y)構造のパッケージを有するものが提供されている。
このようなBGA構造は、例えば、日経BP社発行、
「日経エレクトロニクス」、1994、2−14号、P
59〜P73、あるいは同社発行、同誌、1994、2
−28号、P111〜P117に記載されている。この
BGA構造は、表面実装型のLSIにおいて、リードの
代わりに球状の半田端子(バンプ)を用いるようにした
ものであり、このバンプは複数個がパッケージの裏面に
格子状に配置されている。Recently, as a kind of surface mount type LSI, a BGA (Ball Grid Arra) has been developed.
y) A package having a structure is provided.
Such a BGA structure is, for example, issued by Nikkei BP,
"Nikkei Electronics", 1994, No. 2-14, P
59-P73, or the same company, the same magazine, 1994, 2
No. 28, P111 to P117. This BGA structure is a surface mount type LSI in which spherical solder terminals (bumps) are used in place of the leads, and a plurality of these bumps are arranged in a lattice on the back surface of the package.
【0004】すなわち、BGA構造のパッケージを有す
るLSIにおいては、表面に複数のパッド電極が形成さ
れた半導体チップは配線基板に固着されるとともに、複
数のパッド電極はボンディングワイヤを通じて配線基板
の導電層に導通されていて、半導体チップ及びボンディ
ングワイヤは樹脂製のパッケージによって封止されてい
る。一方、その導電層はスルーホールを通じて配線基板
の反対面(裏面)に延長されて、この裏面において導電
層に導通するバンプが設けられている。これらバンプは
端子として実装基板の導電層に半田付けされることによ
り、表面実装される。That is, in an LSI having a BGA structure package, a semiconductor chip having a plurality of pad electrodes formed on its surface is fixed to a wiring board, and the plurality of pad electrodes are attached to a conductive layer of the wiring board through bonding wires. The semiconductor chip and the bonding wires are electrically connected and sealed by a resin package. On the other hand, the conductive layer is extended to the opposite surface (back surface) of the wiring board through the through hole, and bumps are provided on the back surface for conduction to the conductive layer. These bumps are surface-mounted by being soldered to the conductive layer of the mounting substrate as terminals.
【0005】このBGA構造のパッケージは、前記した
QFP、SOPのようなパッケージに比較して、端子と
してのバンプがパッケージの周囲に引き出されることな
く全面に設けられているので、LSIの高集積化に伴
い、同じ端子数の場合にはパッケージの面積を小さくで
きるという利点がある。Compared to the packages such as QFP and SOP described above, this BGA structure package has bumps as terminals provided on the entire surface without being pulled out to the periphery of the package, so that the LSI is highly integrated. Accordingly, there is an advantage that the area of the package can be reduced when the number of terminals is the same.
【0006】このようなBGA、QFP、SOPのよう
なパッケージを有する各種LSIは、組立完成後に電子
部品として各種電子機器を構成する実装基板に実装する
前に、デバックまたは機能評価等を行うために、LSI
の信号波形を測定することが行われる。この場合、LS
Iの端子と電気的に接触してその端子を測定装置の配線
基板の導電層に導通させるために、LSI用ソケットが
使用される。Various LSIs having such packages as BGA, QFP, and SOP are used for debugging or functional evaluation before being mounted on mounting boards constituting various electronic devices as electronic components after assembly is completed. , LSI
Is measured. In this case, LS
An LSI socket is used for making electrical contact with a terminal of I and bringing the terminal into conduction with a conductive layer of a wiring board of a measuring apparatus.
【0007】例えば、日経BP社発行、「日経エレクロ
トニクス」、1994、2−14号、P72には、BG
A構造のパッケージに使用されるソケットが記載されて
いる。 LSI用ソケットを使用して測定装置によって
LSIの信号波形の測定を行う場合、通常、ソケットの
端子に対して測定装置の測定用ピンを接触して測定が行
われる。あるいは、論理の変更を行うために、必要に応
じてLSIの所望の端子に導通しているソケットの端子
に対してジャンパー布線を施すことが行われる。For example, "Nikkei Electronics", published by Nikkei BP, 1994, No. 2-14, P72, BG
The socket used for the A structure package is described. When the LSI device socket is used to measure the LSI signal waveform, the measurement pin of the measuring device is normally brought into contact with the terminal of the socket to perform the measurement. Alternatively, in order to change the logic, jumper wiring is performed on the terminals of the sockets that are electrically connected to the desired terminals of the LSI as needed.
【0008】[0008]
【発明が解決しようとする課題】前記のように組立完成
後の各種LSIの信号波形の測定を行うために、LSI
をソケットを介して測定装置に装着する場合、高集積化
に伴って入出力用端子の数が著しく増加してくると、ソ
ケットの端子に直接に測定用ピンを接触したり、ジャン
パー布線を施すのが困難になってくるので、測定効率が
低下してくるという問題がある。As described above, in order to measure the signal waveforms of various LSIs after assembly is completed, the LSI
If the number of input / output terminals increases remarkably with the high integration of the device mounted on the measuring device via the socket, the measuring pins may come into direct contact with the socket terminals or jumper wiring may be necessary. Since it becomes difficult to apply, there is a problem that the measurement efficiency decreases.
【0009】すなわち、入出力端子の数が少ないLSI
の場合であれば、ソケットの端子に直接に測定用ピンを
接触させたり、ジャンパー布線を施すことも容易である
が、入出力端子の数が増加してくるとこれらは困難にな
ってくるので、ソケットは単に測定装置に対して測定対
象であるLSIの着脱を容易にする機能を発揮するだけ
になってくる。That is, an LSI having a small number of input / output terminals
In the case of, it is easy to directly contact the pins of the socket with the measuring pins and to make jumper wiring, but as the number of input / output terminals increases, these become difficult. Therefore, the socket merely exerts the function of facilitating the attachment / detachment of the LSI to be measured with respect to the measuring device.
【0010】特に、BGA構造のように端子であるバン
プがパッケージの全面に設けられている場合において
は、その傾向が著しく、測定対象であるLSIを装着す
る測定装置の配線基板に、測定用ピンを接触したりジャ
ンパー布線を施すための専用パターンを形成する必要が
ある。この場合、配線基板上にはLSIの端子に相当し
た数の測定用パターンも周囲に引き出されているので、
入出力用端子の数が増加してくると、多くのパターンの
中からその専用パターンを探し出すのが容易でなくな
る。また、専用パターンを形成する際に面倒な指示を与
える必要がある。In particular, when bumps which are terminals are provided on the entire surface of the package as in the BGA structure, the tendency is remarkable, and the measurement pins are attached to the wiring board of the measuring device on which the LSI to be measured is mounted. It is necessary to form a special pattern for contacting and jumper wiring. In this case, since a number of measurement patterns corresponding to the terminals of the LSI are also drawn out on the wiring board,
As the number of input / output terminals increases, it becomes difficult to find the dedicated pattern from many patterns. Further, it is necessary to give a troublesome instruction when forming the dedicated pattern.
【0011】本発明の目的は、高集積化に伴って半導体
装置の入出力用端子の数が著しく増加してきても、測定
効率の低下を防止することが可能な技術を提供すること
にある。An object of the present invention is to provide a technique capable of preventing a decrease in measurement efficiency even if the number of input / output terminals of a semiconductor device increases remarkably as the degree of integration increases.
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0013】[0013]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。Among the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
【0014】本発明の半導体装置用ソケットは、半導体
装置の端子と電気的に接触してその端子を測定装置の配
線基板の導電層に導通させる半導体装置用ソケットであ
って、測定すべき半導体装置のパッケージを支持する絶
縁製のソケット本体と、このソケット本体の内部を延在
し端部がその表面、裏面及び側面に露出して互いに絶縁
されている複数の導電路とを備え、これらの導電路の表
面、裏面及び側面に露出している各端部にそれぞれ、前
記半導体装置の端子、配線基板の導電層及び測定装置の
測定用ピンが接触される。A semiconductor device socket according to the present invention is a semiconductor device socket which electrically contacts with a terminal of a semiconductor device to bring the terminal into conduction with a conductive layer of a wiring board of a measuring device. And a plurality of conductive paths that extend inside the socket body and are insulated from each other by exposing the ends on the front surface, the back surface, and the side surfaces. The terminals of the semiconductor device, the conductive layer of the wiring board, and the measuring pins of the measuring device are in contact with the respective end portions exposed on the front surface, the rear surface, and the side surfaces of the path.
【0015】[0015]
【作用】上述した手段によれば、本発明の半導体装置用
ソケットは、測定すべき半導体装置のパッケージを支持
する絶縁製のソケット本体と、このソケット本体の内部
を延在し端部がその表面、裏面及び側面に露出して互い
に絶縁されている複数の導電路とを備え、これらの導電
路の表面、裏面及び側面に露出している各端部にそれぞ
れ、前記半導体装置の端子、配線基板の導電層及び測定
装置の測定用ピンが接触されるので、高集積化に伴って
半導体装置の入出力用端子の数が著しく増加してきて
も、測定効率の低下を防止することが可能となる。According to the above-mentioned means, the socket for a semiconductor device of the present invention has an insulating socket body for supporting the package of the semiconductor device to be measured, and an end portion extending inside the socket body and having its end surface. , A plurality of conductive paths exposed on the back surface and side surfaces and insulated from each other, and the terminals of the semiconductor device and the wiring board at the end portions exposed on the front surface, the back surface, and the side surfaces of these conductive paths, respectively. Since the conductive layer and the measuring pin of the measuring device are in contact with each other, even if the number of input / output terminals of the semiconductor device increases remarkably with high integration, it is possible to prevent the measurement efficiency from decreasing. .
【0016】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。The present invention will now be described in detail with reference to the drawings along with embodiments.
【0017】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。In all the drawings for explaining the embodiments, parts having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
【0018】[0018]
(実施例1)図1は本発明の実施例1による半導体装置
用ソケットを示す斜視図で、BGA構造のパッケージを
有するLSIに適用した例を示している。本実施例の半
導体装置用ソケットは、樹脂のような絶縁材料からなる
台形状のソケット本体1と、このソケット本体1の内部
を延在し端部2A、2B及び2Cがそれぞれソケット本
体1の表面1A、裏面1B及び側面1Cに露出している
複数の導電路3とを備えている。(Embodiment 1) FIG. 1 is a perspective view showing a semiconductor device socket according to Embodiment 1 of the present invention, showing an example applied to an LSI having a BGA structure package. The semiconductor device socket according to the present embodiment has a trapezoidal socket body 1 made of an insulating material such as resin, and an end portion 2A, 2B, and 2C extending inside the socket body 1 on the surface of the socket body 1. 1A, a plurality of conductive paths 3 exposed on the back surface 1B and the side surface 1C.
【0019】ソケット本体1の表面1Aには方形状の枠
体4が設けられて、この枠体4内には信号波形を測定す
べきLSIのパッケージが収納されるようになってい
る。本実施例の場合は、BGA構造のパッケージが収納
されることになる。また、ソケット本体1には、パッケ
ージを押さえつける蓋体5が着脱可能に取付けられるよ
うになっている。A rectangular frame 4 is provided on the surface 1A of the socket body 1, and an LSI package whose signal waveform is to be measured is housed in the frame 4. In the case of this embodiment, a BGA structure package is stored. Further, a lid 5 for pressing down the package is detachably attached to the socket body 1.
【0020】複数の導電路3は、測定すべきLSIの端
子の数に等しい数だけ設けられている。ソケット本体1
の側面1Cは、その表面1A及び裏面1Bに対して傾斜
するように形成されている。これによって、側面1Cか
ら露出している導電路3の端部2Cの隣接するもの同士
の間隔が広げられている。これは測定の際、導電路3の
端部2Cに対して測定用ピンを接触するとき、あるいは
ジャンパー布線を施すとき、接触作業を容易にする。ま
た、底面1Bから露出している導電路3の端部2Bは、
適用したパッケージの端子に合わせて、ボール状に形成
されている。The plurality of conductive paths 3 are provided in a number equal to the number of terminals of the LSI to be measured. Socket body 1
The side surface 1C is formed so as to be inclined with respect to the front surface 1A and the back surface 1B. As a result, the distance between the adjacent end portions 2C of the conductive paths 3 exposed from the side surface 1C is increased. This facilitates the contact work when the measurement pin is brought into contact with the end portion 2C of the conductive path 3 or when the jumper wiring is applied at the time of measurement. Further, the end 2B of the conductive path 3 exposed from the bottom surface 1B is
It is formed into a ball shape according to the terminals of the applied package.
【0021】以上のようなソケットは、多層配線基板の
製造技術を応用することにより、容易に製造することが
できる。The socket as described above can be easily manufactured by applying the manufacturing technique of the multilayer wiring board.
【0022】図2及び図3は、以上のような本実施例の
ソケットに、BGA構造のパッケージ6を有するLSI
7を挿入した状態を示す斜視図及び断面図である。LS
I7のパッケージ6は、枠体4内に収納されることによ
りソケット本体1によって支持された状態で、そのバン
プ8がソケット本体1の表面1Aから露出している導電
路3の端部2Aと十分に接触するように、蓋体5によっ
て押さえつけられている。2 and 3 show an LSI having the package 6 of the BGA structure in the socket of this embodiment as described above.
7 is a perspective view and a sectional view showing a state in which 7 is inserted. LS
The I6 package 6 is supported by the socket body 1 by being housed in the frame body 4, and the bumps 8 thereof are sufficiently exposed to the ends 2A of the conductive paths 3 exposed from the surface 1A of the socket body 1. It is pressed down by the lid 5 so as to come into contact with.
【0023】次に、ソケットは図4に示すように、測定
装置の配線基板9に装着される。配線基板9上には予め
複数の導電路3に対応した導電層10が形成されてお
り、LSI7は導電路3のボール状の端部2Bをその導
電層10に半田付けすることによって、配線基板9上に
固着される。Next, the socket is mounted on the wiring board 9 of the measuring apparatus as shown in FIG. A conductive layer 10 corresponding to the plurality of conductive paths 3 is formed in advance on the wiring board 9, and the LSI 7 solders the ball-shaped end portion 2B of the conductive path 3 to the conductive layer 10 to form a wiring board. 9 fixed on.
【0024】このようにLSI7を挿入したソケットに
対しては、測定装置の測定用ピン11をソケット本体1
の側面1Cから露出している導電路3の端部2Cに接触
することにより、信号波形の測定を行う。あるいは、必
要に応じてその導電路3の端部2Cに対してジャンパー
布線を施して、論理変更等を行うようにする。For the socket in which the LSI 7 is inserted in this way, the measuring pin 11 of the measuring device is attached to the socket body 1.
The signal waveform is measured by contacting the end 2C of the conductive path 3 exposed from the side surface 1C of the. Alternatively, jumper wiring is applied to the end portion 2C of the conductive path 3 as needed to change the logic.
【0025】このような実施例1によれば次のような効
果が得られる。According to the first embodiment, the following effects can be obtained.
【0026】(1)ソケット本体1の側面1Cを傾斜さ
せることにより、この側面1Cから露出している導電路
3の端部2Cの隣接するもの同士の間隔を広げるように
したので、測定の際、導電路3の端部2Cに対して測定
用ピン11を接触するとき、あるいはジャンパー布線を
施すとき、接触作業を容易にすることができる。この結
果、高集積化に伴って半導体装置の入出力用端子の数が
著しく増加してきても、測定効率の低下を防止すること
が可能となる。(1) Since the side surface 1C of the socket body 1 is inclined, the distance between adjacent ones of the end portions 2C of the conductive paths 3 exposed from the side surface 1C is widened. The contact work can be facilitated when the measuring pin 11 is brought into contact with the end portion 2C of the conductive path 3 or when jumper wiring is performed. As a result, even if the number of input / output terminals of the semiconductor device increases remarkably as the degree of integration increases, it is possible to prevent the measurement efficiency from decreasing.
【0027】(2)測定装置の配線基板上に、測定用ピ
ンを接触したりジャンパー布線を施すための専用パター
ンを形成する必要がなくなるので、多くのパターンの中
から専用パターンを探し出す煩わしさがなくなり、ま
た、専用パターンを形成する際に面倒な指示を与えるこ
とが不要になる。(2) Since it is not necessary to form a dedicated pattern for contacting the measuring pins or for making jumper wiring on the wiring board of the measuring device, it is troublesome to find the dedicated pattern from many patterns. In addition, it becomes unnecessary to give a troublesome instruction when forming the dedicated pattern.
【0028】(実施例2)図5は本発明の実施例2によ
る半導体装置用ソケットを示す部分斜視図で、QFP構
造のパッケージを有するLSIに適用した例を示してい
る。本実施例の半導体装置用ソケットは、QFP構造の
パッケージの周囲に引き出されたリードに対応する複数
の導電路3が設けられて、ソケット本体1の表面1Aに
は導電路の端部2Aが露出されている。また、図示は省
略しているが、実施例1と同様に、ソケット本体1の裏
面1B及び側面1Cからは、導電路の端部2B及び2C
が露出されている。(Embodiment 2) FIG. 5 is a partial perspective view showing a semiconductor device socket according to Embodiment 2 of the present invention, showing an example applied to an LSI having a QFP structure package. The semiconductor device socket of the present embodiment is provided with a plurality of conductive paths 3 corresponding to the leads drawn around the package of the QFP structure, and the end 2A of the conductive path is exposed on the surface 1A of the socket body 1. Has been done. Although not shown in the drawings, similarly to the first embodiment, from the back surface 1B and the side surface 1C of the socket body 1, the end portions 2B and 2C of the conductive path are formed.
Is exposed.
【0029】図6は以上のような本実施例のソケット
に、QFP構造のパッケージ12を有するLSI13を
挿入した状態を示す断面図である。図では説明を簡単に
するため、1つの導電路3のみを示している。LSI1
3のパッケージ12は、枠体4内に収納されることによ
りソケット本体1によって支持された状態で、そのリー
ド14がソケット本体1の表面1Aから露出している導
電路3の端部2Aと十分に接触するように、蓋体5によ
って押さえつけられている。また、リード14はバネ性
を有しているので、導電路3の端部2Aと接触が確保さ
れている。FIG. 6 is a sectional view showing a state in which the LSI 13 having the QFP structure package 12 is inserted into the socket of the present embodiment as described above. In the figure, only one conductive path 3 is shown in order to simplify the description. LSI1
The package 12 of No. 3 is supported by the socket body 1 by being housed in the frame body 4, and its leads 14 are sufficiently exposed to the end 2A of the conductive path 3 exposed from the surface 1A of the socket body 1. It is pressed down by the lid 5 so as to come into contact with. Further, since the lead 14 has a spring property, contact with the end portion 2A of the conductive path 3 is secured.
【0030】以上のような実施例2によれば、実施例1
と比較して測定対象がQFP構造に変わった点を除いて
は実施例1と同様な構成になっているので、実施例1と
同様な効果を得ることができる。According to the second embodiment as described above, the first embodiment
Compared with the above, the configuration is the same as that of the first embodiment except that the measurement target is changed to the QFP structure. Therefore, the same effect as that of the first embodiment can be obtained.
【0031】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。As described above, the invention made by the present inventor is
Although the present invention has been specifically described based on the above-mentioned embodiments, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.
【0032】例えば、前記実施例ではソケット本体の側
面を傾斜するように形成した例で示したが、必ずしも側
面は傾斜させる必要はなく、表面及び裏面に対してほぼ
垂直になるように形成しても良い。For example, in the above embodiment, the side surface of the socket body is formed to be inclined. However, the side surface does not necessarily have to be inclined, and the side surface is formed to be substantially perpendicular to the front and back surfaces. Is also good.
【0033】また、複数の導電路は測定対象とする半導
体装置の端子の数に対応して変更可能であり、このよう
に複数の導電路を有するソケットは多層配線基板の製造
技術を応用することにより、容易に製造することができ
る。Further, the plurality of conductive paths can be changed according to the number of terminals of the semiconductor device to be measured. Thus, the socket having the plurality of conductive paths can be manufactured by applying the manufacturing technique of the multilayer wiring board. Can be easily manufactured.
【0034】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置用ソケットの技術に適用した場合について説明した
が、それに限定されるものではない。本発明は、少なく
とも入出力用端子の数が増加してきている電子部品の特
性を測定する条件のものには適用できる。In the above description, the case where the invention made by the present inventor is mainly applied to the technology of the socket for a semiconductor device which is the background field of application has been described, but the invention is not limited thereto. INDUSTRIAL APPLICABILITY The present invention is applicable at least to the condition of measuring the characteristics of an electronic component in which the number of input / output terminals is increasing.
【0035】[0035]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
【0036】高集積化に伴って半導体装置の入出力用端
子の数が著しく増加してきても、測定効率の低下を防止
することが可能となる。Even if the number of input / output terminals of the semiconductor device increases remarkably as the degree of integration increases, it is possible to prevent the measurement efficiency from decreasing.
【図1】本発明の実施例1による半導体装置用ソケット
を示す斜視図である。FIG. 1 is a perspective view showing a semiconductor device socket according to a first embodiment of the present invention.
【図2】本発明の実施例1による半導体装置用ソケット
にBGA構造のパッケージを有するLSIを挿入した構
造を示す斜視図である。FIG. 2 is a perspective view showing a structure in which an LSI having a BGA structure package is inserted into a semiconductor device socket according to a first embodiment of the present invention.
【図3】図2の断面図である。3 is a cross-sectional view of FIG.
【図4】本発明の実施例1による半導体装置用ソケット
を測定装置の配線基板に装着した構造を示す断面図であ
る。FIG. 4 is a sectional view showing a structure in which a semiconductor device socket according to a first embodiment of the present invention is mounted on a wiring board of a measuring device.
【図5】本発明の実施例2による半導体装置用ソケット
を示す斜視図である。FIG. 5 is a perspective view showing a semiconductor device socket according to a second embodiment of the present invention.
【図6】本発明の実施例2よる半導体装置用ソケットに
QFP構造のパッケージを有するLSIを挿入した構造
を示す斜視図である。FIG. 6 is a perspective view showing a structure in which an LSI having a QFP structure package is inserted into a semiconductor device socket according to a second embodiment of the present invention.
1…ソケット本体、1A…ソケット本体の表面、1B…
ソケット本体の裏面、1C…ソケット本体の側面、2
A、2B、2C…導電路の端部、3…導電路、4…ソケ
ット本体の枠体、5…蓋体、6、12…パッケージ、
7、13…LSI、8…バンプ、9…測定装置の配線基
板、10…配線基板の導電層、11…測定用ピン、14
…LSIのリード。1 ... Socket body, 1A ... Surface of socket body, 1B ...
Back of socket body, 1C ... Side of socket body, 2
A, 2B, 2C ... End of conductive path, 3 ... Conductive path, 4 ... Socket body frame, 5 ... Lid, 6, 12 ... Package,
7, 13 ... LSI, 8 ... Bump, 9 ... Wiring board of measuring device, 10 ... Conductive layer of wiring board, 11 ... Measuring pin, 14
… LSI leads.
Claims (6)
の端子を測定装置の配線基板の導電層に導通させる半導
体装置用ソケットであって、測定すべき半導体装置のパ
ッケージを支持する絶縁製のソケット本体と、このソケ
ット本体の内部を延在し端部がその表面、裏面及び側面
に露出して互いに絶縁されている複数の導電路とを備
え、これらの導電路の表面、裏面及び側面に露出してい
る各端部にそれぞれ、前記半導体装置の端子、配線基板
の導電層及び測定装置の測定用ピンが接触されることを
特徴とする半導体装置用ソケット。1. A semiconductor device socket for electrically contacting a terminal of a semiconductor device to electrically connect the terminal to a conductive layer of a wiring board of a measuring device, the socket being made of an insulating material for supporting a package of the semiconductor device to be measured. Of the socket body, and a plurality of conductive paths extending inside the socket body and having end portions exposed on the front surface, the back surface, and the side surfaces and insulated from each other, and the front surface, the back surface, and the side surfaces of these conductive paths. A socket for a semiconductor device, characterized in that a terminal of the semiconductor device, a conductive layer of a wiring board, and a measuring pin of a measuring device are brought into contact with each of the exposed end portions.
端子の数に等しいことを特徴とする請求項1に記載の半
導体装置用ソケット。2. The semiconductor device socket according to claim 1, wherein the plurality of conductive paths are equal in number to the terminals of the semiconductor device.
面に対して傾斜するように形成されたことを特徴とする
請求項1又は2に記載の半導体装置用ソケット。3. The semiconductor device socket according to claim 1, wherein the side surface of the socket body is formed to be inclined with respect to the front surface and the back surface.
数の導電路の各端部は、前記半導体装置のパッケージで
覆われる面積内に配置されることを特徴とする請求項1
乃至3のいずれか1項に記載の半導体装置用ソケット。4. The end portions of the plurality of conductive paths exposed on the surface of the socket body are arranged within an area covered by the package of the semiconductor device.
4. The semiconductor device socket according to any one of items 1 to 3.
型からなることを特徴とする請求項1乃至4のいずれか
1項に記載の半導体装置用ソケット。5. The package of the semiconductor device is BGA
The semiconductor device socket according to any one of claims 1 to 4, wherein the semiconductor device socket comprises a mold.
パッケージをソケット本体の表面に押さえつける蓋体を
有することを特徴とする請求項1乃至5のいずれか1項
に記載の半導体装置用ソケット。6. The semiconductor device socket according to claim 1, wherein the socket body has a lid body that presses the package of the semiconductor device against the surface of the socket body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7027798A JPH08220188A (en) | 1995-02-16 | 1995-02-16 | Socket for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7027798A JPH08220188A (en) | 1995-02-16 | 1995-02-16 | Socket for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08220188A true JPH08220188A (en) | 1996-08-30 |
Family
ID=12231001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7027798A Withdrawn JPH08220188A (en) | 1995-02-16 | 1995-02-16 | Socket for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08220188A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10255940A (en) * | 1997-03-11 | 1998-09-25 | Fujitsu Ltd | Test method using contactor, contactor, and test apparatus using contactor |
KR19990010115A (en) * | 1997-07-15 | 1999-02-05 | 윤종용 | socket |
WO2006123998A1 (en) * | 2005-05-17 | 2006-11-23 | Infineon Technologies Ag | A test socket |
-
1995
- 1995-02-16 JP JP7027798A patent/JPH08220188A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10255940A (en) * | 1997-03-11 | 1998-09-25 | Fujitsu Ltd | Test method using contactor, contactor, and test apparatus using contactor |
KR19990010115A (en) * | 1997-07-15 | 1999-02-05 | 윤종용 | socket |
WO2006123998A1 (en) * | 2005-05-17 | 2006-11-23 | Infineon Technologies Ag | A test socket |
US7307443B2 (en) | 2005-05-17 | 2007-12-11 | Infineon Technologies Ag | Test socket for an integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5895230A (en) | Integrated circuit chip package having configurable contacts and method for making the same | |
KR0169820B1 (en) | Chip scale package with metal wiring substrate | |
US5777382A (en) | Plastic packaging for a surface mounted integrated circuit | |
KR100281667B1 (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
JPH0637248A (en) | Stacked semiconductor multichip module and its manufacture | |
JPH10185947A (en) | Probe adapter | |
JP3512169B2 (en) | Multi-chip semiconductor module and manufacturing method thereof | |
JP2568748B2 (en) | Semiconductor device | |
US20120306064A1 (en) | Chip package | |
JP3927783B2 (en) | Semiconductor parts | |
JP2001168233A (en) | Multiple-line grid array package | |
KR100251868B1 (en) | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof | |
JPH1117058A (en) | Bga package, test socket therefor and test for bga package | |
KR0146063B1 (en) | Semiconductor package and the manufacture method | |
JPH08220188A (en) | Socket for semiconductor device | |
JP3150560B2 (en) | Semiconductor device | |
JP2571023B2 (en) | BGA type semiconductor device | |
JP2885202B2 (en) | Inspection jig for semiconductor package | |
JP2001319943A (en) | Semiconductor device | |
JP2004031432A (en) | Semiconductor device | |
JPH07297236A (en) | Film and structure for mounting semiconductor element thereon | |
JPH1117307A (en) | Semiconductor device packaging structure | |
KR100489476B1 (en) | Method of manufacturing MCM ball grid array package | |
JP3194034B2 (en) | Package for electronic components | |
JP2503754B2 (en) | Film carrier tape |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |