JPH08213401A - Bump electrode and manufacture thereof - Google Patents
Bump electrode and manufacture thereofInfo
- Publication number
- JPH08213401A JPH08213401A JP3594295A JP3594295A JPH08213401A JP H08213401 A JPH08213401 A JP H08213401A JP 3594295 A JP3594295 A JP 3594295A JP 3594295 A JP3594295 A JP 3594295A JP H08213401 A JPH08213401 A JP H08213401A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- diameter
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、集積回路等から成る電
子装置と外部との電気的接続のために用いられるバンプ
電極及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump electrode used for electrical connection between an electronic device including an integrated circuit and the like and the outside and a method for manufacturing the bump electrode.
【0002】[0002]
【従来の技術】近年、コストダウンのためコンピュータ
等の電子機器及び自動車用ハイブリッドICの高密度実
装化が要望されている。その中で、ハンダバンプ突起電
極を用いたフリップチップ実装方式は、接合面積が他の
実装方法と比較して小さく、また、その接合強度も高い
ということで高密度実装方法として注目されている。2. Description of the Related Art In recent years, there has been a demand for high-density mounting of electronic devices such as computers and hybrid ICs for automobiles in order to reduce costs. Among them, the flip-chip mounting method using the solder bump protruding electrodes has attracted attention as a high-density mounting method because the bonding area is smaller than other mounting methods and the bonding strength is high.
【0003】とりわけ、近年においては製品の高集積
化、多機能化に伴い、ICも高集積化しており、そのた
めにバンプ突起電極は微細化の傾向にある。また、従
来、フリップチップ実装方式で実装した実装構造体とし
ては、半導体素子の信号の取り出し、取り入れ電極下に
バリアメタル(電極根元部)をTiをスパッタ法にて形
成した後、バンプ電極を蒸着法、メッキ法などで形成し
たものがよく知られている(特開平4−217323
号)。In particular, in recent years, ICs have become highly integrated as products have become highly integrated and multifunctional, and therefore bump bump electrodes tend to be miniaturized. Further, conventionally, as a mounting structure mounted by a flip-chip mounting method, a signal of a semiconductor element is taken out, a barrier metal (electrode root portion) is formed under a take-in electrode by sputtering Ti, and then a bump electrode is vapor-deposited. Those formed by a plating method, a plating method, etc. are well known (Japanese Patent Laid-Open No. 4-217323).
issue).
【0004】[0004]
【発明が解決しようとする課題】しかしながら、特開平
4−217323号に示されるようなバリアメタルにT
iを用いた構造では、エッチング時間の多少によりオー
バーエッチング或いはアンダーエッチングとなり、その
ためにバンプ電極の径の大きさにバラツキを生じ、バン
プ電極の強度にバラツキを生じるという問題がある。例
えば、バンプ電極の径の大きさとバンプ電極の強度との
関係を図4に示すが、バンプ電極の径が220μmから
160μmに変化すると、その強度は300gからその
約1/2に減少し、さらにバンプ電極の径が50μmに
なるとその強度は約15gにまで減少する。However, a barrier metal such as that disclosed in Japanese Patent Laid-Open No. 4-217323 has a T content.
In the structure using i, over-etching or under-etching occurs depending on the etching time, which causes a variation in the diameter of the bump electrode and a variation in the strength of the bump electrode. For example, the relationship between the diameter of the bump electrode and the strength of the bump electrode is shown in FIG. 4. When the diameter of the bump electrode changes from 220 μm to 160 μm, the strength decreases from 300 g to about ½ of that. When the diameter of the bump electrode becomes 50 μm, its strength decreases to about 15 g.
【0005】また、バンプ電極の径が160μm及び5
0μmを中心にエッチングによりそれぞれ±10μmだ
けバラツキを生じると、160μm及び50μmでの強
度を1とするとそれぞれの強度のバラツキは図5に示す
ようになる。即ち、バンプ電極の径がエンチングにより
160μmを中心に±10μmだけバラツキを生じる
と、その強度は0.88〜1.12のバラツキに過ぎな
いが、50μmを中心に±10μmだけバラツキを生じ
ると、その強度は0.64〜1.44と大きくばらつ
く。The diameter of the bump electrode is 160 μm and 5
When variations of ± 10 μm are generated by etching centered on 0 μm, the variations of the respective intensities at 160 μm and 50 μm are as shown in FIG. That is, when the diameter of the bump electrode varies by ± 10 μm with 160 μm as the center due to enching, the strength has a variation of 0.88 to 1.12, but when the variation occurs by ± 10 μm around 50 μm, Its strength varies widely from 0.64 to 1.44.
【0006】従って、本発明の目的は、電極根元部の径
が大きく、その径の大きさにバラツキを生じないバンプ
電極とその製造方法を提供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a bump electrode having a large diameter at the electrode base and no variation in the diameter and a method for manufacturing the bump electrode.
【0007】[0007]
【課題を解決するための手段】上記の課題を解決するた
め、本発明の構成は、集積回路等から成る電子装置の基
板上に形成された電極パッドと、該電極パッドの位置に
該電極パッドの径より小さい径のホールを有し、該基板
上に形成された配線や素子の保護のための絶縁膜との上
に形成され、該電子装置と外部との電気的接続を行うた
めのバンプ電極であって、電極パッド及び絶縁膜上に形
成された金属膜から成る電極根元部と、その電極根元部
を構成する金属膜と異なる組成の金属膜から成り、電極
根元部上に形成された電極下地膜と、電極根元部を構成
する金属膜と異なる組成の金属膜から成り、電極下地膜
上に形成された電極部と、ハンダから成り、電極部上に
形成されたハンダバンプとが順次積層形成されて構成さ
れ、電極根元部を構成する金属膜の径は電極部の径より
大きく形成されたことを特徴とする。In order to solve the above problems, the structure of the present invention has an electrode pad formed on a substrate of an electronic device including an integrated circuit and the electrode pad at the position of the electrode pad. Bumps for forming electrical connection between the electronic device and the outside, which have holes with a diameter smaller than that of the electronic device and are formed on an insulating film for protecting wirings and elements formed on the substrate. An electrode, which is formed on the electrode root portion, is composed of an electrode root portion formed of a metal film formed on the electrode pad and the insulating film, and a metal film having a composition different from that of the metal film forming the electrode root portion. An electrode base film and a metal film having a composition different from that of the metal film forming the electrode base, the electrode part formed on the electrode base film, solder, and solder bumps formed on the electrode part are sequentially laminated. Formed and configured, the electrode root Diameter of the metal film to be formed is characterized in that it is larger than the diameter of the electrode portion.
【0008】また、第二の発明の構成は、電極根元部を
形成する金属膜は、第1層と該第1層上に形成され該第
1層のエッチング速度より大きいエッチング速度の第2
層とから成り、第1層の径が電極部の径より大きく、第
2層の径が電極部の径と同一に形成されたことを特徴と
する。According to the second aspect of the invention, the metal film forming the electrode root portion is formed on the first layer and the second layer having an etching rate higher than the etching rate of the first layer.
And the diameter of the first layer is larger than the diameter of the electrode portion, and the diameter of the second layer is the same as the diameter of the electrode portion.
【0009】第三の発明の構成は、電極根元部の第2層
は、5nm〜80nmの膜厚のTiで構成されたことを
特徴とする。The structure of the third invention is characterized in that the second layer at the base of the electrode is composed of Ti having a film thickness of 5 nm to 80 nm.
【0010】第四の発明の構成は、集積回路等から成る
電子装置の基板上に形成された電極パッドと、該電極パ
ッドの位置に該電極パッドの径より小さい径のホールを
有し、該基板上に形成された配線や素子の保護のための
絶縁膜との上に形成され、該電子装置と外部との電気的
接続を行うためのバンプ電極の製造方法であって、金属
膜から成る電極根元部を電極パッド及び絶縁膜上に形成
する工程と、電極根元部を構成する金属膜と異なる組成
の金属膜から成る電極下地膜を電極根元部上に形成する
工程と、電極根元部を構成する金属膜と異なる組成の金
属膜から成る電極部を電極下地膜上に形成する工程と、
ハンダから成るハンダバンプを電極部上に形成する工程
とを有し、電極根元部を形成する工程では、電極根元部
の径を電極部の径より大きく形成することを特徴とす
る。According to a fourth aspect of the present invention, there is provided an electrode pad formed on a substrate of an electronic device including an integrated circuit and a hole having a diameter smaller than the diameter of the electrode pad at the position of the electrode pad. A method of manufacturing a bump electrode, which is formed on an insulating film for protecting wirings and elements formed on a substrate and electrically connects the electronic device to the outside, comprising a metal film. A step of forming an electrode root on the electrode pad and the insulating film; a step of forming an electrode base film made of a metal film having a composition different from that of the metal film forming the electrode root on the electrode root; A step of forming an electrode portion composed of a metal film having a composition different from that of the constituent metal film on the electrode base film,
And a step of forming a solder bump made of solder on the electrode portion, and in the step of forming the electrode root portion, the diameter of the electrode root portion is formed larger than the diameter of the electrode portion.
【0011】第五の発明の構成は、電極根元部を形成す
る工程は、電極根元部として第1層を形成する工程と、
該第1層上に該第1層のエッチング速度より大きいエッ
チング速度の第2層とを形成する工程とから成り、第1
層を形成する工程及び第2層を形成する工程は、同一の
エッチング液を用い、第2層を形成する工程は、第2層
の径を電極部の径と同一に形成し、第1層を形成する工
程は、第1層の径を電極部の径より大きく形成すること
を特徴とする。According to a fifth aspect of the invention, the step of forming the electrode root portion includes the step of forming the first layer as the electrode root portion,
Forming on the first layer a second layer having an etching rate higher than the etching rate of the first layer;
The same etching solution is used in the step of forming the layer and the step of forming the second layer, and in the step of forming the second layer, the diameter of the second layer is formed to be the same as the diameter of the electrode portion. The step of forming is characterized in that the diameter of the first layer is formed larger than the diameter of the electrode portion.
【0012】第六の発明の構成は、電極根元部の第2層
を形成する工程は、その第2層をTiにて5nm〜80
nmの膜厚に形成することを特徴とする。According to the sixth aspect of the invention, in the step of forming the second layer at the base of the electrode, the second layer is made of Ti with a thickness of 5 nm to 80 nm.
It is characterized in that it is formed to a film thickness of nm.
【0013】[0013]
【作用及び効果】本発明による第一の作用は、集積回路
等から成る電子装置の基板上に形成された電極パッド
と、該電極パッドの位置に該電極パッドの径より小さい
径のホールを有し、該基板上に形成された配線や素子の
保護のための絶縁膜との上に形成され、該電子装置と外
部との電気的接続を行うためのバンプ電極において、金
属膜から成る電極根元部の径、或いは、電極根元部の第
1層の径を電極部の径より大きくすることであり、その
効果として、電極根元部の第1層と電極パッド及び絶縁
膜との接合面積を大きくすることができ、バンプ電極の
強度を向上させることができる。(請求項1〜請求項
6)The first function of the present invention is to have an electrode pad formed on a substrate of an electronic device including an integrated circuit and a hole having a diameter smaller than the diameter of the electrode pad at the position of the electrode pad. Then, in the bump electrode for electrically connecting the electronic device and the outside, which is formed on the insulating film for protecting the wiring and the element formed on the substrate, the electrode base made of the metal film is formed. The diameter of the electrode portion or the diameter of the first layer of the electrode root portion is made larger than the diameter of the electrode portion, and as a result, the bonding area between the first layer of the electrode root portion and the electrode pad and the insulating film is increased. Therefore, the strength of the bump electrode can be improved. (Claims 1 to 6)
【0014】また、第二の作用は、バンプ電極の電極根
元部を形成する金属膜を、第1層とその第1層上に形成
され、第1層のエッチング速度より大きいエッチング速
度の第2層とで構成し、同一のエッチング液を用いて、
第1層の径を電極部の径より大きく形成し、第2層の径
を電極部の径と同一に形成することであり、その効果と
して、径の大きさの異なる2つの層を同一エッチング液
にて容易に形成することができる。(請求項2、請求項
3、請求項5、請求項6)A second function is to form a metal film forming an electrode root portion of the bump electrode on the first layer and the first layer, and to provide a second etching rate higher than that of the first layer. Layer and using the same etchant,
The diameter of the first layer is formed to be larger than the diameter of the electrode portion, and the diameter of the second layer is formed to be the same as the diameter of the electrode portion. The effect is that two layers having different diameters are subjected to the same etching. It can be easily formed with a liquid. (Claim 2, Claim 3, Claim 5, Claim 6)
【0015】第三の作用は、電極根元部の第2層を5n
m〜80nmの膜厚のTiで構成することであり、その
効果として、水素アニール処理にてTi膜の脆化が起こ
らないため、バンプ電極の強度を一定レベルに確保する
ことができる。(請求項3、請求項6)The third action is to make the second layer at the base of the electrode 5n.
The Ti film has a thickness of m to 80 nm, and the effect is that the Ti film does not become brittle during hydrogen annealing, so that the strength of the bump electrode can be maintained at a certain level. (Claims 3 and 6)
【0016】[0016]
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図1は、本発明の第一実施例の構成を示したも
のである。バンプ電極10は、ウエハ基板1上に配置さ
れた素子を結線するために配線上に設けられたAlパッ
ド2(電極パッド)と、配線や素子を保護するためにA
lパッド2の位置にAlパッド2の径より小さい径のホ
ール3’が設けられたSiNから成るパッシベーション
膜3(絶縁膜)との上に、TiNから成るバリアメタル
第1層4(電極根元部の第1層に相当)、Tiから成り
バリアメタル第1層4の径より小さい径のバリアメタル
第2層5(電極根元部の第2層に相当)、Cuから成り
バリアメタル第2層5と同径の電極下地膜6、Cuから
成り電極下地膜6と同径の電極部8、ハンダから成るハ
ンダバンプ9が順次積層形成されて構成される。EXAMPLES The present invention will be described below based on specific examples. FIG. 1 shows the configuration of the first embodiment of the present invention. The bump electrodes 10 are Al pads 2 (electrode pads) provided on the wiring for connecting the elements arranged on the wafer substrate 1 and A for protecting the wiring and the elements.
On the passivation film 3 (insulating film) made of SiN in which a hole 3'having a diameter smaller than that of the Al pad 2 is provided at the position of the l pad 2, the barrier metal first layer 4 made of TiN (electrode base portion) is formed. Corresponding to the first layer), a barrier metal second layer 5 made of Ti and having a diameter smaller than that of the barrier metal first layer 4 (corresponding to the second layer at the base of the electrode), and a barrier metal second layer 5 made of Cu. An electrode base film 6 having the same diameter as the electrode base film 6, an electrode base film 6 having the same diameter as the electrode base film 6, and a solder bump 9 made of solder are sequentially laminated and formed.
【0017】バリアメタル第1層4は200nm〜30
0nmの膜厚で成膜され、バリアメタル第2層5は5n
m〜80nmの膜厚で成膜される。また、電極下地膜6
は500nm〜1000nmの膜厚で成膜され、電極部
8は10μm〜50μmの膜厚で成膜される。バリアメ
タル第1層4の径はバリアメタル第2層5の径より8μ
m〜12μmだけ大きく形成される。The barrier metal first layer 4 has a thickness of 200 nm to 30.
The barrier metal second layer 5 is formed to a thickness of 0 nm and has a thickness of 5 n.
The film is formed with a film thickness of m to 80 nm. In addition, the electrode base film 6
Is formed with a film thickness of 500 nm to 1000 nm, and the electrode portion 8 is formed with a film thickness of 10 μm to 50 μm. The diameter of the barrier metal first layer 4 is 8 μ than the diameter of the barrier metal second layer 5.
It is formed larger by m to 12 μm.
【0018】上記構成において、バリアメタル第1層4
の径はバリアメタル第2層5の径より大きく形成される
が、バリアメタル第1層4とバリアメタル第2層5との
接合強度及びバリアメタル第2層5と電極下地膜6との
接合強度に比較して、Alパッド2及びパッシベーショ
ン膜3とバリアメタル第1層4との接合強度は小さいた
めに、バリアメタル第1層4の径をバリアメタル第2層
5の径より大きく形成することによって、バンプ電極1
0の強度を向上させることができる。In the above structure, the barrier metal first layer 4
Is formed larger than the diameter of the barrier metal second layer 5, but the bonding strength between the barrier metal first layer 4 and the barrier metal second layer 5 and the bonding between the barrier metal second layer 5 and the electrode base film 6 Since the bonding strength between the Al pad 2 and the passivation film 3 and the barrier metal first layer 4 is smaller than the strength, the diameter of the barrier metal first layer 4 is formed larger than that of the barrier metal second layer 5. The bump electrode 1
The strength of 0 can be improved.
【0019】即ち、図3にバリアメタル第1層4の径と
バンプ電極10の剪断強度との関係を示すが、バリアメ
タル第1層4の径が大きくなると共に剪断強度も大きく
なることがわかる。よって、バリアメタル第1層4の径
をバリアメタル第2層5の径より大きく形成することに
よって、Alパッド2及びパッシベーション膜3とバリ
アメタル第1層4との接合強度を向上させ、Alパッド
2及びパッシベーション膜3とバリアメタル第1層4と
の間に剥離を生じさせることがなく、バンプ電極10の
剪断強度を向上させることができる。That is, FIG. 3 shows the relationship between the diameter of the barrier metal first layer 4 and the shear strength of the bump electrode 10. It can be seen that as the diameter of the barrier metal first layer 4 increases, the shear strength also increases. . Therefore, by forming the diameter of the barrier metal first layer 4 larger than the diameter of the barrier metal second layer 5, the bonding strength between the Al pad 2 and the passivation film 3 and the barrier metal first layer 4 is improved, and the Al pad 2 and the passivation film 3 and the barrier metal first layer 4 are not peeled off, and the shear strength of the bump electrode 10 can be improved.
【0020】また、図3に示されるようにTiから成る
バリアメタル第2層5の膜厚が5nm〜80nmではバ
ンプ電極10の剪断強度がバリアメタル第1層4の径が
大きくなると共に大きくなるが、バリアメタル第2層5
の膜厚が80nmを越えるとバリアメタル第1層4の径
が大きくなるにもかかわらず、水素アニール処理による
Ti膜の脆化をもたらし、剪断強度が低下する。よっ
て、バリアメタル第2層5の膜厚を5nm〜80nmと
することにより、バンプ電極10の剪断強度を一定レベ
ルに保持することができる。As shown in FIG. 3, when the thickness of the barrier metal second layer 5 made of Ti is 5 nm to 80 nm, the shear strength of the bump electrode 10 increases as the diameter of the barrier metal first layer 4 increases. But the barrier metal second layer 5
If the film thickness exceeds 80 nm, the diameter of the barrier metal first layer 4 increases, but the Ti film becomes brittle due to the hydrogen annealing treatment, and the shear strength decreases. Therefore, by setting the thickness of the barrier metal second layer 5 to 5 nm to 80 nm, the shear strength of the bump electrode 10 can be maintained at a constant level.
【0021】次に、バンプ電極10の製造方法について
図2を用いて以下に説明する。まず、ウエハ基板1上に
配置された素子を結線するために、配線上にAlパッド
2を形成し、Alパッド2の位置にAlパッド2の径よ
り小さい径のホール3’が設けられたSiNから成るパ
ッシベーション膜3を、ウエハ基板1上の素子や配線を
保護するためにウエハ基板1及びAlパッド2上に形成
する(図2(a))。Next, a method of manufacturing the bump electrode 10 will be described below with reference to FIG. First, in order to connect the elements arranged on the wafer substrate 1, an Al pad 2 is formed on the wiring, and a hole 3 ′ having a diameter smaller than the diameter of the Al pad 2 is provided at the position of the Al pad 2. A passivation film 3 made of is formed on the wafer substrate 1 and the Al pad 2 in order to protect the elements and wirings on the wafer substrate 1 (FIG. 2A).
【0022】続いて、ウエハ基板1のパッシベーション
膜3が形成された側の面上に、TiNをスパッタにて2
00nm〜300nmの膜厚で成膜し、バリアメタル第
1層4を形成し(電極根元部の第1層を形成する工
程)、その後、バリアメタル第1層4上にTiをスパッ
タにて5nm〜80nmの膜厚で成膜し、バリアメタル
第2層5を形成する(電極根元部の第1層を形成する工
程)。バリアメタル第2層5の形成後は、Cuから成る
電極下地膜6を500nm〜1000nmの膜厚で成膜
する(電極下地膜を形成する工程)(図2(b))。Then, TiN is sputtered on the surface of the wafer substrate 1 on which the passivation film 3 is formed by sputtering.
The barrier metal first layer 4 is formed with a film thickness of 00 nm to 300 nm (the step of forming the first layer at the base of the electrode), and then Ti is sputtered on the barrier metal first layer 4 to a thickness of 5 nm. The barrier metal second layer 5 is formed with a film thickness of ˜80 nm (step of forming the first layer at the electrode root). After the barrier metal second layer 5 is formed, an electrode base film 6 made of Cu is formed to a film thickness of 500 nm to 1000 nm (step of forming the electrode base film) (FIG. 2B).
【0023】上記電極下地膜6の形成後、所定の位置に
所定の形状のバンプ電極10を形成するために、レジス
ト7を電極下地膜6上に塗布した後、ホト工程により露
光、現像し、所定の位置に所定の形状のホト穴7’を形
成する(図2(c))。このホト穴7’の形成された位
置に、メッキ(電界または無電界メッキ)により電極部
8を、例えば、Cu膜を硫酸銅メッキにより10μm〜
50μmの膜厚に形成する(電極部を形成する工程)。
電極部8の形成後、電極部8上にハンダメッキを有機酸
浴、硼弗酸浴で施し、ハンダバンプ9を形成する(ハン
ダバンプを形成する工程)(図2(d))。After forming the electrode base film 6, in order to form the bump electrode 10 having a predetermined shape at a predetermined position, a resist 7 is applied on the electrode base film 6 and then exposed and developed by a photo process. A photo hole 7'having a predetermined shape is formed at a predetermined position (FIG. 2 (c)). At the position where the photohole 7'is formed, the electrode portion 8 is plated (electric field or electroless plating), for example, a Cu film is plated with copper sulfate to a thickness of 10 μm.
It is formed to a film thickness of 50 μm (step of forming an electrode portion).
After the electrode portion 8 is formed, solder plating is performed on the electrode portion 8 with an organic acid bath or a hydrofluoric acid bath to form solder bumps 9 (step of forming solder bumps) (FIG. 2D).
【0024】ハンダバンプ9の形成後、レジスト7を除
去する。続いて、Cuのみ選択的にエッチングできるエ
ッチング液を用いて、Cu膜から成る電極下地膜6をエ
ッチングする。次に、エチレンジアミンテトラ4酢酸
(以下EDTAと記す)系のTiエッチング液にてTi
膜とTiN膜とを同時にエッチングする。After forming the solder bumps 9, the resist 7 is removed. Subsequently, the electrode base film 6 made of a Cu film is etched by using an etching solution capable of selectively etching only Cu. Next, using an ethylenediaminetetratetraacetic acid (hereinafter referred to as EDTA) -based Ti etching solution, Ti
The film and the TiN film are simultaneously etched.
【0025】ここで、Tiエッチング液の液温は60±
5°Cで、その液組成は、 EDTA : 10g〜20g /H2 O 1liter H2 O2 : 280ml〜440ml/H2 O 1liter NH4 OH : 24ml〜36ml /H2 O 1liter である。Here, the liquid temperature of the Ti etching liquid is 60 ±.
At 5 ° C., the liquid composition is EDTA: 10 g to 20 g / H 2 O 1liter H 2 O 2 : 280 ml to 440 ml / H 2 O 1liter NH 4 OH: 24 ml to 36 ml / H 2 O 1liter.
【0026】60°CにおけるEDTA系Tiエッチン
グ液のエッチング速度(縦方向)は、Ti膜の場合は
3.75nm/sec、TiN膜の場合は2.15nm
/secであり、バリアメタル第1層4とバリアメタル
第2層5とを同一エッチング液に対するエッチング速度
の異なる材質で構成することより、特に、バリアメタル
第2層5をその下層のバリアメタル第1層4よりエッチ
ング速度の大きい材質で構成することにより、バリアメ
タル第2層5を電極部8と同径に、バリアメタル第1層
4を電極部8の径より8μm〜12μmだけ大きい径に
形成する。最後に、ハンダを熱処理によりリフローする
ことにより、バンプ電極10が形成される(図2
(e))。The etching rate (vertical direction) of the EDTA-based Ti etching solution at 60 ° C. is 3.75 nm / sec for the Ti film and 2.15 nm for the TiN film.
/ Sec, and the barrier metal first layer 4 and the barrier metal second layer 5 are made of materials having different etching rates with respect to the same etching solution. By using a material having an etching rate higher than that of the first layer 4, the barrier metal second layer 5 has the same diameter as the electrode portion 8 and the barrier metal first layer 4 has a diameter larger than the diameter of the electrode portion 8 by 8 μm to 12 μm. Form. Finally, the bump electrode 10 is formed by reflowing the solder by heat treatment (see FIG. 2).
(E)).
【0027】上記に示されるように、バンプ電極10の
電極根元部としてのバリアメタルを2層構造とし、エッ
チング速度の小さい材質を下層のバアリメタル第1層4
に配し、エッチング速度の大きい材質を上層のバリアメ
タル第2層5に配し、同一のTiエッチング液を用いて
エッチングすることにより、バリアメタル第2層5を電
極部8と同径に、バリアメタル第1層4を電極部8より
8μm〜12μmだけ大きい径に形成することができ、
これにより接合強度の小さいバリアメタル第1層4とA
lパッド2及びパッシベーション膜3との間の接合面積
を大きくとることができるため、バリアメタル第1層4
とAlパッド2及びパッシベーション膜3との間の強度
が向上し、剥離を起こすことがなく、バンプ電極10の
剪断強度を向上させることができる。As described above, the barrier metal as the electrode base of the bump electrode 10 has a two-layer structure, and the material having a low etching rate is the lower barrier metal first layer 4.
The barrier metal second layer 5 having the same diameter as that of the electrode portion 8 by arranging a material having a high etching rate in the upper barrier metal second layer 5 and etching using the same Ti etching solution. The barrier metal first layer 4 can be formed to have a diameter larger than the electrode portion 8 by 8 μm to 12 μm,
As a result, the barrier metal first layer 4 and A having a small bonding strength are formed.
Since the bonding area between the l pad 2 and the passivation film 3 can be made large, the barrier metal first layer 4
The strength between the Al pad 2 and the passivation film 3 is improved, peeling does not occur, and the shear strength of the bump electrode 10 can be improved.
【0028】一方、バリアメタル第1層4とバリアメタ
ル第2層5との間及びバリアメタル第2層5と電極下地
膜6との間の接合面積は、バリアメタル第1層4とAl
パッド2及びパッシベーション膜3との間の接合面積に
比べて小さいが、接合強度が大きいために、剥離を起こ
すことがなく、バンプ電極10の剪断強度を保持するこ
とができる。また、上記方法を用いることにより、精度
よくバンプ電極10を形成することができるため、その
強度のバラツキなく、高品質のバンプ電極10の製造が
可能となる。On the other hand, the bonding areas between the barrier metal first layer 4 and the barrier metal second layer 5 and between the barrier metal second layer 5 and the electrode base film 6 are the same as the barrier metal first layer 4 and the Al.
Although the bonding area is smaller than the bonding area between the pad 2 and the passivation film 3, the bonding strength is large, so that peeling does not occur and the shear strength of the bump electrode 10 can be maintained. In addition, since the bump electrode 10 can be formed with high accuracy by using the above method, it is possible to manufacture the bump electrode 10 of high quality without variations in its strength.
【0029】本実施例では、バリアメタル第1層4とし
てTiNを用いたが、本発明はこれに限定されるもので
はなく、バリアメタル第2層5がTiの場合は、TiO
2 、TiC等のTi合金でもよい。また、本実施例で
は、バリアメタル第2層5としてTiを用いたが、これ
に限定されるものではなく、Zrを用いてもよく、その
場合にはバリアメタル第1層4にZrO2 、ZrN等を
用いてもよい。In the present embodiment, TiN is used as the barrier metal first layer 4, but the present invention is not limited to this, and when the barrier metal second layer 5 is Ti, TiO 2 is used.
2 , a Ti alloy such as TiC may be used. Further, although Ti is used as the barrier metal second layer 5 in the present embodiment, it is not limited to this, and Zr may be used. In that case, ZrO 2 is contained in the barrier metal first layer 4, ZrN or the like may be used.
【0030】尚、本発明は、バリアメタル第1層4及び
バリアメタル第2層5は必ずしも上記組成に限定される
ものではなく、同一エッチング液に対するエッチング速
度の異なる材質を用い、下層のバリアメタル第1層4を
エッチング速度の小さい材質で構成し、上層のバリアメ
タル第2層5をエッチング速度の大きい材質で構成すれ
ばよく、その材質は限定しない。In the present invention, the barrier metal first layer 4 and the barrier metal second layer 5 are not necessarily limited to the above composition, but materials having different etching rates for the same etching solution are used, and the barrier metal of the lower layer is formed. The first layer 4 may be made of a material having a low etching rate, and the upper barrier metal second layer 5 may be made of a material having a high etching rate, and the material is not limited.
【0031】対象製品によっては(例えばICカード、
液晶製品、携帯電話等)、ハンダバンプ9を必要しない
ものがあるが、Cl2 、BCl3 、CF4 等で一括して
バリアメタル第1層4、バリアメタル第2層5、電極下
地膜6、電極部8をドライエッチングすれば、エッチン
グ速度はバリアメタル第1層4<バリアメタル第2層5
であるため、所定の形状を得ることができる。また、本
実施例では、パッシベーション膜3をSiNにて形成し
たが、本発明はこれに限定するものではなく、SiO2
膜等の絶縁膜であればよい。Depending on the target product (for example, IC card,
Liquid crystal products, mobile phones, etc.) and solder bumps 9 are not necessary, but the barrier metal first layer 4, barrier metal second layer 5, electrode base film 6, etc. are collectively formed with Cl 2 , BCl 3 , CF 4, etc. If the electrode portion 8 is dry-etched, the etching rate is barrier metal first layer 4 <barrier metal second layer 5
Therefore, a predetermined shape can be obtained. Further, in the present embodiment, the passivation film 3 is formed of SiN, but the present invention is not limited to this, and SiO 2
Any insulating film such as a film may be used.
【0032】上記に示されるように、本発明によれば、
電極根元部を2層構造とし、エッチング速度の大きい材
質を電極根元部の第2層(上層)に配し、エッチング速
度の小さい材質を電極根元部の第1層(下層)に配し
て、同一のエッチング液を用いて第1層と第2層とのエ
ッチングを行い、第1層の径を電極部の径より8μm〜
12μmだけ大きく形成することにより、バンプ電極の
剪断強度を向上させることができると共に、精度よくバ
ンプ電極を形成することができるために、バンプ電極の
剪断強度にバラツキがなく、バンプ電極の高強度化、高
品質化が可能となる。また、電極根元部の第2層を5n
m〜80nmの膜厚のTiで成膜することにより、水素
アニール処理によってTi膜が脆化することないため、
バンプ電極の剪断強度を一定レベルに保持することがで
きる。As indicated above, according to the present invention,
The electrode root portion has a two-layer structure, a material having a high etching rate is arranged in the second layer (upper layer) of the electrode root portion, and a material having a low etching rate is arranged in the first layer (lower layer) of the electrode root portion, The first layer and the second layer are etched using the same etching solution, and the diameter of the first layer is 8 μm or less than the diameter of the electrode portion.
By forming the bump electrode 12 μm larger, the shear strength of the bump electrode can be improved, and since the bump electrode can be formed with high accuracy, there is no variation in the shear strength of the bump electrode, and the bump electrode has high strength. Higher quality is possible. In addition, the second layer at the base of the electrode is 5n
By forming the Ti film with a thickness of m to 80 nm, the Ti film is not embrittled by the hydrogen annealing treatment.
The shear strength of the bump electrode can be maintained at a constant level.
【図1】本発明に係わる第一実施例の構成を示した構造
図。FIG. 1 is a structural diagram showing a configuration of a first embodiment according to the present invention.
【図2】バンプ電極の製造方法を示した模式図。FIG. 2 is a schematic diagram showing a method for manufacturing bump electrodes.
【図3】バリアメタル第1層の径の大きさ及びバリアメ
タル第2層の膜厚とバンプ電極の剪断強度との関係を示
した関係図。FIG. 3 is a relationship diagram showing the relationship between the diameter of the barrier metal first layer, the film thickness of the barrier metal second layer, and the shear strength of the bump electrode.
【図4】バンプ電極の径の大きさと強度との関係を示し
たグラフ。FIG. 4 is a graph showing a relationship between a diameter of a bump electrode and strength.
【図5】バンプ電極の径の大きさのバラツキと強度のバ
ラツキとの関係を示したグラフ。FIG. 5 is a graph showing the relationship between variations in the diameter of bump electrodes and variations in strength.
1 ウエハ基板 2 Alパッド(電極パッド) 3 パッシベーション膜(絶縁膜) 4 バリアメタル第1層(電極根元部第1層) 5 バリアメタル第2層(電極根元部第2層) 6 電極下地膜 7 レジスト 8 電極部 9 ハンダバンプ 10 バンプ電極 DESCRIPTION OF SYMBOLS 1 Wafer substrate 2 Al pad (electrode pad) 3 Passivation film (insulating film) 4 Barrier metal 1st layer (electrode root part 1st layer) 5 Barrier metal 2nd layer (electrode root part 2nd layer) 6 Electrode base film 7 Resist 8 Electrode 9 Solder bump 10 Bump electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 浩 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 真山 恵次 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 井野 功治 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroshi Tanaka 1-1, Showa-cho, Kariya city, Aichi Prefecture Nihon Denso Co., Ltd. (72) Inventor Keiji Mayama 1-1-cho, Showa-cho, Kariya city, Aichi prefecture Co., Ltd. (72) Inventor Koji Ino 1-1, Showa-cho, Kariya city, Aichi prefecture
Claims (6)
成された電極パッドと、該電極パッドの位置に該電極パ
ッドの径より小さい径のホールを有し、該基板上に形成
された配線や素子の保護のための絶縁膜との上に形成さ
れ、該電子装置と外部との電気的接続を行うためのバン
プ電極であって、 前記電極パッド及び前記絶縁膜上に形成された金属膜か
ら成る電極根元部と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成り、前記電極根元部上に形成された電極下地
膜と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成り、前記電極下地膜上に形成された電極部
と、 ハンダから成り、前記電極部上に形成されたハンダバン
プとが順次積層形成されて構成され、 前記電極根元部を構成する前記金属膜の径は前記電極部
の径より大きく形成されたことを特徴とするバンプ電
極。1. An electrode pad formed on a substrate of an electronic device including an integrated circuit, and a hole having a diameter smaller than the diameter of the electrode pad at the position of the electrode pad, and formed on the substrate. A bump electrode, which is formed on an insulating film for protecting wirings and elements, for electrically connecting the electronic device to the outside, the metal being formed on the electrode pad and the insulating film. An electrode root part made of a film, an electrode base film formed on the electrode root part, which is made of a metal film having a composition different from that of the metal film forming the electrode root part, and the metal forming the electrode root part A metal film having a composition different from that of the film, the electrode part formed on the electrode base film, and solder bumps formed on the electrode part, which are formed on the electrode part, are sequentially laminated and formed, and the electrode root part is formed. The metal film constituting the Diameter bump electrodes, characterized in that it is formed larger than the diameter of the electrode portion.
第1層と該第1層上に形成され該第1層のエッチング速
度より大きいエッチング速度の第2層とから成り、 前記第1層の径が前記電極部の径より大きく、前記第2
層の径が前記電極部の径と同一に形成されたことを特徴
とする請求項1に記載のバンプ電極。2. The metal film forming the electrode root portion,
A first layer and a second layer formed on the first layer and having an etching rate higher than the etching rate of the first layer, wherein the diameter of the first layer is larger than the diameter of the electrode portion;
The bump electrode according to claim 1, wherein the diameter of the layer is formed to be the same as the diameter of the electrode portion.
80nmの膜厚のTiで構成されたことを特徴とする請
求項2に記載のバンプ電極。3. The second layer at the base of the electrode has a thickness of 5 nm to
The bump electrode according to claim 2, wherein the bump electrode is made of Ti having a film thickness of 80 nm.
成された電極パッドと、該電極パッドの位置に該電極パ
ッドの径より小さい径のホールを有し、該基板上に形成
された配線や素子の保護のための絶縁膜との上に形成さ
れ、該電子装置と外部との電気的接続を行うためのバン
プ電極の製造方法であって、 金属膜から成る電極根元部を前記電極パッド及び前記絶
縁膜上に形成する工程と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成る電極下地膜を前記電極根元部上に形成する
工程と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成る電極部を前記電極下地膜上に形成する工程
と、 ハンダから成るハンダバンプを前記電極部上に形成する
工程とを有し、 前記電極根元部を形成する前記工程では、前記電極根元
部の径を前記電極部の径より大きく形成することを特徴
とするバンプ電極の製造方法。4. An electrode pad formed on a substrate of an electronic device including an integrated circuit, and a hole having a diameter smaller than the diameter of the electrode pad formed at the position of the electrode pad, formed on the substrate. A method of manufacturing a bump electrode, which is formed on an insulating film for protecting wirings and elements, for electrically connecting the electronic device to the outside, comprising: A step of forming on the pad and the insulating film, a step of forming an electrode base film made of a metal film having a composition different from that of the metal film forming the electrode root portion on the electrode root portion, and the electrode root portion A step of forming an electrode part made of a metal film having a composition different from that of the metal film on the electrode base film, and a step of forming solder bumps made of solder on the electrode part; In the process of forming Method for manufacturing a bump electrode and forming a diameter of the electrode base portion greater than the diameter of the electrode portion.
記電極根元部として第1層を形成する工程と、該第1層
上に該第1層のエッチング速度より大きいエッチング速
度の第2層とを形成する工程とから成り、 前記第1層を形成する前記工程及び前記第2層を形成す
る前記工程は、同一のエッチング液を用い、 前記第2層を形成する前記工程は、前記第2層の径を前
記電極部の径と同一に形成し、 前記第1層を形成する前記工程は、前記第1層の径を前
記電極部の径より大きく形成することを特徴とする請求
項4に記載のバンプ電極の製造方法。5. The step of forming the electrode root portion includes a step of forming a first layer as the electrode root portion, and a second etching rate higher than an etching rate of the first layer on the first layer. A step of forming a layer, the step of forming the first layer and the step of forming the second layer use the same etching solution, and the step of forming the second layer The diameter of the second layer is formed to be the same as the diameter of the electrode portion, and in the step of forming the first layer, the diameter of the first layer is formed to be larger than the diameter of the electrode portion. Item 5. A method for manufacturing a bump electrode according to Item 4.
記工程は、前記第2層をTiにて5nm〜80nmの膜
厚に形成することを特徴とする請求項5に記載のバンプ
電極の製造方法。6. The bump according to claim 5, wherein in the step of forming the second layer at the base of the electrode, the second layer is formed of Ti to a film thickness of 5 nm to 80 nm. Electrode manufacturing method.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3594295A JP3147698B2 (en) | 1995-01-31 | 1995-01-31 | Bump electrode and manufacturing method thereof |
US08/544,637 US5656858A (en) | 1994-10-19 | 1995-10-18 | Semiconductor device with bump structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3594295A JP3147698B2 (en) | 1995-01-31 | 1995-01-31 | Bump electrode and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08213401A true JPH08213401A (en) | 1996-08-20 |
JP3147698B2 JP3147698B2 (en) | 2001-03-19 |
Family
ID=12456065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3594295A Expired - Fee Related JP3147698B2 (en) | 1994-10-19 | 1995-01-31 | Bump electrode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3147698B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
KR100342897B1 (en) * | 1998-09-17 | 2002-07-02 | 가네꼬 히사시 | Semiconductor device and method for manufacturing the same |
DE10146353A1 (en) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | A solder bump structure and a method of making the same |
JP2006315895A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
-
1995
- 1995-01-31 JP JP3594295A patent/JP3147698B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100342897B1 (en) * | 1998-09-17 | 2002-07-02 | 가네꼬 히사시 | Semiconductor device and method for manufacturing the same |
US6424036B1 (en) | 1998-09-17 | 2002-07-23 | Nec Corporation | Semiconductor device and method for manufacturing the same |
US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
DE10146353A1 (en) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | A solder bump structure and a method of making the same |
US6639314B2 (en) * | 2001-09-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Solder bump structure and a method of forming the same |
DE10146353B4 (en) * | 2001-09-20 | 2007-08-16 | Advanced Micro Devices, Inc., Sunnyvale | Method for producing a solder bump and solder bump structure |
JP2006315895A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
JP3147698B2 (en) | 2001-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI298531B (en) | Bump structure | |
US6548891B2 (en) | Semiconductor device and production process thereof | |
US5492235A (en) | Process for single mask C4 solder bump fabrication | |
TW200915455A (en) | Solder bump with inner core pillar in semiconductor package | |
TW200416305A (en) | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer | |
USRE49286E1 (en) | Method of making flip chip | |
JP2001351940A (en) | Copper interconnection wiring for ic chip | |
JP2005045268A (en) | Rewiring bump forming method and semiconductor chip and mounting structure using the same | |
JP5064632B2 (en) | Method and apparatus for forming an interconnect structure | |
WO2013192054A1 (en) | Semiconductor chip with expansive underbump metallization structures | |
US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
JP2003324120A (en) | Connecting terminal, its manufacturing method, semiconductor device and its manufacturing method | |
JP2001156203A (en) | Printed wiring board for mounting semiconductor chip | |
US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
JP2622156B2 (en) | Contact method and structure for integrated circuit pads | |
TW200910557A (en) | Under bump metallization structure having a seed layer for electroless nickel deposition | |
USRE48422E1 (en) | Method of making flip chip | |
JPH08213401A (en) | Bump electrode and manufacture thereof | |
JP2005057264A (en) | Packaged electric structure and its manufacturing method | |
JPS636850A (en) | Manufacture of electronic component | |
JP2001068513A (en) | Semiconductor device | |
JP2721580B2 (en) | Method for manufacturing semiconductor device | |
JPH11186309A (en) | Semiconductor device and manufacture of the semiconductor device | |
JP2006120803A (en) | Semiconductor device and manufacturing method of semiconductor device | |
JPH02220440A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |