JPH08204510A - 周波数制御方法およびその装置 - Google Patents
周波数制御方法およびその装置Info
- Publication number
- JPH08204510A JPH08204510A JP787395A JP787395A JPH08204510A JP H08204510 A JPH08204510 A JP H08204510A JP 787395 A JP787395 A JP 787395A JP 787395 A JP787395 A JP 787395A JP H08204510 A JPH08204510 A JP H08204510A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference frequency
- data
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 より高精度の基準周波数を簡易かつ低価格な
装置構成で得る。 【構成】 受信回路１１で基地局または中継局からの受
信入力信号を受信し、これを復調回路１２で復調した信
号の一部をＣＰＵ１３で解析して周波数ずれを算出し、
その周波数差を修正してメモリ１４内に保持された基準
周波数データを更新するとともに、更新された基準周波
数データをＤ／Ａコンバータ１５でＤ／Ａ変換し、その
データを基に可変型基準周波数発振回路１６で基準周波
数を発生し、ＰＬＬシンセサイザループ１７でローカル
信号を発生して受信回路１１で受信周波数と混合し、復
調回路１２で復調する。
装置構成で得る。 【構成】 受信回路１１で基地局または中継局からの受
信入力信号を受信し、これを復調回路１２で復調した信
号の一部をＣＰＵ１３で解析して周波数ずれを算出し、
その周波数差を修正してメモリ１４内に保持された基準
周波数データを更新するとともに、更新された基準周波
数データをＤ／Ａコンバータ１５でＤ／Ａ変換し、その
データを基に可変型基準周波数発振回路１６で基準周波
数を発生し、ＰＬＬシンセサイザループ１７でローカル
信号を発生して受信回路１１で受信周波数と混合し、復
調回路１２で復調する。
Description
【０００１】
【産業上の利用分野】本発明は、基地局、中継局等を利
用する無線システム全般の移動端末の周波数制御方法お
よびその装置に関する。
用する無線システム全般の移動端末の周波数制御方法お
よびその装置に関する。
【０００２】
【従来の技術】図２は従来の移動端末におけるデジタル
制御方式による周波数制御装置の構成を示すものであ
る。図２において、２１は受信回路、２２は復調回路、
２３はＣＰＵ、２４は読み出し専用のメモリ（ＲＯ
Ｍ）、２５はＤ／Ａコンバータ、２６は可変型基準周波
数発振回路、２７はＰＬＬシンセサイザループである。
ＣＰＵ２３は、メモリ２４から基準周波数データ読み込
んで制御データをＤ／Ａコンバータ２５に渡す。Ｄ／Ａ
コンバータ２５は、渡された制御データを基に基準周波
数データをアナログ信号に変換して可変型基準周波数発
振回路２６に渡す。可変型基準周波数発振回路２６は、
基準周波数を発振してＰＬＬシンセサイザループ２７に
渡す。ＰＬＬシンセサイザループ２７は、この基準周波
数を基に局部周波数を発振して受信回路２１にローカル
信号を渡す。受信回路２１では、このローカル信号の局
部周波数と基地局または中継局からの受信入力信号の周
波数とを合成して中間周波数を発生させ、復調回路２２
で受信入力信号を復調し、その一部をＣＰＵ２３に渡
す。
制御方式による周波数制御装置の構成を示すものであ
る。図２において、２１は受信回路、２２は復調回路、
２３はＣＰＵ、２４は読み出し専用のメモリ（ＲＯ
Ｍ）、２５はＤ／Ａコンバータ、２６は可変型基準周波
数発振回路、２７はＰＬＬシンセサイザループである。
ＣＰＵ２３は、メモリ２４から基準周波数データ読み込
んで制御データをＤ／Ａコンバータ２５に渡す。Ｄ／Ａ
コンバータ２５は、渡された制御データを基に基準周波
数データをアナログ信号に変換して可変型基準周波数発
振回路２６に渡す。可変型基準周波数発振回路２６は、
基準周波数を発振してＰＬＬシンセサイザループ２７に
渡す。ＰＬＬシンセサイザループ２７は、この基準周波
数を基に局部周波数を発振して受信回路２１にローカル
信号を渡す。受信回路２１では、このローカル信号の局
部周波数と基地局または中継局からの受信入力信号の周
波数とを合成して中間周波数を発生させ、復調回路２２
で受信入力信号を復調し、その一部をＣＰＵ２３に渡
す。
【０００３】図３は従来の移動端末におけるアナログ制
御方式による周波数制御装置の構成を示すものである。
この例では、可変型基準周波数発振回路３４が基準周波
数を発振し、ＰＬＬシンセサイザループ３５がこの基準
周波数を基に局部周波数を発振して受信回路３１にロー
カル信号を渡し、受信回路３１ではこのローカル信号の
局部周波数と受信入力信号の周波数とを合成して中間周
波数を発生させ、復調回路３２で受信入力信号を復調
し、その一部をＣＰＵ３３に渡す。
御方式による周波数制御装置の構成を示すものである。
この例では、可変型基準周波数発振回路３４が基準周波
数を発振し、ＰＬＬシンセサイザループ３５がこの基準
周波数を基に局部周波数を発振して受信回路３１にロー
カル信号を渡し、受信回路３１ではこのローカル信号の
局部周波数と受信入力信号の周波数とを合成して中間周
波数を発生させ、復調回路３２で受信入力信号を復調
し、その一部をＣＰＵ３３に渡す。
【０００４】このように、上記従来の移動端末における
周波数制御装置では、基準周波数の精度が自己の内部回
路のみで決まっていた。
周波数制御装置では、基準周波数の精度が自己の内部回
路のみで決まっていた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の周波数制御装置では、基準周波数の精度を自己の内
部回路のみに頼るので、何等かの要因により基準周波数
がずれてしまった場合、運用中の修正が難しく、また経
時変化や電源電圧の変動による基準周波数のずれに対し
て補正をかけることも困難であるという問題があった。
来の周波数制御装置では、基準周波数の精度を自己の内
部回路のみに頼るので、何等かの要因により基準周波数
がずれてしまった場合、運用中の修正が難しく、また経
時変化や電源電圧の変動による基準周波数のずれに対し
て補正をかけることも困難であるという問題があった。
【０００６】本発明は、このような従来の問題を解決す
るものであり、より高精度の基準周波数を簡易かつ低価
格の装置構成で得ることのできる周波数制御方法および
その装置を提供することを目的とする。
るものであり、より高精度の基準周波数を簡易かつ低価
格の装置構成で得ることのできる周波数制御方法および
その装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、より高精度の基準周波数発振回路を有す
る基地局または中継局からの受信周波数により常時自己
の基準周波数の補正を行ない、その補正値を新規の基準
値データとして更新し続けるようにしたものである。
成するために、より高精度の基準周波数発振回路を有す
る基地局または中継局からの受信周波数により常時自己
の基準周波数の補正を行ない、その補正値を新規の基準
値データとして更新し続けるようにしたものである。
【０００８】
【作用】したがって、本発明によれば、受信周波数に対
し自己補正をかけたデータにより常時基準周波数の基本
データを更新することにより、基準周波数発振回路の特
性上温度補償のみを高精度にするだけで、経時変化や電
源電圧の変動に伴う周波数のずれは、かなり広範囲にわ
たって許容することができ、回路構成の簡略化や構成部
品の低価格化が可能になる等の効果を有する。
し自己補正をかけたデータにより常時基準周波数の基本
データを更新することにより、基準周波数発振回路の特
性上温度補償のみを高精度にするだけで、経時変化や電
源電圧の変動に伴う周波数のずれは、かなり広範囲にわ
たって許容することができ、回路構成の簡略化や構成部
品の低価格化が可能になる等の効果を有する。
【０００９】
【実施例】図１は本発明の一実施例の構成を示すもので
ある。図１において、１１は受信回路、１２は復調回
路、１３はＣＰＵ、１４は随時書き込み読み出し可能な
メモリ（ＲＡＭ）、１５はＤ／Ａコンバータ、１６は可
変型基準周波数発振回路、１７はＰＬＬシンセサイザル
ープである。ＣＰＵ１３は、メモリ１４から基準周波数
データ読み込んで制御データをＤ／Ａコンバータ１５に
渡す。Ｄ／Ａコンバータ１５は、渡された制御データを
基に基準周波数データをアナログ信号に変換して可変型
基準周波数発振回路１６に渡す。可変型基準周波数発振
回路１６は、基準周波数を発振してＰＬＬシンセサイザ
ループ１７に渡す。ＰＬＬシンセサイザループ１７は、
この基準周波数を基に局部周波数を発振して受信回路１
１にローカル信号を渡す。受信回路１１では、このロー
カル信号の局部周波数と基地局または中継局からの受信
入力信号の周波数とを合成して中間周波数を発生させ、
復調回路１２で受信入力信号を復調し、その一部をＣＰ
Ｕ１３に渡す。ＣＰＵ１３は、入力された信号を解析し
て周波数ずれを算出し、その周波数差を修正してメモリ
１４内の基準周波数データを更新し、更新された基準周
波数データを基にＤ／Ａコンバータ１５に制御データを
送り、上記の動作を繰り返す。
ある。図１において、１１は受信回路、１２は復調回
路、１３はＣＰＵ、１４は随時書き込み読み出し可能な
メモリ（ＲＡＭ）、１５はＤ／Ａコンバータ、１６は可
変型基準周波数発振回路、１７はＰＬＬシンセサイザル
ープである。ＣＰＵ１３は、メモリ１４から基準周波数
データ読み込んで制御データをＤ／Ａコンバータ１５に
渡す。Ｄ／Ａコンバータ１５は、渡された制御データを
基に基準周波数データをアナログ信号に変換して可変型
基準周波数発振回路１６に渡す。可変型基準周波数発振
回路１６は、基準周波数を発振してＰＬＬシンセサイザ
ループ１７に渡す。ＰＬＬシンセサイザループ１７は、
この基準周波数を基に局部周波数を発振して受信回路１
１にローカル信号を渡す。受信回路１１では、このロー
カル信号の局部周波数と基地局または中継局からの受信
入力信号の周波数とを合成して中間周波数を発生させ、
復調回路１２で受信入力信号を復調し、その一部をＣＰ
Ｕ１３に渡す。ＣＰＵ１３は、入力された信号を解析し
て周波数ずれを算出し、その周波数差を修正してメモリ
１４内の基準周波数データを更新し、更新された基準周
波数データを基にＤ／Ａコンバータ１５に制御データを
送り、上記の動作を繰り返す。
【００１０】このように、上記実施例によれば、より高
精度の基準周波数発振回路を有する基地局または中継局
からの受信周波数により常時自己の基準周波数の補正を
行ない、その補正値を新規の基準値データとして更新し
続けるようにしたので、可変型基準周波数発振回路の単
体仕様においては、温度特性のみを高精度に抑え込め
ば、その他の周波数安定性は、機器が運用されている限
り常時基地局または中継局と同等にすることができる。
精度の基準周波数発振回路を有する基地局または中継局
からの受信周波数により常時自己の基準周波数の補正を
行ない、その補正値を新規の基準値データとして更新し
続けるようにしたので、可変型基準周波数発振回路の単
体仕様においては、温度特性のみを高精度に抑え込め
ば、その他の周波数安定性は、機器が運用されている限
り常時基地局または中継局と同等にすることができる。
【００１１】
【発明の効果】本発明は、上記実施例から明らかなよう
に、受信周波数により常時自己の基準周波数の補正を行
ない、その補正値を新規の基準値データとして更新し続
けるようにしたので、無線システムにおける移動端末の
周波数精度を基地局または中継局なみにすることがで
き、基準周波数発振器の構成を簡略化および低価格化す
ることができる。
に、受信周波数により常時自己の基準周波数の補正を行
ない、その補正値を新規の基準値データとして更新し続
けるようにしたので、無線システムにおける移動端末の
周波数精度を基地局または中継局なみにすることがで
き、基準周波数発振器の構成を簡略化および低価格化す
ることができる。
【図１】本発明の一実施例における周波数制御装置の構
成を示すブロック図
成を示すブロック図
【図２】従来のデジタル制御方式の周波数制御装置の構
成を示すブロック図
成を示すブロック図
【図３】従来のアナログ制御方式の周波数制御装置の構
成を示すブロック図
成を示すブロック図
１１ 受信回路 １２ 復調回路 １３ ＣＰＵ １４ メモリ（ＲＡＭ） １５ Ｄ／Ａコンバータ １６ 可変型基準周波数発振回路 １７ ＰＬＬシンセサイザループ
Claims (2)
- 【請求項１】 受信周波数により常時自己の基準周波数
の補正を行ない、その補正値を新規の基準値データとし
て更新し続ける周波数制御方法。 - 【請求項２】 基地局または中継局からの受信入力信号
を復調した信号を解析して周波数ずれを算出し、その周
波数差を修正してメモリ内に保持された基準周波数デー
タを更新する制御手段と、更新された基準周波数データ
をＤ／Ａ変換する手段と、Ｄ／Ａ変換されたデータを基
に基準周波数を発生する手段とを備えた周波数制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP787395A JPH08204510A (ja) | 1995-01-23 | 1995-01-23 | 周波数制御方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP787395A JPH08204510A (ja) | 1995-01-23 | 1995-01-23 | 周波数制御方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204510A true JPH08204510A (ja) | 1996-08-09 |
Family
ID=11677751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP787395A Pending JPH08204510A (ja) | 1995-01-23 | 1995-01-23 | 周波数制御方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204510A (ja) |
-
1995
- 1995-01-23 JP JP787395A patent/JPH08204510A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3187341B2 (ja) | 通信装置における基準発振器の温度補償のための方法および装置 | |
| JP5096416B2 (ja) | 無線通信においてローカル発振器の周波数を較正する装置および方法 | |
| US20030087617A1 (en) | Radio frequency control for communication systems | |
| JP4267828B2 (ja) | 無線装置のための周波数発生方法およびシステム | |
| JPH0645960A (ja) | 受信機 | |
| JP2000517518A (ja) | ディジタル通信装置 | |
| JPH08204510A (ja) | 周波数制御方法およびその装置 | |
| JP2001077670A (ja) | 周波数補正回路、移動体通信機 | |
| JP2009194778A (ja) | 周波数補正方法及び装置 | |
| JP3056197B1 (ja) | 無線選択呼び出し受信機及びロ―カル周波数生成方法 | |
| JP2674534B2 (ja) | 発振装置 | |
| JP2639326B2 (ja) | 四値ｆｓｋ受信機 | |
| US7126430B2 (en) | PLL circuit | |
| JP3698543B2 (ja) | 無線受信機、無線送受信機及び無線受信機用回路 | |
| JP4618554B2 (ja) | Ｆｓｋ変調装置及びそれを備えた無線通信装置 | |
| JPH0637825A (ja) | Ｆｓｋ受信器 | |
| AU661091B2 (en) | FM demodulation circuit | |
| JPH09326752A (ja) | 移動体通信端末装置 | |
| JP3744770B2 (ja) | 携帯電話機 | |
| KR100703448B1 (ko) | 광대역 코드 분할 다중 접속 방식을 사용하는 휴대용 무선단말기의 기지국 동기 방법 | |
| JPH06216957A (ja) | 直交復調周波数自動調整回路 | |
| JPH10282273A (ja) | 基準周波数発生装置 | |
| JPS5947496B2 (ja) | 受信機 | |
| KR0174143B1 (ko) | 주변온도에 의한 aft 자동조정장치 및 그 방법 | |
| JP2002314380A (ja) | 自動周波数制御システム及び方法 |