JPH08180179A - Image controller - Google Patents
Image controllerInfo
- Publication number
- JPH08180179A JPH08180179A JP6335505A JP33550594A JPH08180179A JP H08180179 A JPH08180179 A JP H08180179A JP 6335505 A JP6335505 A JP 6335505A JP 33550594 A JP33550594 A JP 33550594A JP H08180179 A JPH08180179 A JP H08180179A
- Authority
- JP
- Japan
- Prior art keywords
- image
- sdram
- storage
- refresh
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Dram (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、プリンタ、電子写真複
写機、ファックス等の画像形成に必要な画像情報の記憶
制御手段に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to storage control means for image information required for image formation in printers, electrophotographic copying machines, fax machines and the like.
【0002】[0002]
【従来の技術】従来、画像情報の記憶、読み出しを制御
する画像制御装置において、画像情報の記憶は大容量に
なるために主にダイナミックRAM(以下DRAMと記
す)が用いられていたが、マイクロCPUやプリンタ等
の高速化に伴い、画像情報の記憶も高速で大容量化が要
求されるようになった。このため近年、画像情報の高速
記憶のためスタチックRAM(以下SRAMと記す)が
記憶部に用いられてきたが、画像品質を向上させようと
すると、益々大容量化の傾向になって記憶部の消費電力
が増大し、コスト的にも高価になると云う不具合が生じ
ていた。2. Description of the Related Art Conventionally, a dynamic RAM (hereinafter referred to as DRAM) has been mainly used in an image control device for controlling storage and reading of image information because the storage of image information has a large capacity. With the increase in speed of CPUs, printers, etc., storage of image information is required at high speed and has a large capacity. For this reason, in recent years, a static RAM (hereinafter referred to as SRAM) has been used for a storage unit for high-speed storage of image information. However, as the image quality is improved, the storage capacity of the storage unit tends to increase more and more. There has been a problem that the power consumption increases and the cost becomes high.
【0003】[0003]
【発明が解決しようとする課題】上記のように、画像情
報の記憶に大容量のDRAMや高速で動作するSRAM
を用いると、DRAMのリフレッシュの際の最大消費電
力が大きくなって余分な電力系統を必要としたり、電源
部のコストが高くなり、さらには装置全体の大型化を招
く等の問題があった。As described above, a large capacity DRAM or a high speed SRAM for storing image information is provided.
However, there is a problem in that the maximum power consumption at the time of refreshing the DRAM is increased, an extra power system is required, the cost of the power supply unit is increased, and the size of the entire device is increased.
【0004】[0004]
【発明の目的】本発明は、上記従来の画像制御装置の問
題点を解決するためになされたものであって、高速で動
作するSDRAMを画像情報の記憶部に用いると共に、
リフレッシュする際に、一部のSDRAMのみをリフレ
ッシュすることにより、最大消費電力を減少させ、高速
で大容量化を図り、しかも、コスト的にも有利な画像制
御装置を提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the conventional image control apparatus described above, and uses an SDRAM operating at a high speed as a storage unit for image information.
An object of the present invention is to provide an image control device that reduces the maximum power consumption, achieves high-speed and large-capacity, and is advantageous in terms of cost by refreshing only a part of SDRAM when refreshing. .
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第一の手段として、画像情報の記憶、読
み出しを制御する画像制御装置において、画像情報を記
憶する複数のSDRAMからなる画像記憶手段と、上記
画像記憶手段のSDRAMをリフレッシュする際に、一
部のSDRAMのみリフレッシュを行うことが出来る画
像制御手段を備えた画像制御装置であることを最も主要
な特徴とする。また、第二の手段として、上記1項記載
の画像制御装置において、上記画像制御手段は、上記画
像記憶手段の画像記憶に必要な一部のSDRAMのみリ
フレッシュを行い、残りのSDRAMにはリフレッシュ
をしない構成としたことを主要な特徴とする。In order to achieve the above object, the present invention provides, as a first means, an image control device for controlling storage and reading of image information, which comprises a plurality of SDRAMs storing image information. The most main feature is that the image control device includes the image storage means and the image control means capable of refreshing only a part of the SDRAM when refreshing the SDRAM of the image storage means. As a second means, in the image control device described in the item 1, the image control means refreshes only a part of SDRAMs necessary for image storage of the image storage means, and refreshes the remaining SDRAMs. The main feature is that it is not configured.
【0006】[0006]
【作用】本発明は上記のように、画像情報を記憶する複
数のSDRAMからなる画像記憶手段と、画像記憶手段
の一部のSDRAMのみリフレッシュを行うことが出来
る画像制御手段を備えたので、ある時刻に一部のSDR
AMをフレッシュし、別の時刻に残りの一部または残り
全部のSDRAMをリフレッシュすることが出来るの
で、全部のSDRAMを一度にリフレッシュする必要が
なくなり、瞬間的な最大消費電力を小さくすることが出
来る。更に、画像記憶に使われている一部のSDRAM
のみをリフレッシュし、画像記憶に使われていない残り
のSDRAMについてはリフレッシュしないように設定
する手段では、全体の消費電力を小さくすることが出来
る。As described above, the present invention is provided with the image storage means composed of a plurality of SDRAMs for storing image information and the image control means capable of refreshing only a part of the SDRAMs of the image storage means. Some SDR at time
Since the AM can be refreshed and the remaining part or all of the SDRAM can be refreshed at another time, it is not necessary to refresh all the SDRAM at once, and the instantaneous maximum power consumption can be reduced. . Furthermore, some SDRAMs used for image storage
Only by refreshing only the SDRAM and not refreshing the rest of the SDRAM not used for image storage, it is possible to reduce the overall power consumption.
【0007】[0007]
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図1は本発明の画像制御装置を採
用した画像形成装置の一実施例を示す要部構成図であ
る。同図において符号1は画像記憶手段、2は画像制御
手段であって、上記二つのブロックを含んだ装置が、本
発明に係る画像制御装置8である。また、3は全体の制
御を行うCPU、4乃至7は上記画像制御装置8と上C
PU3と、バスラインにて接続されたスキャナインタフ
ェ−ス(4)、ホストインタフェース(5)、プリンタ
インタフェース(6)及びROM/RAM(7)であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below based on the embodiments shown in the drawings. FIG. 1 is a configuration diagram of essential parts showing an embodiment of an image forming apparatus adopting an image control apparatus of the present invention. In the figure, reference numeral 1 is an image storage means, 2 is an image control means, and an apparatus including the above two blocks is an image control apparatus 8 according to the present invention. Further, 3 is a CPU for performing overall control, and 4 to 7 are the image control device 8 and the upper C.
The PU 3 is a scanner interface (4), a host interface (5), a printer interface (6) and a ROM / RAM (7) which are connected by a bus line.
【0008】この構成において動作を説明すると、CP
U3からの指令により、スキャナ等の外部装置で読み取
られた画像情報がスキャナ・インタフェース4を介して
取り込まれ、バスラインを経由して画像記憶手段1の予
め割り当てられている特定な場所に記憶される。この他
にパソコン等のホスト装置からホスト・インタフェース
5を通して取り込まれる画像情報も、同じ画像記憶手段
1の特定な場所に記憶される。また、画像記憶手段1は
複数のシンクロナスダイナミックRAM(本文内ではS
DRAMと記す)から構成されており、高速で大容量処
理を行う必要のある画像情報の記憶に適している。SR
AMと違いSDRAMは記憶を保持するために、あらか
じめ決められた時間内にリフレッシュさせることが必要
で、その制御を画像制御手段2でおこなっている。The operation of this configuration will be described below.
In response to a command from U3, image information read by an external device such as a scanner is taken in via the scanner interface 4 and stored in a specific pre-allocated location in the image storage means 1 via the bus line. It In addition to this, image information fetched from a host device such as a personal computer through the host interface 5 is also stored in a specific location of the same image storage means 1. In addition, the image storage means 1 includes a plurality of synchronous dynamic RAMs (S in the text).
It is composed of a DRAM) and is suitable for storing image information that needs to be processed at a high speed and in a large capacity. SR
The SDRAM, unlike the AM, needs to be refreshed within a predetermined time in order to retain the memory, and the control is performed by the image control means 2.
【0009】また、画像制御手段2は、CPU3からの
画像形成指令を受け取ると、外部形成装置の画像形成情
報の受け取り可能な状態にタイミングをさわせて、画像
記憶手段1に記憶されている画像情報を読み出し、プリ
ンタ・インタフェース6を介してプリンタ等の外部形成
装置に出力する。ROM/RAM7のROMには、CP
U3が実行するプログラムや全体の制御に使う各種パラ
メータが保管されており、ROM/RAM7のRAM
は、CPU3の実行結果の一時記憶等に使われる。鎖線
で囲まれた画像記憶手段1と画像制御手段2を含んだ範
囲が本発明の画像制御装置8である。Further, when the image control means 2 receives the image formation command from the CPU 3, the image stored in the image storage means 1 is timed so that the image formation information of the external forming apparatus can be received. The information is read and output to an external forming device such as a printer via the printer interface 6. ROM / RAM7 ROM has CP
The program executed by U3 and various parameters used for overall control are stored, and the RAM of ROM / RAM7
Is used for temporary storage of the execution result of the CPU 3. The range including the image storage means 1 and the image control means 2 surrounded by the chain line is the image control device 8 of the present invention.
【0010】図2は、上記の画像制御手段2の詳細な構
成例を示すブロック図であり、CPU3からのリフレッ
シュ要求指令をバスラインを経由してCPU情報制御部
23で受け取り、調整制御部22に伝える。調整制御部
22では、I/O制御部25を通して各入出力装置のバ
スライン使用状態を監視し、SDRAM制御部24を通
して画像記憶手段1が書き込み状態でないことを確認し
て、リフレッシュ制御部21からリフレッシュ信号を受
け付け、SDRAM制御部24を経由して画像記憶手段
1のリフレッシュ動作に応じる。なお、このSDRAM
制御部24内には、リフレッシュ位置制御レジスタを持
ち、調整制御部22の判断に従って画像記憶手段1の特
定の領域のみリフレッシュ動作を行わせることが出来
る。この画像制御手段2は、一般的にはASICの1チ
ップに納められている。FIG. 2 is a block diagram showing a detailed configuration example of the image control means 2 described above. The CPU information control section 23 receives a refresh request command from the CPU 3 via the bus line, and the adjustment control section 22. Tell. The adjustment control unit 22 monitors the bus line usage state of each input / output device through the I / O control unit 25, confirms that the image storage unit 1 is not in the writing state through the SDRAM control unit 24, and then the refresh control unit 21 It receives a refresh signal and responds to the refresh operation of the image storage means 1 via the SDRAM control unit 24. In addition, this SDRAM
The control section 24 has a refresh position control register so that the refresh operation can be performed only in a specific area of the image storage means 1 according to the judgment of the adjustment control section 22. The image control means 2 is generally contained in one ASIC chip.
【0011】図3〜図5はリフレッシュ動作のタイミン
グ例を示したもので、リフレッシュ制御部21は、予め
CPU3からSDRAMへの画像記憶場所及び記憶時間
の情報を与えられており、クロック信号であるCLK信
号の0番目にリフレッシュを要求するREFREQ信号
を出力する。調整制御部22はこのREFREQ信号を
受け、SDRAM制御部24によりSDRAMの状態を
常時監視しておき、リフレッシュ要求受け付け可能状態
になっていること、及び更に優先順序の高いその他の要
求が存在していないことも確認すると、CLK信号の1
番目にリフレッシュ要求を許容する旨を表すREFAC
K信号を出力する。FIGS. 3 to 5 show timing examples of the refresh operation. The refresh control section 21 is a clock signal to which the information of the image storage location and the storage time from the CPU 3 to the SDRAM is given in advance. A REFREQ signal requesting refresh is output at the 0th position of the CLK signal. The adjustment control unit 22 receives the REFREQ signal, and the SDRAM control unit 24 constantly monitors the state of the SDRAM so that the refresh request can be accepted and there is another request having a higher priority. If you confirm that there is no CLK signal 1
Secondly, REFAC indicating that the refresh request is allowed
Output K signal.
【0012】リフレッシュ制御部21は、CLK信号の
2番目でリフレッシュ要求が許容されたことを確認する
と、REFREQ信号の出力を停止し、列(ロー)アド
レス・ストローブであるRAS信号と、行(カラム)ア
ドレス・ストローブであるCAS信号を出力する。ま
た、RAS信号とCAS信号を有効にするか、無効にす
るかを決めるCS信号も同時に出力する。若し、図4の
ように、RAS信号とCAS信号に合わせて、CS1信
号、CS2信号を出力した場合には、図3のメモリー1
側(M1側)とメモリー2側(M2側)の両方のブロッ
クにあるSDRAMに対してリフレッシュ動作を行わせ
ることが出来る。When the refresh control unit 21 confirms that the refresh request is permitted at the second CLK signal, it stops outputting the REFREQ signal, and outputs the RAS signal, which is a column (row) address strobe, and the row (column). ) Output the CAS signal which is the address strobe. In addition, a CS signal that determines whether the RAS signal and the CAS signal are valid or invalid is also output at the same time. If the CS1 signal and the CS2 signal are output in accordance with the RAS signal and the CAS signal as shown in FIG. 4, the memory 1 shown in FIG.
The refresh operation can be performed on the SDRAMs on both the side (M1 side) and the memory 2 side (M2 side).
【0013】また、図5のように、CS1信号を出力
し、CS2信号を出力しない場合には、図3のメモリー
1側(M1側)はリフレッシュ動作を行うが、メモリー
2側(M2側)はリフレッシュ動作を行なわない。この
ようにして、画像が記憶されている一部の領域のSDR
AMだけをリフレッシュすることも可能であるが、必要
であれば残りのSDRAMを別のタイミングでリフレッ
シュすることも可能である。従って、従来のように、全
てのSDRAMを一度にリフレッシュする必要がなくな
るから、瞬間的な最大消費電流を大幅に減少することが
出来る。As shown in FIG. 5, when the CS1 signal is output and the CS2 signal is not output, the memory 1 side (M1 side) in FIG. 3 performs the refresh operation, but the memory 2 side (M2 side). Does not perform a refresh operation. In this way, the SDR of the partial area where the image is stored
It is possible to refresh only the AM, but it is also possible to refresh the remaining SDRAM at another timing if necessary. Therefore, unlike the conventional case, it is not necessary to refresh all SDRAMs at once, and the instantaneous maximum current consumption can be greatly reduced.
【0014】またさらには、必要な部分のみをリフレッ
シュする例としては、例えば、A3サイズの画像情報を
記憶出来るメモリーを備えた場合に、実際に使用する画
像情報のサイズがA4サイズであれば、画像情報が記憶
された後は、実際に記憶に使用されているA4サイズ分
のメモリーのみをリフレッシュすることによって記憶保
持を行い、残りのメモリーについてはリフレッシュを行
わないようにすることにより、瞬間的な消費電力の削減
のみならず、全体の消費電力をも低減した画像制御装置
を実現することが可能となる。なお、規定時間以上リフ
レッシュされない領域のSDRAMは、記憶内容が保証
されないことになるが、使用する前にクリアして使用す
れば不都合はない。Further, as an example of refreshing only a necessary portion, for example, when a memory capable of storing A3 size image information is provided and the size of the image information actually used is A4 size, After the image information is stored, the memory is retained by refreshing only the A4 size memory that is actually used for storage, and the rest of the memory is not refreshed. It is possible to realize an image control device that not only reduces the power consumption, but also reduces the overall power consumption. Although the storage contents of the SDRAM in the area which is not refreshed for a specified time or longer are not guaranteed, there is no inconvenience if the SDRAM is cleared before use.
【0015】また、上記図面には示していないが、SD
RAMのCLK信号を無効にするCKE信号を用いて消
費電力を減少させる方法がある。これは使用していない
SDRAMのCKE信号を、CLK信号と或るタイミン
グを保って高速に変化させることによって消費電力の少
ない状態に保つ方法であるが、しかしながら、有効にす
るSDRAMと無効にするSDRAMを区別し、無効に
するSDRAMのCKE信号を高速に動作させるハード
ウエア制御が面倒であるし、多くの信号線を引き出すた
め浮遊容量が多くなって、波形の鈍りに対する対策が必
要となる等、本発明と同様の効果を期待することができ
ない。しかも、CKE信号は、RAS信号やCAS信号
と違い、常にCLK信号の立上りエッジに対しセットア
ップ時間やホールド時間を厳格に規定されているため、
外部に高速のバッファーや同期を合わせる回路が必要と
なる。これに対し、本発明のように、SDRAMのリフ
レッシュ動作の制御による方法は、構成が簡単で、しか
も確実に最大消費電力を減少したシステムにすることが
出来る。Although not shown in the above drawing, SD
There is a method of reducing power consumption by using a CKE signal that invalidates the CLK signal of the RAM. This is a method of keeping the power consumption low by changing the CKE signal of the unused SDRAM at high speed while keeping a certain timing with the CLK signal. However, the SDRAM to be enabled and the SDRAM to be disabled It is troublesome to control the CKE signal of the SDRAM for distinguishing and invalidating it at high speed, and since many signal lines are drawn out, the stray capacitance increases, and a countermeasure against the waveform blunting is required. The same effect as the present invention cannot be expected. Moreover, unlike the RAS signal and the CAS signal, the CKE signal is always strictly defined in terms of setup time and hold time with respect to the rising edge of the CLK signal.
An external high-speed buffer and a circuit for synchronizing synchronization are required. On the other hand, the method by controlling the refresh operation of the SDRAM as in the present invention can be a system with a simple configuration and surely reducing the maximum power consumption.
【0016】[0016]
【発明の効果】本発明は、以上説明したように、画像情
報を記憶する複数のSDRAMからなる画像記憶手段
と、画像記憶手段の一部のSDRAMのみリフレッシュ
を行うことが出来る画像制御手段を備えたので、ある時
に一部のSDRAMをリフレッシュし、別の時に残りの
一部または残りの全部のSDRAMをリフレッシュする
ように、時間をずらせて順次リフレッシュすることが出
来るから、全部のSDRAMを一度にリフレッシュする
必要がなく、従って、瞬間的な最大消費電力を小さくす
ることが出来、電源装置のコストアップや装置の大型化
を防止することができる。また、このことにより、SR
AMで構成したものより素子数も少なく小型化で価格も
安い画像制御装置を実現することができる。As described above, the present invention comprises the image storage means composed of a plurality of SDRAMs for storing image information, and the image control means capable of refreshing only a part of the SDRAMs of the image storage means. Therefore, some SDRAMs can be sequentially refreshed at different times so that some SDRAMs are refreshed at one time and the rest or all of the SDRAMs are refreshed at another time. Therefore, all SDRAMs can be refreshed at once. It is not necessary to refresh, and therefore, the instantaneous maximum power consumption can be reduced, and the cost increase of the power supply device and the size increase of the device can be prevented. In addition, the SR
It is possible to realize an image control device which has a smaller number of elements, a smaller size, and a lower price than those configured by AM.
【0017】更に、画像記憶に有効な一部のSDRAM
のみリフレッシュを行い、画像記憶に使用していない残
りのSDRAMをリフレッシュしないように構成する方
法では、画像情報に使用しているSDRAMについての
みリフレッシュを行えばよいから、瞬間的な最大消費電
力を小さくする効果の他、全体の消費電力を大幅に削減
する効果も得ることができる。Further, a part of the SDRAM effective for image storage
In the method in which only the SDRAM used for image information is refreshed by the method in which only the SDRAM used for image storage is not refreshed by refreshing only the SDRAM that is not used for image storage, the instantaneous maximum power consumption can be reduced. In addition to the effect, it is possible to obtain the effect of significantly reducing the overall power consumption.
【図1】本発明に係る画像制御装置を使用した画像形成
装置の一実施例を示す要部ブロック図である。FIG. 1 is a principal block diagram showing an embodiment of an image forming apparatus using an image control apparatus according to the present invention.
【図2】本発明の実施例を示す画像制御手段の要部のブ
ロック図である。FIG. 2 is a block diagram of a main part of image control means showing an embodiment of the present invention.
【図3】本発明の実施例を示す画像制御装置のリフレッ
シュ動作を説明する説明図である。FIG. 3 is an explanatory diagram illustrating a refresh operation of the image control apparatus according to the embodiment of the present invention.
【図4】本発明の実施例を示す画像制御装置のリフレッ
シュ動作を説明するタイミング図である。FIG. 4 is a timing diagram illustrating a refresh operation of the image control device according to the embodiment of the present invention.
【図5】本発明の実施例を示す画像制御装置の別のリフ
レッシュ動作を説明するタイミング図である。FIG. 5 is a timing diagram illustrating another refresh operation of the image control apparatus according to the embodiment of the present invention.
1・・・画像記憶手段、2・・・画像制御手段、3・・
・CPU、4・・・スキャナ・インタフェース、5・・
・ホスト・インタフェース、6・・・プリンタ・インタ
フェース、7・・・ROM/RAM、8・・・画像制御
装置、21・・・リフレッシュ制御部、22・・・調整
制御部、23・・・CPU情報制御部、24・・・SD
RAM制御部、25・・・I/O制御部。1 ... Image storage means, 2 ... Image control means, 3 ...
・ CPU, 4 ... Scanner interface, 5 ...
Host interface, 6 ... printer interface, 7 ... ROM / RAM, 8 ... image control device, 21 ... refresh control unit, 22 ... adjustment control unit, 23 ... CPU Information control unit, 24 ... SD
RAM control unit, 25 ... I / O control unit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 智樹 東京都大田区中馬込一丁目3番6号 株式 会社リコー内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tomoki Ishii 1-3-6 Nakamagome, Ota-ku, Tokyo Inside Ricoh Co., Ltd.
Claims (2)
像制御装置において、画像情報を記憶する複数のSDR
AMからなる画像記憶手段と、上記画像記憶手段のSD
RAMをリフレッシュする際に、一部のSDRAMのみ
をリフレッシュすることが出来る画像制御手段を備えた
ことを特徴とする画像制御装置。1. An image control device for controlling storage and reading of image information, wherein a plurality of SDRs storing image information
Image storage means composed of AM and SD of the image storage means
An image control device comprising image control means capable of refreshing only a part of SDRAM when refreshing RAM.
上記画像制御手段は、上記画像記憶手段のうち画像を記
憶したSDRAMのみをリフレッシュし、画像を記憶し
ていない残りのSDRAMに対してはリフレッシュを行
わないように構成としたことを特徴とする画像制御装
置。2. The image control device according to claim 1, wherein
An image characterized in that the image control means refreshes only the SDRAM storing the image among the image storing means and does not refresh the remaining SDRAMs not storing the image. Control device.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6335505A JPH08180179A (en) | 1994-12-21 | 1994-12-21 | Image controller |
US08/514,863 US5923829A (en) | 1994-08-25 | 1995-08-14 | Memory system, memory control system and image processing system |
US09/300,769 US6321313B1 (en) | 1994-08-25 | 1999-04-27 | Memory system, memory control system and image processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6335505A JPH08180179A (en) | 1994-12-21 | 1994-12-21 | Image controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08180179A true JPH08180179A (en) | 1996-07-12 |
Family
ID=18289332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6335505A Pending JPH08180179A (en) | 1994-08-25 | 1994-12-21 | Image controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08180179A (en) |
-
1994
- 1994-12-21 JP JP6335505A patent/JPH08180179A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5923829A (en) | Memory system, memory control system and image processing system | |
US20090254700A1 (en) | Dram controller for graphics processing operable to enable/disable burst transfer | |
US6205516B1 (en) | Device and method for controlling data storage device in data processing system | |
US5511152A (en) | Memory subsystem for bitmap printer data controller | |
JPH11224221A (en) | Unit and method for memory control | |
US5802581A (en) | SDRAM memory controller with multiple arbitration points during a memory cycle | |
JPH08180179A (en) | Image controller | |
US7103707B2 (en) | Access control unit and method for use with synchronous dynamic random access memory device | |
JP4606725B2 (en) | High speed memory access controller | |
US7536519B2 (en) | Memory access control apparatus and method for accomodating effects of signal delays caused by load | |
JP3317592B2 (en) | Memory system and image forming system | |
JPH08129881A (en) | Sdram controller | |
JPH1170706A (en) | Image processing device, information processing device and printer | |
JP2017097618A (en) | Controller and control method | |
JP3719633B2 (en) | Memory device | |
JP2007072930A (en) | Access control method of ddr-sdram and image processor using the method | |
JP2000242544A (en) | Memory controller and direct memory access controller | |
JPH08227374A (en) | Memory system | |
JPH08101793A (en) | Memory system | |
JP2000029779A (en) | Image processor | |
JPH08297606A (en) | Image formation device | |
JP4637693B2 (en) | Image input device | |
JP2010181998A (en) | Data processor | |
JPH07105081A (en) | Method for controlling access of synchronous dram and device therefor | |
JP2712414B2 (en) | Image storage circuit |