JPH08172161A

JPH08172161A - インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子

Info

Publication number: JPH08172161A
Application number: JP31363594A
Authority: JP
Inventors: Mitsuhiro Mori; 光廣森; Masaru Miyazaki; 勝宮▲崎▼; Takuma Tanimoto; 琢磨谷本; Hiroto Oda; 浩人小田; Koichi Tateyama; 孝一立山
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1994-12-16
Filing date: 1994-12-16
Publication date: 1996-07-02

Abstract

(57)【要約】【目的】本発明は、モノリシックマイクロ波ＩＣ用の小
型かつ低損失なインダクタ素子を提供することにある。【構成】半絶縁性半導体基板１０、層間絶縁膜１１、第
１および第２の配線金属層１２、１３が図１に示すごと
く配設されており、第２の配線金属層１３は比誘電率の
低い厚い樹脂絶縁膜１７により、半絶縁性半導体基板１
０から離れて形成されている。【効果】広い帯域にわたってインダクタンスが一定で、
低損失のインダクタ素子を作製できる。また、本発明の
インダクタ素子を用いたモノリシックマイクロ波ＩＣの
高利得化、低消費電力化、広域化がはかられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動通信、衛星通信、
および衛星放送等のマイクロ波領域で動作する集積回路
において、その高周波インピ−ダンスの整合に用いられ
るインダクタ素子の素子構造と、その製作方法、および
それを用いて作製したモノリシックマイクロ波集積回路
素子に関する。

【０００２】

【従来の技術】これまで高周波回路を実現するために
は、高周波動作する能動素子と、インピ−ダンス整合用
のインダクタ素子と、容量等の受動素子とを個別にセラ
ミックス等の配線基板上に組み立てていた。しかしなが
ら、上記の素子の組み立て位置により整合特性が変わる
ので、高歩留まりで、かつ大量生産することは極めて困
難であった。この問題を解決するために、インダクタ素
子、容量素子、抵抗等の受動素子、トランジスタ、ダイ
オ−ド等の能動素子を、ＧａＡｓ、ＩｎＰ等の半絶縁性
化合物半導体基板上に構成するモノリシックマイクロ波
ＩＣ（Monolithic Microwave Integrated Circuit）が
実用化されている。ここで用いられるインダクタ素子と
しては、ＩＣの集積度を上げるための小型化、およびＩ
Ｃの高利得化、低消費電力化のための低損失化が必須の
要件である。従来のモノリシックマイクロ波ＩＣに用い
られるインダクタ素子の高性能化に関しては、例えば、
長谷らによる『移動通信用低雑音ＧａＡｓモノリシック
増幅器の低消費電力化』と題する電子情報通信学会秋季
大会予稿集ＳＣ−６−８（５卷−１９８頁〜１９９頁）
において論じられている。図２に、従来構造のインダク
タ素子の断面構成を示す。半絶縁性半導体基板１０上
に、層間絶縁膜１１が被着されており、その上にインダ
クタ素子の引出し線が第１の配線金属層１２により形成
されている。外形は四角形状で渦状の金属パタ−ンが、
線間距離ｓ、線幅ｌで第２の配線金属層１３により形成
されている。第１の配線金属層１１と第２の配線金属層
１３とは、コンタクト孔１５において電気的に接続され
ている。配線間の寄生容量を低減する目的で、該配線金
属層間の交差部は比誘電率εｒ＝１の空気により絶縁す
るエア・ブリッジ構造１４となっている。そして、裏面
電極１６が設けられている。また、回路設計において
は、このインダクタ素子は集中定数素子として取り扱わ
れ、図３に示すような等価回路モデルにより表現され
る。以下に、図３を用いてインダクタ素子の性能向上に
必要な条件を述べる。図３（ａ）は、インダクタ素子
を、インダクタンスＬと寄生抵抗Ｒ、寄生容量Ｃ₁、
Ｃ₂、Ｃ₃とを用いて表現したものである。一般に、導体
の高周波における抵抗は直流抵抗よりも大きくなる。こ
れは、高周波においては導体断面中の電流の分布が一様
でなく、電流が導体の内部より、縁の方に集中して流れ
る表皮効果のためである。インダクタ素子の寄生抵抗Ｒ
は配線金属層の表皮効果のため次の（数１）式のごとく
表わされ、周波数が高くなるほど高抵抗となる。

【０００３】

【数１】

【０００４】Ｒの低減のためには、Ａｕ、Ａｇ、Ｃｕ、
Ａｌ等の電気抵抗の低い金属を配線金属層に用い、その
配線幅ｌ、配線厚みの最適化をはかることにより解決で
きる。一方、Ｃ₁は線間容量であり、図２における第１
の配線金属層１２と第２の配線金属層１３の交差部の容
量と、第２の配線金属層１３によりできたスパイラル部
分自身が持つ線間容量の和である。Ｃ₂、Ｃ₃は半絶縁性
半導体基板１０を介し、裏面電極１６と第２の配線金属
層１３とで形成される基板容量である。寄生容量の問題
を明らかにするため、さらにこの等価回路を図３（ｂ）
のごとく簡略化するとインダクタ素子のインピ−ダンス
Ｚは次の（数２）式で表わすことができる。

【０００５】

【数２】

【０００６】ここで、等価インダクタンスＬ′と等価直
列抵抗Ｒ′は、いずれも周波数依存性を有する。また、
インダクタ素子の性能指数として、共振の尖鋭度Ｑ、お
よびＱ＝０となる共振周波数ｆｒは次の（数３）、（数
４）式で表わされる。

【０００７】

【数３】

【０００８】

【数４】

【０００９】（数３）、（数４）式で示した共振の尖鋭
度Ｑおよび共振周波数ｆｒが大きいほど良いインダクタ
素子といえる。

【００１０】図４は、インダクタ素子における等価イン
ダクタンスＬ′、等価直列抵抗Ｒ′、共振の尖鋭度Ｑの
周波数依存性を示したものである。Ｌ′、Ｒ′は周波数
と共に増加する傾向を示すが、理想的なインダクタ素子
は、広い帯域にわたって等価インダクタンスＬ′が一定
で、低い等価直列抵抗Ｒ′を有することが望ましい。な
お、等価直列抵抗Ｒ′の周波数特性は、寄生抵抗Ｒの周
波数特性より急峻であり、表皮効果の他に、寄生容量の
効果を含んでいることが分かる。すなわち、インダクタ
素子の高性能化には、寄生容量の低減が必須である。ま
た、性能指数である共振の尖鋭度Ｑにより、このＬ′、
Ｒ′の効果を代表できることが図４からも分かる。すな
わち、高い共振の尖鋭度Ｑ値を示すインダクタ素子は高
性能のモノリシックマイクロ波ＩＣを作製する上で必要
な条件となる。

【００１１】

【発明が解決しようとする課題】理想的なインダクタ素
子は、広い帯域に渡って等価インダクタンスＬ′が一定
で、低い等価直列抵抗Ｒ′を有することである。さら
に、寄生容量のため等価直列抵抗Ｒ′は寄生抵抗Ｒより
もさらに増加傾向が激しい。寄生抵抗Ｒの低減のために
は、インダクタ素子の配線金属層の直流抵抗を低減すれ
ば良く、電気伝導度の良い金属配線を用い、線幅ｌの拡
大、配線厚みの最適化により解決できる。一方、寄生容
量の低減には線間容量の低減が必要で、第２の配線金属
層１３（図２）の線間距離ｓを広げることにより達成で
きるが、この解決法はインダクタ素子が大型化するので
好ましくない。

【００１２】本発明の目的は、上記従来技術における問
題点を解消し、広い帯域にわたってインダクタンスが一
定で、低損失で高性能のインダクタ素子とその製造方
法、ならびにそれを用いて作製した高利得化、低消費電
力化、広域化が可能なモノリシックマイクロ波集積回路
素子を提供することにある。

【００１３】

【課題を解決するための手段】上記本発明の目的を達成
するために、本発明のインダクタ素子およびその製造方
法ならびにそれを用いて作製したモノリシックマイクロ
波集積回路素子は、特許請求の範囲に記載のような構成
とするものである。すなわち、本発明のインダクタ素子
は、請求項１に記載のように、半絶縁性半導体基板上に
樹脂絶縁膜を形成し、該樹脂絶縁膜上にインダクタ素子
用配線金属層を配設した構成とするものである。また、
本発明は請求項２に記載のように、請求項１における樹
脂絶縁膜の比誘電率を１以上、４以下とするものであ
る。また、本発明は請求項３に記載のように、請求項１
における樹脂絶縁膜はポリイミド樹脂もしくはフッ素樹
脂を用いるものである。また、本発明は請求項４に記載
のように、請求項１ないし請求項３のいずれか１項にお
いて、半絶縁性半導体基板とインダクタ素子を隔てる樹
脂絶縁膜の膜厚を２μｍ以上とするものである。また、
本発明は請求項５に記載のように、半絶縁性半導体基板
上に、層間絶縁膜を介して第１の配線金属層を設け、該
第１の配線金属層上に、ポリイミド樹脂もしくはフッ素
樹脂からなる比誘電率が１以上、４以下で膜厚が２μｍ
以上の樹脂絶縁膜を設け、該樹脂絶縁膜上に、コンタク
ト孔を介して第１の配線金属層と電気的に接続される第
２の配線金属層を少なくとも配設したインダクタ素子と
するものである。また、本発明は請求項６に記載のよう
に、請求項５における第２の配線金属層の形状を、スパ
イラルパターン状、ミアンダパターン状もしくはＳ字パ
ターン状とするものである。さらに、本発明は請求項７
に記載のように、請求項１ないし請求項６のいずれか１
項に記載のインダクタ素子を製造する方法において、少
なくとも半絶縁性半導体基板上に樹脂絶縁膜を形成する
工程と、インダクタ素子用配線金属層を形成する工程を
含むインダクタ素子の製造方法とするものである。さら
に、本発明は請求項８に記載のように、請求項１ないし
請求項６のいずれか１項記載のインダクタ素子を用いモ
ノリシックマイクロ波集積回路素子を構成するものであ
る。また、本発明は請求項９に記載のように、能動素子
を有する半絶縁性半導体基板上に、少なくとも樹脂絶縁
膜を介してインダクタ素子用配線金属層を配設してモノ
リシックマイクロ波集積回路素子とするものである。ま
た、本発明は請求項１０に記載のように、半絶縁性Ｇａ
Ａｓ基板上に、絶縁膜を介して、少なくともＧａＡｓ電
界効果トランジスタ、ＭＩＭ容量、抵抗および第１の配
線金属層を設け、該第１の配線金属層上に、ポリイミド
樹脂もしくはフッ素樹脂からなる比誘電率が１以上、４
以下で膜厚が２μｍ以上の樹脂絶縁膜を設け、該樹脂絶
縁膜上に、コンタクト孔を介して第１の配線金属層と電
気的に接続される第２の配線金属層を少なくとも配設
し、モノリシックマイクロ波集積回路素子を構成するも
のである。

【００１４】

【作用】従来のインダクタ素子は、図２に示すように、
第２の配線金属の線間に生じる電気力線は、比誘電率の
高い半絶縁性半導体基板１０に集中し、そのため寄生容
量を増加させている。半絶縁性ＧａＡｓ基板では比誘
電率（εｒ）は、εｒ＝１２.５であり、半絶縁性Ｉｎ
Ｐ基板では、εｒ＝１２．６と高い。このため、線間容
量Ｃ₁を低減するためには、半絶縁性半導体基板１０に
入り込む電気力線を低減することが必要である。そのた
めには、インダクタ素子を構成する配線金属層を半絶縁
性半導体基板１０からできるかぎり遠ざけることが必要
である。本発明のインダクタ素子は、図１に示すよう
に、半絶縁性半導体基板１０、層間絶縁膜１１、第１お
よび第２の配線金属層１２、１３が配置されており、第
２の配線金属層１３は厚い樹脂絶縁膜１７により、半絶
縁性半導体基板１０から離れてスパイラルインダクタが
形成されている。樹脂絶縁膜１７の代わりに、比誘電率
εｒ＝４のＳｉＯ₂やＰＳＧ（phospho silicate glas
s）等のガラス絶縁膜を用いると、膜の内部応力や熱膨
張係数が半絶縁性半導体基板１０と異なるためクラック
や剥離が生じ易い。また、厚くしても、せいぜい１μｍ
〜２μｍ程度にしか被着できないので、線間容量Ｃ₁を
低減するためには不十分であった。一方、樹脂絶縁膜１
７はクラックや剥離の問題はなく厚膜化が可能であり、
比誘電率εｒ≦４であれば、従来よりも高性能化がはか
られることが明らかとなった。上記の知見から本発明の
インダクタ素子は、請求項１に記載のように、比誘電率
の高い半絶縁性半導体基板１０に入り込む電気力線を低
減するために、比誘電率の低い樹脂絶縁膜を厚く被着
し、第２の配線金属層１３の線間容量を低減するもので
ある。また、請求項２に記載のように、特に、樹脂絶縁
膜の比誘電率を１以上、４以下として、第２の配線金属
層１３の寄生容量のいっそうの低減をはかるものであ
る。そして、樹脂絶縁膜としては、請求項３に記載のよ
うに、比誘電率の低いポリイミド樹脂もしくはフッ素樹
脂を用いて寄生容量を低減し高性能化をはかるものであ
る。また、樹脂絶縁膜の膜厚を、請求項４に記載のよう
に、図７に示すポリイミド樹脂絶縁膜の厚み（μｍ）と
共振の尖鋭度Ｑとの関係から２μｍ以上とするものであ
る。また、本発明のインダクタ素子は、請求項１、請求
項２または請求項６に記載のように、第１の配線金属層
と第２の配線金属層間の交差部は、従来のように比誘電
率εｒ＝１の空気により絶縁するエア・ブリッジ構造１
４としなくても十分に寄生容量を低減することができ
る。その結果、線間容量Ｃ₁を大幅に低減することがで
き、広い帯域にわたって等価インダクタンスＬ′が一定
で、低い等価直列抵抗Ｒ′を有する小型のインダクタ素
子を作製することができる。また、共振の尖鋭度である
Ｑ値も、従来のインダクタ素子に比べて大幅に向上する
ことができる。本発明のインダクタ素子の製造方法は、
請求項７に記載のように、少なくとも半絶縁性半導体基
板上に樹脂絶縁膜を形成する工程と、インダクタ素子用
配線金属層を形成する工程を用いるだけでよく、広い帯
域にわたってインダクタンスが一定で、低損失で高性能
のインダクタ素子を極めて容易に作製することができ
る。さらに、本発明のモノリシックマイクロ波集積回路
素子は、請求項８、請求項９または請求項１０に記載の
ように、上記した請求項１ないし請求項５の高性能のイ
ンダクタ素子を用いるため、小型で、高利得化、低消費
電力化、広域化が可能なモノリシックマイクロ波集積回
路素子を得ることができる。

【００１５】

【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。〈実施例１〉図５は、本実施例で例示するインダクタ素
子の作製過程を示す工程図であり、図に基づいてインダ
クタ素子の製造方法を説明する。図５（ａ）に示すよう
に、ＧａＡｓ、ＩｎＰ等の半絶縁性半導体基板２０上
に、ＳｉＯ₂、ＰＳＧ（phospho silicate glass）等の
絶縁膜２１を６００ｎｍの厚さに被着し、第１の配線金
属層２２を、例えば、下からＭｏ／Ａｕ／Ｍｏ（１５０
ｎｍ／１.０μｍ／５０ｎｍ）の３層構造を有する金属
膜で形成する。線幅ｌは、１０μｍ〜４０μｍとする。
次に、低誘電率を有する樹脂絶縁膜２３、例えば、ポリ
イミド樹脂(εｒ＝３.５)もしくはフッ素樹脂(εｒ＝
２.０)を塗布しベ−クする。塗布は、通常の半導体プロ
セスで用いられるスピンナコ−ト法を用い、厚さ６μｍ
〜２０μｍまでの膜厚に被着する。さらに、ホトレジス
ト２４を塗布し、通常のホトリソグラフィ−技術を用い
て、コンタクト孔２５を開口する。ポリイミド樹脂のエ
ッチングには、アルカリ現像液によるウエットエッチま
たはＯ₂ガスを用いた平行平板のドライエッチング装
置によるドライエッチを適用する。フッ素樹は、アルゴ
ンイオンミリングによりエッチングする。図５（ｂ）に
示すように、電解めっき用の下地金属膜２６を、例え
ば、下からＴｉ（２０ｎｍ）／Ｎｉ（１５０ｎｍ）の２
層膜を積層する。２層膜の形成手段としては、蒸着法、
スパッタ法が用いられる。次に、第２の配線金属層２７
を選択電解めっき法により形成するため、マスク材とし
て、ホトレジスト２４′のパタ−ンを形成する。次に、
ホトレジスト２４′のパタ−ンをマスクとし、選択電解
めっき法により第２の配線金属層２７を形成する。めっ
きする金属は、高電気伝導度を有するＡｕ、Ａｇ、Ｃｕ
などが良い。線幅ｌ、線間距離ｓは４〜１６μｍとす
る。図５（ｃ）に示すように、ホトレジスト２４′をレ
ジスト剥離剤で除去した後、第２の配線金属層２７をマ
スクとして、電解めっき用の下地金属膜２６をイオンミ
リングにより除去する。最後に、半絶縁性半導体基板
２０を１００〜２００μｍの厚さにまで薄層化し、その
裏面に裏面電極２８を被着する。図６は、配線幅l＝１
８μｍ、配線間距離ｓ＝１４μｍ、巻数６タ−ンで、
Ｌ′＝１０ｎＨのスパイラルインダクタ素子について、
従来構造のインダクタ素子〔図６（ｂ）〕と、ポリイミ
ド樹脂膜の厚みを６μｍとした本発明のインダクタ素子
〔図６（ａ）〕とについて、その性能を比較したもので
ある。比較する特性は、等価インダクタンスＬ′、等価
直列抵抗Ｒ′、共振の尖鋭度Ｑである。本発明によるイ
ンダクタ素子は、Ｌ（インダクタンス）＝Ｌ′（等価イ
ンダクタンス）の範囲が広く、かつ等価直列抵抗Ｒ′も
比較的低く抑えられていることが分かる。移動通信で用
いられる周波数がｆ＝２ＧＨｚ付近におけるＱ値も１５
から１８に改善されている。また、線間容量Ｃ₁は、従
来のインダクタ素子の０.１９ｐＦに対し、本発明のイ
ンダクタ素子は０.０５８ｐＦまで低減されている。そ
れに対応して共振周波数ｆｒも３.６５ＧＨｚから６.６
０ＧＨｚに改善されている。図７は、線幅１＝１８μ
ｍ、線間距離ｓ＝１４μｍで、６タ−ンのインダクタ素
子に関し、半絶縁性ＧａＡｓ基板のエッチング深さと、
共振の尖鋭度Ｑ値の関係を示している。Ｑ値は、ポリイ
ミド樹脂膜厚と共に比例して増大する。比較のために示
す、従来のインダクタ素子は〔ＰＩＱ（ポリイミド樹脂
膜）＝０μｍで、白丸印で示す〕、層間絶縁膜１.３μ
ｍのＰＳＧ／ＳｉＮの２層膜構造である。以上の結果か
ら、本発明によるインダクタ素子は、線間容量Ｃ₁を低
減することができ、インダクタ素子の高性能化に効果が
あることが分かる。

【００１６】〈実施例２〉本実施例を、図８に示すモノ
リシックマイクロ波ＩＣの作製工程図を用いて説明す
る。図８（ａ）に示すように、半絶縁性ＧａＡｓ基板３
０の絶縁膜３５上に、ＧａＡｓＦＥＴ３１、ＭＩＭ（Me
tal-Insulator-Metal）容量３２、抵抗３３、および第
１の配線金属層３４が形成されたウエハを用意する。Ｇ
ａＡｓＦＥＴ３１は、イオン打ち込み法によりｎ+、ｎ
層を、ソ−ス電極３１０、ドレイン電極３１２を、Ａｕ
Ｇｅ／Ｗ／Ｎｉ／Ａｕで形成し、ゲ−ト電極３１１を、
Ａｌにより形成する。ＭＩＭ容量３２は、下層電極３２
０のＡｌ層と、第１の配線金属層３４のＭｏ／Ａｕ層に
よってプラズマＳｉＮ膜３２１を挟んだサンドイッチ構
造である。抵抗３５は、ｎ+層にオ−ミック電極３３１
をＡｕＧｅ／Ｗ／Ｎｉ／Ａｕにより形成する。第１の配
線金属層３４′はインダクタ素子の引出線である。図８
（ｂ）に示すように、ポリイミド膜３６を１２μｍ塗布
しベ−クした後、コンタクト孔３４０を開口し、選択電
解金めっきにより、インダクタ素子３８のコイル部分を
第２の配線金属層３７により形成する。なお、上記金め
っきの厚さは８μｍ、コイルの線幅／線間距離は６μｍ
／４μｍとした。図８（ｃ）に示すように、ポリイミド
樹脂絶縁膜３６′を２０μｍ塗布しベ−クする。これ
は、ＩＣチップをプラスチックパッケ−ジに組み立てた
とき、組立てによる線間容量の増大を軽減するためであ
る。すなわち、プラスチックパッケ−ジのレジン材料で
あるガラス繊維入りエポキシ樹脂（εｒ＝４.８〜５.
１）に対し、比誘電率εｒの低いポリイミド樹脂をあら
かじめ第２の配線金属層３７でできたコイル部分の線間
に注入しておくと、プラスチックパッケ−ジに組み立て
たとき、組立てによる線間容量の増大を７０％に低減で
きる。これは、モノリシックマイクロ波ＩＣの性能劣化
を抑制するうえで有効である。最後に、半絶縁性ＧａＡ
ｓ基板３０を１５０μｍまで薄層化し、裏面電極３９を
被着する。以上のプロセスを経て作製され、プラスチッ
クパッケ−ジに組み立てられた雑音増幅器の性能につい
て以下に述べる。モノリシックマイクロ波ＩＣに用いる
入出力インピ−ダンス整合回路には、容量とインダクタ
素子が用いられ、その低損失化は低雑音増幅器等の回路
にとって重要である。すなわち、整合回路に用いるイン
ダクタ素子の等価直列抵抗Ｒ′が大きいと回路の利得は
低下する。さらに利得が低下しただけ、雑音指数も増大
し、回路性能の劣化を生じる。このためインダクタ素子
による損失は、能動素子であるＧａＡｓＭＥＳＦＥＴ
(ＧａＡｓショットキー形電界効果トランジスタ)の雑音
指数に比べ、回路として提供できる雑音指数を劣化させ
るという問題がある。本発明によればインダクタ素子の
線間寄生容量を低減することができ、高性能の低雑音増
幅器を作製することができた。すなわち、従来は消費電
流２ｍＡで、１.９ＧＨｚにおいて動作する低雑音増幅
器の電力利得ＰＧ＝１３.５ｄＢ、雑音指数ＮＦ＝２.０
ｄＢであったが、本発明によるインダクタ素子を用いた
低雑音増幅器は、同一駆動電流で、ＰＧ＝１４.０ｄ
Ｂ、ＮＦ＝１.８ｄＢが得られた。また、消費電流を１.
８ｍＡ、すなわち２０％低減しても、ＰＧ＝１３.５ｄ
Ｂ、雑音指数ＮＦ＝２.０ｄＢの従来のインダクタ素子
を用いた場合の回路性能が得られた。本発明によるイン
ダクタ素子を用いることにより、回路の高利得化、低消
費電力化、低雑音化ができることが明らかである。さら
に、広い周波数範囲にわたって等価インダクタンスＬ′
が一定であるため、高帯域増幅器などのマイクロ波回路
を容易に作製することができる。

【００１７】〈実施例３〉図９に示す本発明の他の構造
のインダクタ素子について説明する。図９（ａ）は、ミ
アンダパタ−ンによるインダクタ素子の平面図で、図９
（ｂ）は、図９（ａ）のＡ−Ａ′断面図を示す。配線４
３で形成されたパタ−ンは、比誘電率εｒ＝２のフッ素
樹脂絶縁膜４２上に配設されている。なお、４１は裏面
電極を示す。図９（ｃ）に、Ｓ字パタ−ンを有するイン
ダクタ素子の平面図を示す。配線４５により形成された
Ｓ字パタ−ンは、比誘電率εｒ＝３のポリイミド樹脂絶
縁膜４４上に配設されている。これらの本実施例のイン
ダクタ素子は、従来のインダクタ素子に比べ寄生容量を
低減することができ高性能化をはかることができた。

【００１８】

【発明の効果】以上詳細に発明したごとく、本発明のイ
ンダクタ素子は線間容量Ｃ₁を大幅に低減でき、広い帯
域にわたって等価インダクタンスＬ′が一定で、低い等
価直列抵抗Ｒ′を有する小型で低損失のインダクタ素子
を作製することができる。また、共振の尖鋭度Ｑ、共振
周波数ｆｒも従来のインダクタ素子に比べて大幅に向上
できる。さらに、本発明のインダクタ素子を用いたモノ
リシックマイクロ波ＩＣは、高利得化、低消費電力化が
可能であると共に、回路の広帯域化設計が容易にでき
る。

【図面の簡単な説明】

【図１】本発明のインダクタ素子の構造の一例を示す斜
視図。

【図２】従来のインダクタ素子の構造を示す斜視図。

【図３】従来のインダクタ素子の等価回路モデルを示す
図。

【図４】従来のインダクタ素子の等価回路定数の周波数
依存性を示すグラフ。

【図５】本発明の実施例１で例示したインダクタ素子の
作製過程を示す工程図。

【図６】本発明の実施例１で例示したインダクタ素子の
性能特性と従来の素子の性能特性を比較して示すグラ
フ。

【図７】本発明の実施例１で例示したポリイミド樹脂絶
縁膜厚みとインダクタ素子のＱ値の関係を示すグラフ。

【図８】本発明の実施例２で例示したモノリシックマイ
クロ波ＩＣの作製過程を示す工程図。

【図９】本発明にの実施例３で例示した他のインダクタ
素子の構造を示す模式図。

【符号の説明】

１０…半絶縁性半導体基板１１…層間絶縁膜１２…第１の配線金属層１３…第２の配線金属層１４…エア・ブリッジ構造１５…コンタクト孔１６…裏面電極１７…樹脂絶縁膜２０…半絶縁性半導体基板２１…絶縁膜２２…第１の配線金属層２３…樹脂絶縁膜２４…ホトレジスト２４′…ホトレジスト２５…コンタクト孔２６…電解めっき用の下地金属膜２７…第２の配線金属層２８…裏面電極３０…半絶縁性ＧａＡｓ基板３１…ＧａＡｓＦＥＴ３２…ＭＩＭ容量３３…抵抗３４…第１の配線金属層３４′…第１の配線金属層３５…絶縁膜３６…ポリイミド樹脂絶縁膜３６′…ポリイミド樹脂絶縁膜３７…第２の配線金属層３８…インダクタ素子３９…裏面電極３１０…ソース電極３１１…ゲート電極３１２…ドレイン電極３２０…下層電極３２１…プラズマＳｉＮ膜３３１…オーミック電極３４０…コンタクト孔４０…半絶縁性半導体基板４１…裏面電極４２…フッ素樹脂絶縁膜４３…配線４４…ポリイミド膜４５…配線ｌ…線幅ｓ…線間距離Ｒ…寄生抵抗Ｒ′…等価直列抵抗Ｌ…インダクタンスＬ′…等価インダクタンスＣ₁…線間容量Ｃ₂…寄生容量Ｃ₃…寄生容量Ｚ…インピーダンスＱ…共振の先鋭度ｆｒ…共振周波数ｆ…周波数

───────────────────────────────────────────────────── フロントページの続き (72)発明者宮▲崎▼ 勝東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者谷本琢磨東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者小田浩人東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者立山孝一東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内

Claims

【特許請求の範囲】

【請求項１】半絶縁性半導体基板上に樹脂絶縁膜を形成
し、該樹脂絶縁膜上にインダクタ素子用配線金属層を配
置してなることを特徴とするインダクタ素子。
【請求項２】請求項１において、樹脂絶縁膜の比誘電率
を１以上、４以下としてなることを特徴とするインダク
タ素子。
【請求項３】請求項１において、樹脂絶縁膜はポリイミ
ド樹脂もしくはフッ素樹脂からなることを特徴とするイ
ンダクタ素子。
【請求項４】請求項１ないし請求項３のいずれか１項に
おいて、半絶縁性半導体基板とインダクタ素子を隔てる
樹脂絶縁膜の膜厚が２μｍ以上であることを特徴とする
インダクタ素子。
【請求項５】半絶縁性半導体基板上に、層間絶縁膜を介
して第１の配線金属層を設け、該第１の配線金属層上
に、ポリイミド樹脂もしくはフッ素樹脂からなる比誘電
率が１以上、４以下で膜厚が２μｍ以上の樹脂絶縁膜を
設け、該樹脂絶縁膜上に、コンタクト孔を介して第１の
配線金属層と電気的に接続される第２の配線金属層を少
なくとも配設してなることを特徴とするインダクタ素
子。
【請求項６】請求項５において、第２の配線金属層の形
状が、スパイラルパターン状、ミアンダパターン状もし
くはＳ字パターン状であることを特徴とするインダクタ
素子。
【請求項７】請求項１ないし請求項６のいずれか１項に
記載のインダクタ素子を製造する方法において、少なく
とも半絶縁性半導体基板上に樹脂絶縁膜を形成する工程
と、インダクタ素子用配線金属層を形成する工程を含む
ことを特徴とするインダクタ素子の製造方法。
【請求項８】請求項１ないし請求項６のいずれか１項記
載のインダクタ素子を用い、モノリシックマイクロ波集
積回路を構成してなることを特徴とするモノリシックマ
イクロ波集積回路素子。
【請求項９】能動素子を有する半絶縁性半導体基板上
に、少なくとも樹脂絶縁膜を介してインダクタ素子用配
線金属層を配設してなることを特徴とするモノリシック
マイクロ波集積回路素子。
【請求項１０】半絶縁性ＧａＡｓ基板上に、絶縁膜を介
して、少なくともＧａＡｓ電界効果トランジスタ、ＭＩ
Ｍ容量、抵抗および第１の配線金属層を設け、該第１の
配線金属層上に、ポリイミド樹脂もしくはフッ素樹脂か
らなる比誘電率が１以上、４以下で膜厚が２μｍ以上の
樹脂絶縁膜を設け、該樹脂絶縁膜上に、コンタクト孔を
介して第１の配線金属層と電気的に接続される第２の配
線金属層を少なくとも配設し、モノリシックマイクロ波
集積回路を構成してなることを特徴とするモノリシック
マイクロ波集積回路素子。