JPH08161753A - 光学的情報再生装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、アナログ読み取り信号の複雑な変動
に関係なく、記録情報を確実に再生できる光学的情報再
生装置を提供する。 【構成】記録媒体から読み取られたアナログ読み取り信
号をＡ／Ｄ変換器１０３でデジタルデータに変換し、こ
れ以前に変換してメモリ１０４に記憶保持しているデー
タとの大小比較をデータ比較回路１０６で行い、この大
小比較の結果により、アナログ読み取り信号のエッジ部
の僅かな変化量をエッジ検出回路１０９の立ち下がりエ
ッジ部と立ち上がりエッジ部として別々に検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光カードなど光学的情
報記録媒体を用いて記録されている情報を再生する光学
的情報再生装置に関するものである。

【０００２】

【従来の技術】最近、情報処理にかかる技術の発達は目
覚ましいものがあり、これにともない大容量に情報を記
録する手段が種々考えられており、その一手段として光
学的に情報を記録再生する装置が注目されている。

【０００３】そして、このような装置には、記録媒体と
して光学的情報記録媒体、例えば、光カードが使用さ
れ、この光カードに対して情報の記録・再生を行う光カ
ード記録再生装置が実用化されている。

【０００４】ここで、光カードは、情報記録層を有して
いて、この情報記録層に対してレンズで集光されたレー
ザ光を照射することで、記録層にピットの形成または熱
変形、あるいは相変化を生じさせ、その反射率を変化さ
せることでデータを書込むようにしている。この場合、
光カードでの記録容量は、従来から用いられている磁気
カードに比べて数千倍ないし１万倍の記録容量を有し、
その記憶容量が１〜２Ｍバイトと極めて大きなことか
ら、周知の光ディスクと同様にデータの書き換えはでき
ないが、銀行の預金通帳は携帯用の地図あるいは買物な
どで用いるプリペイドカードなどとして広い応用範囲が
考えられ、また、データの書換えができないという特徴
を利用して、個人の健康管理カードなどデータの改ざん
を許さないアプリケーションへの応用も考えられる。

【０００５】ところで、このような光学的記録媒体に記
録された情報の記録方式としてはマーク長方式とマーク
間がある。そして、マーク長方式に用いられる情報の変
調方式としては８−１０変調などがあり、この方式で
は、記録媒体上に記録されているマークの両端を検出し
て信号検出を行い、また、マーク間方式に用いられる情
報の変調方式としては２−７変調などがあり、この方式
では、記録媒体上に記録されているマーク（ピット）の
位置を検出して信号検出を行うようにしている。

【０００６】ここで、マーク長方式では、ピックアップ
から読み取られる信号からデジタルデータの「１」およ
び「０」に対応する信号を良好なＳ／Ｎにて検出するこ
とを考えると、スライスレベルは、再生信号のレベルの
中心値に設定することが望ましい。そこで、従来では、
図８に示すようにアナログ読み取り信号とアナログ回路
９１からのスライスレベル信号を閾値として比較回路９
２で比較し、この比較結果を積分回路９３を介してアナ
ログ回路９１に入力するとともに、２値化出力として再
生を行っていた。

【０００７】一方、マーク間方式では、アナログ読み取
り信号を微分回路により微分し、この微分信号に閾値と
なるスライスレベルを固定値として与えることによりア
ナログ読み取り信号の立ち下がりおよび立ち上がりのエ
ッジを検出することで、再生を行っていた。

【０００８】

【発明が解決しようとする課題】ところが、このような
マーク長方式とマーク間方式では、それぞれの再生方法
が異なるため、両方式に同時に対応できるようにするに
は、それぞれに対応する回路を用意しなければならず、
その回路構成が複雑になるという問題点があった。

【０００９】一方、媒体上に指紋やほこりが付着した
り、汚れたりすると、アナログ読み取り信号のレベルや
振幅が複雑に変動することがある。このため、マーク長
方式の場合は、アナログ回路で生成している閾値として
のスライスレベルが、これら変動に追従できず、正しい
信号幅で再生できないことがあり、また、マーク間方式
の場合は、アナログ読み取り信号の振幅が小さく、変化
が緩やかなものになると、微分信号のピークがスライス
レベルに届かず、エッジを検出することができないとい
う問題点があった。光カードの場合、一般のユーザが直
接手に持って利用するため、この問題は特に重大なもの
となっている。

【００１０】本発明は、上記事情に鑑みてなされたもの
であり、アナログ読み取り信号の複雑な変動に関係な
く、記録情報を確実に再生できる光学的情報再生装置を
提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、光学的情報記
録媒体に記録されている情報を再生する光学的情報再生
装置において、情報が記録されている記録媒体から読み
取られるアナログ読み取り信号をデジタルデータに変換
するデジタル変換手段と、このデジタル変換手段で変換
されたデジタルデータを保持するデータ保持手段と、こ
のデータ保持手段に保持されたデジタルデータと前記デ
ジタル変換手段で変換されたデジタルデータを比較する
データ比較手段と、このデータ比較手段の比較結果によ
り前記アナログ読み取り信号のエッジを検出するエッジ
検出手段と、このエッジ検出手段の出力から２値化信号
を生成する２値化信号生成手段とにより構成されてい
る。

【００１２】また、本発明は、前記２値化信号生成手段
で生成される２値化信号がマーク長方式の再生出力のも
のかマーク間方式の再生出力のものかを判断する判断手
段を有するように構成されている。

【００１３】また、本発明では、前記エッジ検出手段
は、前記データ比較手段の比較結果において前記データ
保持手段に保持しているデータ値が前記デジタル変換手
段の出力データ値より大きい場合、その差の絶対値と立
ち下がりエッジ検出閾値とを比較するとともに、その差
の絶対値が前記立ち下がりエッジ検出閾値を越えると立
ち下がりエッジ検出信号を出力し、前記データ保持手段
に保持しているデータ値が前記デジタル変換手段の出力
データ値より小さい場合、その差の絶対値と立ち上がり
エッジ検出閾値とを比較するとともに、その差の絶対値
が前記立ち上がりエッジ検出閾値を越えると立ち上がり
エッジ検出信号を出力するように構成されている。

【００１４】

【作用】この結果、本発明によれば、記録媒体から読み
とられたアナログ読み取り信号をデジタルデータに変換
し、データ保持手段に保持しているデジタルデータとの
比較により、アナログ読み取り信号の立ち下がりおよび
立ち上がりエッジを検出するとともに、この検出した立
ち下がりおよび立ち上がりエッジから記録情報の記録方
式にあった２値化信号を生成することにより、記録情報
の記録方式により構成の異なる部分は、検出したアナロ
グ読み取り信号のエッジから２値化信号を生成する部分
だけであり、その他の部分は記録されている情報の記録
方式によらず全く同じ構成で情報再生を行うことができ
る。

【００１５】また、本発明によれば、２値化信号生成手
段で生成された２値化信号がマーク長方式による再生出
力かマーク間方式による再生出力かを速やかに判断する
ことができる。

【００１６】また、本発明によれば、記録媒体から読み
取られたアナログ読み取り信号をデジタルデータに変換
し、前に変換し保持しているデータとの大小比較を行
い、大小比較の結果により、アナログ読み取り信号のエ
ッジ部の僅かな変化量を立ち下がりエッジ部と立ち上が
りエッジ部とで別々に検出するようにしているので、比
較データ間隔および立ち上／下がりエッジ検出閾値を適
当な値に設定することにより、アナログ読み取り信号の
レベルや振幅が変動した場合にもエッジを検出すること
ができる。

【００１７】

【実施例】以下、本発明の実施例を図面に従い説明す
る。 （第１実施例）図１は第１実施例の概略構成を示してい
る。

【００１８】図において、１０１は振幅調節回路、１０
２はオフセット調節回路、１０３はＡ／Ｄ変換器、１０
４はメモリ、１０５はアドレスカウンタ、１０６は制御
回路、１０７はコンパレータ、１０８はデータ比較回路
で、１０９はエッジ検出回路、１１０は２値化信号生成
回路、１１１はマーク長検出回路、１１２はマーク間検
出回路、１１３はエラー訂正回路、１１４はコントロー
ラおよび１１５は切り換えスイッチである。

【００１９】しかして、このような構成から、アナログ
読み取り信号を振幅調節回路１０１およびオフセット調
節回路１０２を通しＡ／Ｄ変換器１０３の入力電圧範囲
に合わせるとともに、振幅およびオフセット値を調節し
て、該Ａ／Ｄ変換器１０３に供給する。

【００２０】そして、このＡ／Ｄ変換器１０３により、
入力アナログ信号をｎビットのデジタルデータに変換
し、データ比較回路１０８およびメモリ１０４に各々供
給する。ここで、アドレスカウンタ１０５は、最低でも
ｘ（但し、ｘは１以上の整数）までカウント出来るだけ
のビット数を持ち、Ａ／Ｄ変換器１０３のサンプリング
周期と同じ周期でカウントアップし、メモリ１０４にア
ドレスを供給する。また、メモリ１０４は、最低でもｘ
個のデジタルデータを格納出来るだけの容量を持ち、ア
ドレスカウンタ１０５により供給されたアドレスにＡ／
Ｄ変換器１０３から出力されたｎビットのデジタルデー
タを格納する。このとき、任意のサンプリング点ｐのＡ
／Ｄ変換器１０３から出力されたデジタルデータをＤ
ｐ、ｐよりもｘサンプル前のＡ／Ｄ変換器１０３から出
力されたデジタルデータをＤｐ−ｘとすれば、メモリ１
０４はＤｐ−ｘからＤｐ−１までのｘ個のデジタルデー
タを常に保持するようになる。

【００２１】一方、コンパレータ１０７はアドレスカウ
ンタ１０５のカウント値と、比較を行うデジタルデータ
の間隔の設定値との比較を行い、カウント値が一致した
場合にリセット信号を発生させアドレスカウンタ１０５
をリセットする。ここで、比較を行うデジタルデータの
間隔と設定値と、前記１以上の整数ｘの値は同じ値であ
り、以後、この値を比較データ間隔と呼ぶ。

【００２２】データ比較回路１０８は、Ａ／Ｄ変換器１
０３から出力されたデジタルデータＤｐとメモリ１０４
より読み出したデジタルデータＤｐ−ｘの大小を比較し
差を求める。エッジ検出回路１０９はデータ比較回路１
０８で求めた差と立ち下がりおよび立ち上がりエッジ検
出閾値と比較しエッジを検出する。２値化信号生成回路
１１０はエッジ検出回路１０９より出力されたエッジ検
出信号より２値化信号を生成する。

【００２３】図２は、比較データ間隔ｘを４に設定した
場合のタイミングチャートを示している。この場合、Ａ
／Ｄ変換器１０３は、制御回路１０６より供給されるＡ
／Ｄクロックの立ち下がりでアナログ信号をサンプリン
グし、ｎビットのデジタルデータを２．５クロック後の
立ち上がりで出力する。そして、同じアドレス値の間
に、４サンプル前にＡ／Ｄ変換器１０３から出力されメ
モリ１０４に保持されているデジタルデータＤｐ−４
を、制御回路１０６から出力されたリード信号で読み出
し、データ比較回路１０８にラッチし、次いでＡ／Ｄ変
換器１０３からのデジタルデータＤｐを、制御回路１０
６から出力されたライト信号でメモリ１０４に書き込
み、このような動作を繰り返す。

【００２４】これにより、例えば、アドレス００にｐ番
目のデータを書き込む場合は、 アドレス00 p-4 番目のデータを読み出す→p 番目のデータを書き込む 01 p-3 番目のデータを読み出す→p+1 番目のデータを書き込む 02 p-2 番目のデータを読み出す→p+2 番目のデータを書き込む 03 p-1 番目のデータを読み出す→p+3 番目のデータを書き込む 04 カウンタがリセットされ00に戻る 00 p 番目のデータを読み出す→p+4 番目のデータを書き込む 01 p+1 番目のデータを読み出す→p+5 番目のデータを書き込む の動作を繰り返す。

【００２５】これにより、データ比較回路１０８では、
制御回路１０６から出力されたラッチ信号によりＡ／Ｄ
変換器１０３からの出力データとメモリ１０４からの出
力データを同時にラッチしデータの比較を行い、この比
較結果をエッジ検出回路１０９に出力することになる。

【００２６】図３は、図１に示すデータ比較回路１０８
とエッジ検出回路１０９の基本回路を示している。この
場合、データ比較回路１０８は、ｎビットのフルアダー
(Full Adder)３０１にＡ／Ｄ変換器１０３の出力データ
Ｄｐを被減数としてＸへ入力し、メモリ１０４から読み
出したデータＤｐ−ｘを減数としてインバータ３０２で
反転しＹへ入力し、さらに入力キャリＣに「１」を入力
して減算を行う。ここで、フルアダー３０１の出力キャ
リＣ´が「１」の場合はＤｐ＞Ｄｐ−ｘで、出力Ｓから
の出力データＳｐの値はＤｐ−Ｄｐ−ｘの値を示す。ま
た、出力キャリＣ´が「０」の場合はＤｐ＜Ｄｐ−ｘ
で、出力Ｓからの出力データＳｐの値はＤｐ−ｘ−Ｄｐ
の値の各ビットが反転した値を示す。

【００２７】また、エッジ検出回路１０９は、Ｄｐ＞Ｄ
ｐ−ｘの場合、ｎビットのフルアダー(Full Adder)３０
５に立ち上がりエッジ検出閾値（設定値）を被減数とし
てＸへ入力、ＡＮＤゲート３０３の出力データＳｐを減
数としてインバータ３０４で反転しＹへ入力、さらに入
力キャリＣに「１」を入力して減算を行う。ここで、出
力キャリＣ´が「０」の場合、立ち上がりエッジ検出閾
値を超えていることを示す。そして、フルアダー３０５
の出力キャリＣ´の「１」から「０」への変化点を立ち
上がりエッジ検出位置とし、変化点検出回路３０６で
「１」から「０」への変化点を検出し、検出した場合に
は立ち上がりエッジ検出信号として出力し、図１に示す
２値化信号生成回路１１０に供給する。

【００２８】一方、Ｄｐ＜Ｄｐ−ｘの場合、ｎビットの
フルアダー３０９に立ち下がりエッジ検出閾値（設定
値）を被加数としてＸへ入力、ＡＮＤゲート３０８の出
力データＳｐを加数としてＹへ入力、入力キャリＣに
「０」を入力して加算を行う。ここで、出力キャリＣ´
が「０」の場合、立ち下がりエッジ検出閾値を超えてい
ることを示す。そして、フルアダー３０９の出力キャリ
Ｃ´の「１」から「０」への変化点を立ち下がりエッジ
検出位置とし、変化点検出回路３１０で「１」から
「０」への変化点を検出し、検出した場合には立ち下が
りエッジ検出信号を出力し図１に示す２値化信号生成回
路１１０に供給する。

【００２９】２値化信号生成回路１１０では、マーク間
方式２値化信号生成部１１０ａとマーク長方式２値化信
号生成部１１０ｂを有し、二種類の出力を生成する。一
つ目は、マーク間方式のデータに対応し、立下がりエッ
ジと立上がりエッジ検出信号から両信号の中心位置をピ
ットの位置として検出し、ピット検出パルスとして出力
する。二つ目は、マーク長方式のデータに対応し、立下
がりエッジ検出信号で“Ｌ（ロウ）”レベル出力とし、
立上がりエッジ信号で“Ｈ（ハイ）”レベル出力に変わ
るような２値化信号をピット検出パルスとして出力す
る。

【００３０】コントローラ１１３の指示により、２値化
信号生成回路１１０でマーク長（またはマーク間）方式
に対応した出力をバッファメモリ１１１に一旦記憶さ
せ、このメモリ１１１の出力をエラー訂正回路１１２に
与えて、エラー訂正できたら訂正信号をバッファメモリ
１１１に戻して記憶する。そして、正しい２値化信号生
成部からの出力でないと訂正できないから、この場合は
処理データをマーク長（またはマーク間）方式と判定し
て扱い、バッファメモリ１１１の出力を２値化信号とし
て後段の復調回路に出力する。もしエラー訂正できなけ
れば、逆に処理データがマーク長（またはマーク間）方
式であると判定し、マーク長（またはマーク間）方式に
対応した出力を発生させてエラー訂正後に２値化信号と
して後段の復調回路に出力する。

【００３１】従って、このような第１実施例によれば、
記録媒体から読み取られたアナログ読み取り信号をＡ／
Ｄ変換器１０３でデジタルデータに変換し、これ以前に
変換してメモリ１０４に記憶保持しているデータとの大
小比較をデータ比較回路１０６で行い、この大小比較の
結果により、アナログ読み取り信号のエッジ部の僅かな
変化量を、エッジ検出回路１０９の変化点検出回路３０
６、３１０により立ち下がりエッジ部と立ち上がりエッ
ジ部として別々に検出するようにしたので、記録情報の
記録方式により構成の異なる部分は、検出したアナログ
読み取り信号のエッジから２値化信号を生成する部分だ
けであり、その他の部分は記録されている情報の記録方
式によらず全く同じ構成で情報再生を行うことができ、
従来のマーク長方式とマーク間方式にそれぞれに対応す
る回路を用意しなければならないものと比べ、回路構成
の簡単化を実現できる。

【００３２】また、２値化信号生成回路１１０で生成さ
れた２値化信号を、マーク長検出回路１１１またはマー
ク間検出回路１１２に与えることで、マーク長方式の再
生出力かマーク間方式の再生出力かを速やかに判断する
ことができる。

【００３３】さらに、データ比較回路１０６での比較デ
ータ間隔および立ち上／下がりエッジ検出閾値を適当な
値に設定することにより、アナログ読み取り信号のレベ
ルや振幅が変動した場合にも、確実にエッジを検出する
ことができる。 （第２実施例）第１実施例の場合、アナログ読み取り信
号にノイズが含まれると、このノイズにより誤ったエッ
ジ検出をしてしまう可能性がある。

【００３４】そこで、この第２実施例では、Ａ／Ｄ変換
器１０３により変換され得られたデジタルデータｍ個の
平均を取ることによりノイズによる影響を受けにくくす
るようにしている。

【００３５】図４は第２実施例の概略構成を示すもの
で、図１と同一の構成部分に同符号を付している。この
場合、Ａ／Ｄ変換器１０３の出力側にデータ平均回路４
０１を接続している。

【００３６】アナログ読み取り信号は、振幅調節回路１
０１およびオフセット調節回路１０２を通ってＡ／Ｄ変
換器１０３の入力電圧範囲に合わせて振幅およびオフセ
ット値を調節された後、Ａ／Ｄ変換器１０３に供給され
る。Ａ／Ｄ変換器１０３は、入力されるアナログ信号を
デジタルデータに変換してデータ平均回路４０１に供給
される。すると、データ平均回路４０１ではデジタルデ
ータｍ個づつの平均を計算する。例えば、m=8 とした場
合には、(Dp-7 〜Dp) →(Dp-6 〜Dp+1) →(Dp-5 〜Dp+
2) →…の順に平均を計算する。

【００３７】そして、データ平均回路４０１で計算され
た平均値を、Ａ／Ｄ変換器１０３から出力されたデジタ
ルデータＤｐ−（ｍ＋１）からＤｐまでのものとして平
均値Ａｐとすると、メモリ１０４はアドレスカウンタ１
０５により供給されたアドレスにデータ平均回路４０１
から出力された出力データＡｐを格納する。

【００３８】これにより、データ比較回路１０８ではデ
ータ平均回路４０１の出力データＡｐとメモリ１０４か
ら読み出したデータＡｐ−ｘ（ｘは比較データ間隔）と
の比較を行う。以下データ比較、エッジ検出および２値
化信号生成手段については、上述した第１実施例と同じ
となる。

【００３９】従って、このような第２実施例によれば、
データ平均回路４０１によりデジタルデータｍ個の平均
を取るようにしたので、ノイズによるデータ値の小さな
変化の影響を受けにくくなり、そのため誤ったエッジ検
出をすることなく信頼性の高い情報再生を行うことが出
来る。 （第３実施例）光カードのようにカード上に指紋が付着
したり、汚れたりすると、アナログ読み取り信号のレベ
ルや振幅が複雑に変動し、これらレベルが下がり振幅が
小さくなることがある。そして、振幅が極端に小さくな
って、検出したいエッジ部分の変化量が所定の閾値以下
になると、エッジ検出が困難になる。

【００４０】そこで、第３実施例は、アナログ読み取り
信号のレベル変動に合わせて、立ち下がりおよび立ち上
がりのエッジ検出閾値を変化させることにより、エッジ
検出を確実にできるようにしている。

【００４１】図５は、第３実施例によるエッジ検出閾値
を変化させるための手段の概略構成を示している。この
場合、ｎビットのフルアダー(Full Adder)６０１に閾値
変更設定値を被減数としてＸへ入力し、Ａ／Ｄ変換器１
０３の出力データＤｐを減数としてインバータ６０２で
反転しＹへ入力し、さらに入力キャリＣに「１」を入力
して減算を行う。ここでの閾値変更設定値はアナログ読
み取り信号のレベルが下がり振幅が小さくなり検出した
いエッジ部分の変化量が通常のエッジ検出閾値以下にな
った場合の振幅の極大値より僅かに大きな値に設定す
る。

【００４２】そして、出力キャリＣ´が「０」の場合、
Ａ／Ｄ変換器１０３の出力データＤｐが閾値変更設定値
以上であることを示し、出力キャリＣ´が「１」の場
合、Ａ／Ｄ変換器１０３の出力データＤｐが閾値変更設
定値未満であることを示す。

【００４３】次いで、Ｄ−ＦＦ６０３、６０４、ＡＮＤ
ゲート６０５およびＡＮＤゲート６０６によりフルアダ
ー６０１の出力キャリＣ´から出力される信号の立ち上
がりおよび立ち下がりを検出する。そして、この立ち上
がり信号をＪＫ−ＦＦ６０７のＪ入力およびＯＲゲート
６０８を通ってカウンタ６０９のリセット入力に供給
し、また、立ち下がり信号をＪＫ−ＦＦ６０７のＫ入力
およびＪＫ−ＦＦ６１１のＫ入力に供給する。

【００４４】また、ＪＫ−ＦＦ６０７のＱ出力をカウン
タ６０９にカウントイネーブル信号として供給する。こ
の場合、カウンタ６０９はシステムクロックでカウント
アップするアップカウンタであり、カウントイネーブル
信号が供給されている間はカウントアップを行い、フル
アダー６０１の出力キャリＣ´から出力される信号の立
ち上がりおよびＪＫ−ＦＦ６１１のＱ出力でリセットす
る。

【００４５】そして、このカウンタ６０９のカウント値
をコンパレータ６１０に供給して、ここで検出範囲設定
値と比較を行い、このコンパレータ６１０で、カウント
値と検出範囲設定値が一致した場合、一致信号を出力し
ＪＫ−ＦＦ６１１のＪ入力に供給する。ここで、検出範
囲設定値は最大ピット間隔以上に設定する。

【００４６】これにより、ＪＫ−ＦＦ６１１のＱ出力が
出力されているときは、Ａ／Ｄ変換器１０３の出力デー
タＤｐの値が閾値変更設定値未満である状態が検出範囲
設定値以上続いていることであり、アナログ読み取り信
号のレベルが下がり、振幅が小さくなっていると判断で
きる。

【００４７】一方、ＪＫ−ＦＦのＱ出力６１１をセレク
タ６１２およびセレクタ６１３のＳ入力にセレクト信号
として供給する。ここで、セレクタ６１２はセレクト信
号が入力されていない間はＡ入力に供給されている通常
立ち下がりエッジ検出閾値を選択し、セレクト信号が入
力されている間はＢ入力に供給されている変更立ち下が
りエッジ検出閾値を選択する。また、セレクタ６１３は
セレクト信号が入力されていない間はＡ入力に供給され
ている通常立ち上がりエッジ検出閾値を選択し、セレク
ト信号が入力されている間はＢ入力に供給されている変
更立ち上がりエッジ検出閾値を選択する。

【００４８】そして、これらセレクタ６１２およびセレ
クタ６１３の出力値を各々立ち下がりおよび立ち上がり
エッジ検出閾値として上述した実施例に示すエッジ検出
回路１０９に供給するようになる。

【００４９】従って、このような第３実施例によれば、
通常立ち下がりエッジ検出閾値および通常立ち上がりエ
ッジ検出閾値をアナログ読み取り信号のレベルや振幅の
大きさに変動の無い通常の場合の２値化に最適なエッジ
検出閾値を設定し、変更立ち下がりエッジ検出閾値およ
び変更立ち上がりエッジ検出閾値を指紋や汚れなどによ
りアナログ読み取り信号のレベルが下がり振幅が小さく
なった場合でもエッジ検出できる値に設定することによ
り、エッジの変化量が通常エッジ検出閾値以下になった
場合でもエッジ検出をすることができるようになる。

【００５０】なお、第３実施例では、２種類のエッジ検
出閾値を切り換えることによりエッジ検出を確実に行え
るようにしているが、閾値変更設定値を数種類設けそれ
に対応する変更エッジ検出閾値を数種類設定することに
より、更にエッジ検出を確実なものにすることができ
る。 （第４実施例）記録媒体上に指紋が付着したり、汚れた
りすると、アナログ読み取り信号のレベルが下がり振幅
が小さくなる。そして、この振幅が極端に小さくなり検
出したいエッジ部分の変化量がエッジ検出閾値以下にな
ると、エッジを検出することが出来なくなることがあ
る。

【００５１】そこで、第４実施例では、アナログ読み取
り信号のレベル変動に合わせて、Ａ／Ｄ変換器の変換時
基準電圧トップを変化させエッジ検出をし易くするよう
にしている。

【００５２】図６は第４実施例によるデジタル変換手段
の概略構成で、図１と同一部分には同符号を付してい
る。この場合、アナログ読み取り信号のレベルの変化に
よるうねりの周波数は記録されている情報を再生した場
合の周波数よりも低くローパスフィルタ（ＬＰＦ）７０
１によりアナログ読み取り信号のうねりの成分を取り出
し基準電圧制御回路７０２に供給する。すると、基準電
圧制御回路７０２では基準電圧トップの上限および下限
を超えないようにローパスフィルタ７０１により取り出
した信号のオフセット値および振幅を制御し、この制御
した信号を基準電圧トップとしてＡ／Ｄ変換器１０３に
供給するようになる。

【００５３】このようにすると、基準電圧ボトム発生回
路７０３より供給されるＡ／Ｄ変換器１０３の基準電圧
ボトムは変化しないため、アナログ読み取り信号のレベ
ルが下がり振幅が小さくなるのに合わせてダイナミック
レンジが狭くなり、出力されるデジタルデータの値は大
きな値になる。このためエッジの変化量がエッジ検出閾
値以下になることが少なくなりエッジ検出がし易くな
る。

【００５４】なお、第４実施例では、基準電圧トップを
変化させているが、同様の回路で基準電圧トップの変わ
りに基準電圧ボトムを変化させても良い。更に、基準電
圧トップおよび基準電圧ボトム両方を変化させても良
い。

【００５５】従って、このような第４実施例によれば、
アナログ読み取り信号のレベルや振幅が変動に合わせ
て、Ａ／Ｄ変換器の変換時基準電圧が変化するようにな
るので、アナログ読み取り信号のレベルや振幅が変動
し、特に振幅がかなり小さくなった場合にも、エッジを
検出することができ、信頼性の高い情報再生を行うこと
ができる。 （第５実施例）生成した２値化信号のデータ識別を行う
ときには、ビットクロックを用いて識別を行う。例え
ば、マーク間方式の場合は、ビットクロックが「１」の
ときに２値化信号として出力されたピット検出パルスが
あるとデータが「１」と判断され、ビットクロックが
「１」のときにピット検出パルスがなければデータが
「０」と判断される。更に、ビットクロックは２値化信
号との位相比較により周期の補正を行い、２値化信号と
ビットクロックとの位相関係がずれるのを防いでいる。

【００５６】ところが、記録媒体上に指紋等が付着した
りしてアナログ読み取り信号のレベルが下がり、振幅が
極端に小さくなり検出したいエッジ部分の変化量がエッ
ジ検出閾値以下になった場合にはエッジ検出が出来なく
なる。この場合には２値化信号を生成することが出来
ず、この状態が長い期間続くと２値化信号とビットクロ
ックの位相比較を行うことが出来ないため周期外れが生
じてしまう。

【００５７】そこで、第５実施例では、振幅が小さくな
り一定期間以上立ち下がりおよび立ち上がりエッジが検
出が出来なかった場合に疑似２値化信号を出力し、ビッ
トクロックの周期外れを防ぎ、エラーの発生を最小限に
しようとしたものである。

【００５８】図７は第５実施例による疑似２値化信号生
成手段の概略構成を示している。この場合、カウンタ８
０２にシステムクロックを供給している。また、立ち上
がりおよび立ち下がりエッジ検出信号をＯＲゲート８０
３に供給し、ＯＲゲート８０３の出力信号をカウンタ８
０２のリセット入力およびＪＫ−ＦＦ８０４のＫ入力に
供給している。ここでのコンパレータ８０１には、記録
ピットの最大間隔以上の値を設定している。

【００５９】カウンタ８０２は、システムクロックでカ
ウントアップしているアップカウンタで、立ち上がりま
たは立ち下がりエッジ検出信号でリセットされるように
なっている。そして、このカウント値をコンパレータ８
０１に供給し、エッジ未検出範囲設定値との比較を行
う。この場合のエッジ未検出範囲設定値は最大ピット間
隔以上に設定している。

【００６０】そして、このカウンタ８０２のカウント値
とエッジ未検出範囲設定値が一致すると、アナログ読み
取り信号の振幅の変化によりエッジが未検出であると判
断され、この一致信号がＪＫ−ＦＦ８０４のＪ入力に供
給される。

【００６１】これによりＪＫ−ＦＦの８０４Ｑ出力から
エッジ未検出信号が出力され、ＪＫ−ＦＦ８０４のＫ入
力にＯＲゲート８０３から出力されるエッジ検出信号が
入力されるまで出力され続ける。

【００６２】また、コンパレータ８０６より出力された
一致信号をＯＲゲート８１０を通ってカウンタ８０５の
リセット入力に供給する。このカウンタ８０５はエッジ
未検出信号が入力されている間、システムクロックでカ
ウントアップするものである。そして、このカウント値
をコンパレータ８０６に供給して疑似信号間隔設定値と
の比較を行う。この場合の疑似信号間隔設定値は記録ピ
ットの最小間隔の値が設定されている。

【００６３】ここで、カウンタ８０５のカウント値と疑
似信号間隔設定値が一致すると、疑似信号生成信号を出
力する。そして、この疑似信号生成信号をＡＮＤゲート
８０７、ＡＮＤゲート８０８に供給し、またＯＲゲート
８１０を通ってカウンタ８０５のリセット入力に供給す
る。

【００６４】これにより、マーク間方式の場合、疑似信
号生成信号を疑似ピット検出信号として出力し、これを
疑似２値化信号とする。また、マーク長方式の場合、Ａ
ＮＤゲート８０７、ＡＮＤゲート８０８、ＪＫ−ＦＦ８
０９により疑似信号生成信号が入力するたびに、ＪＫ−
ＦＦ８０９のＱ出力を反転するようにしてＱ出力を疑似
２値化信号とする。そして、エッジ未検出信号が出力さ
れている間に、エッジ検出信号により生成される２値化
信号の変わりに疑似２値化信号を出力するようになる。

【００６５】従って、このような第５実施例によれば、
振幅が極端に小さくなり立ち下がりおよび立ち上がりエ
ッジが検出が出来なくなった場合にも、疑似２値化信号
を出力することによりビットクロックの周期外れを防止
でき、エラーの発生を最小限に止めることができる。

【００６６】以上、実施例に基づいて説明したが、本明
細書中には、以下の発明が含まれる。 （１）光学的情報記録媒体に記録されている情報を再生
する光学的情報再生装置において、情報が記録されてい
る記録媒体から読み取られるアナログ読み取り信号をデ
ジタルデータに変換するデジタル変換手段と、このデジ
タル変換手段で変換されたデジタルデータを保持するデ
ータ保持手段と、このデータ保持手段に保持されたデジ
タルデータと前記デジタル変換手段で変換されたデジタ
ルデータを比較するデータ比較手段と、このデータ比較
手段の比較結果により前記アナログ読み取り信号のエッ
ジを検出するエッジ検出手段と、このエッジ検出手段の
出力から２値化信号を生成する２値化信号生成手段とを
具備したことを特徴とする光学的情報再生装置。

【００６７】この発明は、少なくとも第１実施例が対応
する。このようにすれば、記録媒体から読みとられたア
ナログ読み取り信号をデジタルデータに変換し、データ
保持手段に保持しているデジタルデータとの比較によ
り、アナログ読み取り信号の立ち下がりおよび立ち上が
りエッジを検出するとともに、この検出した立ち下がり
および立ち上がりエッジから記録情報の記録方式にあっ
た２値化信号を生成する。これにより、記録情報の記録
方式により構成の異なる部分は、検出したアナログ読み
取り信号のエッジから２値化信号を生成する部分だけで
あり、その他の部分は記録されている情報の記録方式に
よらず全く同じ構成で情報再生を行うことができ、回路
構成の簡単化を実現できる。

【００６８】（２）（１）記載の光学的情報再生装置に
おいて、２値化信号生成手段で生成される２値化信号が
マーク長方式の再生出力のものかマーク間方式の再生出
力のものかを判断する判断手段を有している。

【００６９】この発明は、少なくとも第１実施例が対応
する。このようにすれば、２値化信号生成手段で生成さ
れた２値化信号がマーク長方式の再生出力かマーク間方
式の再生出力かを速やかに判断することができる。

【００７０】（３）（１）記載の光学的情報再生装置に
おいて、前記エッジ検出手段は、前記データ比較手段の
比較結果において前記データ保持手段に保持しているデ
ータ値が前記デジタル変換手段の出力データ値より大き
い場合、その差の絶対値と立ち下がりエッジ検出閾値と
を比較するとともに、その差の絶対値が前記立ち下がり
エッジ検出閾値を越えると立ち下がりエッジ検出信号を
出力し、前記データ保持手段に保持しているデータ値が
前記デジタル変換手段の出力データ値より小さい場合、
その差の絶対値と立ち上がりエッジ検出閾値とを比較す
るとともに、その差の絶対値が前記立ち上がりエッジ検
出閾値を越えると立ち上がりエッジ検出信号を出力す
る。

【００７１】この発明は、少なくとも第１実施例が対応
する。このようにすれば、記録媒体から読み取られたア
ナログ読み取り信号をデジタルデータに変換し、前に変
換し保持しているデータとの大小比較を行い、大小比較
の結果により、アナログ読み取り信号のエッジ部の僅か
な変化量を立ち下がりエッジ部と立ち上がりエッジ部と
で別々に検出することができる。これにより、比較デー
タ間隔および立ち上／下がりエッジ検出閾値を適当な値
に設定することで、アナログ読み取り信号のレベルや振
幅が変動した場合にもエッジを検出することができる。

【００７２】（４）（１）記載の光学的情報再生装置に
おいて、前記デジタル変換手段の後段に、該デジタル変
換手段から出力されるデジタルデータｍ個（但し、ｍは
１以上の整数）の平均値を求めるデータ平均手段を有し
ている。

【００７３】この発明は、少なくとも第２実施例が対応
する。このようにすれば、デジタル変換手段でデジタル
変換されたデジタルデータｍ個の平均値を取ることによ
り、アナログ読み取り信号のノイズ成分を取り除くよう
にしたので、ノイズにより誤ったエッジ検出をすること
なく信頼性の高い情報再生を行うことができる。

【００７４】（５）（３）記載の光学的情報再生装置に
おいて、前記エッジ検出手段は、前記立ち下がりおよび
立ち上がりエッジ検出閾値をアナログ読み取り信号の変
動に合わせて変化させる機能を有している。

【００７５】この発明は、少なくとも第３実施例が対応
する。このようにすれば、アナログ読み取り信号の変動
に合わせて立ち下がりおよび立ち上がりエッジ検出閾値
が変化する。これにより、アナログ読み取り信号のレベ
ルや振幅が変動し、特に振幅がかなり小さくなった場合
にもエッジを検出することができ、信頼性の高い情報再
生を行うことができる。

【００７６】（６）（３）記載の光学的情報再生装置に
おいて、前記デジタル変換手段は、デジタル変換時の基
準電圧がアナログ読み取り信号の変動に合わせて変化す
る機能を有している。

【００７７】この発明は、少なくとも第４実施例が対応
する。このようにすれば、アナログ読み取り信号のレベ
ルや振幅が変動に合わせて、デジタル変換手段の変換時
基準電圧が変化する。これにより、アナログ読み取り信
号のレベルや振幅が変動し、特に振幅がかなり小さくな
った場合にもエッジを検出することができ、信頼性の高
い情報再生を行うことができる。

【００７８】（７）（３）記載の光学的情報再生装置に
おいて、前記２値化信号生成手段は、一定期間以上立ち
下がりまたは立ち上がりエッジが検出されない場合にエ
ッジ未検出信号を発生し、再び立ち下がりおよび立ち上
がりエッジが検出されたときにエッジ未検出信号の出力
を停止する機能、および前記エッジ未検出信号が出力さ
れたときに疑似２値化信号を出力する機能を設けてい
る。

【００７９】この発明は、少なくとも第５実施例が対応
する。このようにすれば、アナログ読み取り信号の複雑
な変動により、一定期間以上立ち下がりおよび立ち上が
りエッジが検出出来なかった場合に疑似２値化信号を出
力する。これにより、疑似２値化信号を出力すること
で、２値化信号のデータ識別を行うビットクロックの周
期の外れを防止し、エラー発生を最小限にできる。

【図面の簡単な説明】

【図１】本発明の第１実施例の概略構成を示す図。

【図２】第１実施例の動作を説明するためのタイミング
チャート。

【図３】第１実施例のデータ比較回路およびエッジ検出
回路の基本構成を示す図。

【図４】本発明の第２実施例の概略構成を示す図。

【図５】本発明の第３実施例の概略構成を示す図。

【図６】本発明の第４実施例の概略構成を示す図。

【図７】本発明の第５実施例の概略構成を示す図。

【図８】従来のマーク長方式の２値化信号生成回路の概
略構成を示す図。

【符号の説明】

１０１…振幅調節回路、１０２…オフセット調節回路、
１０３…Ａ／Ｄ変換器、１０４…メモリ、１０５…アド
レスカウンタ、１０６…制御回路、１０７…コンパレー
タ、１０８…データ比較回路、１０９…エッジ検出回
路、１１０…２値化信号生成回路、１１１、１１２…検
出回路、１１３…エラー訂正回路、１１４…コントロー
ラ、３０１…フルアダー、３０２…インバータ、３０３
…ＡＮＤゲート、３０４…インバータ、３０５…フルア
ダー、３０６…変化点検出回路、３０７…インバータ、
３０８…ＡＮＤゲート、３０９…フルアダー、３１０…
変化点検出回路、４０１…データ平均回路、６０１…フ
ルアダー、６０２…インバータ、６０３…ＦＦ、６０４
…ＦＦ、６０５…ＡＮＤゲート、６０６…ＡＮＤゲー
ト、６０７…ＪＫ−ＦＦ、６０８…ＯＲゲート、６０９
…カウンタ、６１０…コンパレータ、６１１…ＪＫ−Ｆ
Ｆ、６１２…セレクタ、６１３…セレクタ、７０１…ロ
ーパスフィルタ、７０２…基準電圧制御回路、７０３…
基準電圧ボトム発生回路、８０１…コンパレータ、８０
２…カウンタ、８０３…ＯＲゲート、８０４…ＪＫ−Ｆ
Ｆ、８０５…カウンター、８０６…コンパレータ、８０
７…ＡＮＤゲート、８０８…ＡＮＤゲート、８０９…Ｊ
Ｋ−ＦＦ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 光学的情報記録媒体に記録されている情
   報を再生する光学的情報再生装置において、 情報が記録されている記録媒体から読み取られるアナロ
   グ読み取り信号をデジタルデータに変換するデジタル変
   換手段と、 このデジタル変換手段で変換されたデジタルデータを保
   持するデータ保持手段と、 このデータ保持手段に保持されたデジタルデータと前記
   デジタル変換手段で変換されたデジタルデータを比較す
   るデータ比較手段と、 このデータ比較手段の比較結果により前記アナログ読み
   取り信号のエッジを検出するエッジ検出手段と、 このエッジ検出手段の出力から２値化信号を生成する２
   値化信号生成手段とを具備したことを特徴とする光学的
   情報再生装置。
2. 【請求項２】 前記２値化信号生成手段で生成される２
   値化信号がマーク長方式の再生出力のものかマーク間方
   式の再生出力のものかを判断する判断手段を有すること
   を特徴とする請求項１記載の光学的情報再生装置。
3. 【請求項３】 前記エッジ検出手段は、前記データ比較
   手段の比較結果において前記データ保持手段に保持して
   いるデータ値が前記デジタル変換手段の出力データ値よ
   り大きい場合、その差の絶対値と立ち下がりエッジ検出
   閾値とを比較するとともに、その差の絶対値が前記立ち
   下がりエッジ検出閾値を越えると立ち下がりエッジ検出
   信号を出力し、前記データ保持手段に保持しているデー
   タ値が前記デジタル変換手段の出力データ値より小さい
   場合、その差の絶対値と立ち上がりエッジ検出閾値とを
   比較するとともに、その差の絶対値が前記立ち上がりエ
   ッジ検出閾値を越えると立ち上がりエッジ検出信号を出
   力するようにしたことを特徴とする請求項１記載の光学
   的情報再生装置。