JPH08160446A - テープキャリアとその製造方法およびこのテープキャリアを用いた液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】精細な導体パターンに変形や断線のない信頼性
の高いテープキャリアを提供する。 【構成】液晶表示パネルの主基板に設けた端子に外部配
線を接続するための接続端子を有するテープキャリアに
おいて、絶縁体からなるベースフィルム１と、前記ベー
スフィルムの一方の面にパターニングされて前記接続端
子を形成する多数配列された導体パターン２、３、およ
び前記導体パターンの延在方向両サイドに前記導体パタ
ーンと同一厚のダミー導体パターン５を具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等を構成
する主基板に半導体回路を接続するためのテープキャリ
アとその製造方法およびこのテープキャリアを用いた液
晶表示装置に関する。

【０００２】

【従来の技術】各種の画像を表示するための表示デバイ
スとして、近年、液晶表示装置が広く使用されている。

【０００３】液晶表示装置は、その画素選択方式の違い
により、単純マトリクス型とアクティブ・マトリクス型
とに分けられる。

【０００４】単純マトリクス型の液晶表示装置は、交差
する２組の電極間にＳＴＮ等の液晶を封入し、上記電極
の交差部で画素を形成するものである。

【０００５】一方、アクティブ・マトリクス方式の液晶
表示装置は、マトリクス状に配列された複数の画素電極
のそれぞれに対応して非線形素子（スイッチング素子）
を設けたものである。各画素における液晶は、理論的に
は常時駆動（デューティ比 1／１）されているので、時
分割駆動方式を採用している単純マトリクス方式と比べ
てアクティブ方式はコントラストが良く、特にカラー液
晶表示装置では欠かせない技術となりつつある。スイッ
チング素子として代表的なものとしては薄膜トランジス
タ（ＴＦＴ）がある。

【０００６】図１１は従来のアクティブ・マトリクス方
式の液晶表示装置の構成の一例を説明する液晶パネル
（表示パネル）周辺部分の上面図であって、表示パネル
ＰＮＬに映像信号駆動回路と垂直走査回路を接続した状
態を示す。

【０００７】同図において、ＣＨＩは表示パネルＰＮＬ
を駆動させる半導体チップすなわち駆動ＩＣチップ（下
側の３個は垂直走査回路側の駆動ＩＣチップ、左右の６
個ずつは映像信号駆動回路側の駆動ＩＣチップ）であ
る。

【０００８】ＴＣＰは駆動用ＩＣチップＣＨＩがテープ
・オートメイティド・ボンディング法（ＴＡＢ）により
実装されたテープキャリア（以下、駆動用ＩＣチップを
搭載したテープキャリアをテープキャリアパッケージと
称する）、ＰＣＢ１は上記ＴＣＰやコンデンサＣＤＳ等
が実装された駆動回路基板で、図中では左右と下側に３
つに分割されている。

【０００９】ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。

【００１０】ＦＣは下側の駆動回路基板ＰＣＢ１と左側
の駆動回路基板ＰＣＢ１、および下側の駆動回路基板Ｐ
ＣＢ１と右側の駆動回路基板ＰＣＢ１とを電気的に接続
するフラットケーブルである。

【００１１】フラットケーブルＦＣとしては図に示すよ
うに、複数のリード線（りん青銅の素材にＳｎ鍍金を施
したもの）をストライプ状のポリエチレン層とポリビニ
ルアルコール層とでサンドイッチして支持したものを使
用する。

【００１２】上記下側の駆動回路基板ＰＣＢ１には、３
個の垂直走査回路側の駆動ＩＣチップとインターフェー
スＩＣチップＩＦＣＨＩ、および樹脂モールドされたデ
ータバッファＩＣチップＤＢＣＨＩが搭載されている。

【００１３】したがって、この下側の駆動回路基板ＰＣ
Ｂ１は、ＴＣＰに搭載される垂直走査回路側の駆動ＩＣ
チップＣＨＩと、インターフェースＩＣチップＩＦＣＨ
Ｉ、および樹脂モールドされたデータバッファＩＣチッ
プＤＢＣＨＩを搭載するためのスペースが必要となる。

【００１４】なお、単純マトリクス方式の液晶表示装置
を開示したものとしては、例えば特公昭５１−１３６６
６号公報を、また薄膜トランジスタを使用したアクティ
ブ・マトリクス方式の液晶表示装置は、例えば特開昭６
３−３０９９２１号公報や、「冗長構成を採用した12.5
型アクティブ・マトリクス方式カラー液晶ディスプレ
イ」、日経エレクトロニクス、頁193〜210、1986年12月
15日、日経マグロウヒル社発行、で知られている。

【００１５】

【発明が解決しようとする課題】上記したように、液晶
表示装置を駆動するためには、液晶表示パネルの周辺部
に設けた外部接続端子に各種の半導体チップを接続する
必要がある。

【００１６】この場合、半導体チップは所要の配線パタ
ーン（導体パターン）を形成した（パターニングした）
テープキャリアに搭載してテープキャリアパッケージと
し、このテープキャリアパッケージの配線パターンを形
成する接続端子を液晶表示パネルの外部接続端子に直接
接続する構成としている。なお、テープキャリアパッケ
ージを支持するプリント回路基板ＰＣＢ１間を接続する
ための半導体チップを搭載しないフラットケーブルＦＣ
（図１２参照）もあるため、以下で両者を含めた場合は
単にテープキャリアとも言う。

【００１７】この種のテープキャリアは長尺の絶縁体ベ
ースフィルムの一方の面に所要の導体パターンを連続的
に多数組形成し、これを所定の形状にプレス抜きして得
ている。

【００１８】図１２は従来のテープキャリアの製造方法
の説明図であって、０１は絶縁性のベースフィルム、０
２は液晶表示パネル側導体パターン、０２’は外部回路
側導体パターン、０３は液晶表示パネル側接続端子、０
３’は外部回路側接続端子、０４は半導体チップ搭載部
分、０６はスプロケット穴、０８は切断線である。

【００１９】同図において、ベースフィルム０１の一方
の面に導体膜を形成し、これをスプロケット穴０６を基
準として所要の配線パターンにエッチング処理して液晶
表示パネル側導体パターン０２、外部回路側導体パター
ン０２’、液晶表示パネル側接続端子０３、外部回路側
接続端子０３’を得る。

【００２０】前記図１３で説明した長尺のフィルム状の
切断前半製品はポンチとダイスすなわちプレス金型で各
個に分離される。

【００２１】図１３は従来のテープキャリアの製造方法
の説明図であって、０９ａは上金型、０９ｂは下金型、
０９ｃは素材拘束部材、図１２と同一符号は同一部分に
対応する。なお、矢印Ｂはべースフィルムの延長方向で
ある。

【００２２】長尺のフィルム状の切断前半製品は下金型
０９ｂにその導体パターン０２が形成された面を下面に
して載置され、下金型に設置した位置決めピン（図示せ
ず）にスプロケット穴０６を挿通して所定の一個分の切
断線０８を決め、素材拘束部材０９ｃで周囲を拘束した
状態で上金型０９ａを矢印Ａ方向に下降させることで一
個のテープキャリアを分離する。

【００２３】分離された一個のテープキャリアは液晶表
示パネルの周辺に実装する際の並び方向の干渉の無いサ
イズである。

【００２４】上記のプレス作業においては、導体パター
ン０２の形成面が下金型０９ｂに当接するために、べー
スフィルム０３と下金型０９ｂの間に隙間ができ、上金
型０９ａを下降させた場合にべースフィルム０１が下方
に撓み、べースフィルム０１に形成された導体パターン
０２に曲げや引張り歪みが生じて変形や断線が発生する
場合がある。

【００２５】このため、テープキャリアの信頼性が低下
し、歩留りを低下させてしまうという問題があった。

【００２６】本発明の目的は、上記従来技術の問題を解
消することにあり、その第１の目的は、精細な導体パタ
ーンに変形や断線のない信頼性の高いテープキャリアを
提供することにある。

【００２７】また、本発明の第２の目的は上記テープキ
ャリアの製造方法を提供することにある。

【００２８】そして、本発明の第３の目的は上記テープ
キャリアを用いた液晶表示装置を提供することにある。

【００２９】

【課題を解決するための手段】上記第１の目的を達成す
るために、請求項１に記載の第１の発明は、液晶表示パ
ネルの主基板に設けた端子に外部配線を接続するための
接続端子を有するテープキャリアにおいて、絶縁体から
なるベースフィルムと、前記ベースフィルムの一方の面
にパターニングされて前記接続端子を形成する多数配列
された導体パターン、および前記導体パターンの延在方
向両サイドに前記導体パターンと同一厚のダミー導体パ
ターンを具備することを特徴とする。

【００３０】なお、上記第１の目的を達成するために、
請求項２に記載の第２の発明は、上記第１の発明におい
て、前記テープキャリアの略々中央部に半導体チップ搭
載部分を有すると共に、前記半導体チップの液晶パネル
側および前記液晶パネル側とは反対の外部配線側にそれ
ぞれ前記導体パターンを有し、前記液晶パネル側の導体
パターンの延在方向両サイドに前記ダミー導体パターン
を具備することを特徴とする。

【００３１】また、上記第２の目的を達成するために、
請求項３に記載の第３の発明は、液晶表示パネルの主基
板に設けた端子に外部配線を接続するための接続端子を
有するテープキャリアの製造方法において、絶縁体から
なるベースフィルムの一方の面に、前記接続端子を形成
する平行配列された多数の導体と前記導体の延在方向両
縁に前記導体と同一厚のダミー導体をパターニングした
後、前記ダミー導体をその延在方向に沿って切断するご
とくプレス抜きすることを特徴とする。

【００３２】そして、上記第３の目的を達成するため
に、請求項４に記載の第４の発明は、一方の電極群をパ
ターニングした第１の透明基板と、他方の電極群をパタ
ーニングした第２の透明基板の間に液晶層を挟持してな
る液晶表示装置において、前記第１の基板また第２の基
板に設けた多数の外部接続端子に、絶縁体からなるベー
スフィルムの一方の面にパターニングされて前記外部接
続端子と直接接続した多数の導体パターンと前記導体パ
ターンの延在方向両サイドに前記導体パターンと同一厚
のダミー導体パターンを有するテープキャリアを具備し
たことを特徴とする。

【００３３】なお、上記第３の目的を達成するために、
請求項５に記載の第５の発明は、上記第４の発明におい
て、前記テープキャリアに画素駆動用の半導体チップを
搭載してなることを特徴とする。

【００３４】

【作用】上記第１の発明において、導体パターンの延在
方向両サイドに前記導体パターンと同一厚のダミー導体
パターンを形成したベースフィルムを上記ダミー導体パ
ターンに切断線が通るようにプレス抜きして成形したこ
とで、変形や断線がない信頼性の高いテープキャリアが
得られる。

【００３５】なお、上記第２の発明においては、中央部
に半導体チップ搭載部分を有し、その液晶パネル側およ
び前記液晶パネル側とは反対の外部配線側にそれぞれ前
記導体パターンを有して前記液晶パネル側の精細な導体
パターンの延在方向両サイドに前記ダミー導体パターン
を具備したことで、精細な導体パターンに変形や断線が
ない高信頼性のテープキャリアが得られる。

【００３６】また、上記第３の発明において、絶縁体か
らなるベースフィルムの一方の面に、前記接続端子を形
成する平行配列された多数の導体と前記導体の延在方向
両縁に前記導体と同一厚のダミー導体をパターニングし
た後、前記ダミー導体をその延在方向に沿って切断する
ごとくプレス抜きすることでプレス型の間に隙間が生じ
ないため、導体パターンに変形や断線がない高信頼性の
テープキャリアを製造できる。

【００３７】そして、上記第４、第５の発明において、
一方の電極群をパターニングした第１の透明基板と、他
方の電極群をパターニングした第２の透明基板の間に液
晶層を挟持してなる液晶表示装置に前記第３の発明で製
造した前記第１または第２の発明のテープキャリアを用
いることで、高性能の液晶表示装置が得られる。

【００３８】

【実施例】以下本発明の実施例につき、図面を参照して
詳細に説明する。

【００３９】図１は本発明によるテープキャリアの実施
例を説明するための平面図であって、１は絶縁性のベー
スフィルム、２は液晶表示パネル側導体パターン、２’
は外部回路側導体パターン、３は液晶表示パネル側接続
端子、３’は外部回路側接続端子、４は半導体チップ搭
載部分、５はダミー導体パターン、６はスプロケット
穴、８は切断線である。

【００４０】同図において、ベースフィルム１の一方の
面に導体膜を形成し、これをスプロケット穴６を基準と
して所要の配線パターンとダミーパターンにエッチング
処理して液晶表示パネル側導体パターン２、外部回路側
導体パターン２’、液晶表示パネル側接続端子３、外部
回路側接続端子３’、およびダミー導体パターン５を得
る。

【００４１】本実施例では、ダミー導体パターン５は液
晶表示パネル側導体パターン２および液晶表示パネル側
接続端子３の両サイドに、かつ切断線８が重畳するよう
に配置する。すなわち、このダミー導体パターン５は高
精細の液晶表示パネル側導体パターン２および液晶表示
パネル側接続端子３のプレス抜き時に曲げや引張力がか
からないような位置に形成する。

【００４２】図２は本発明によるテープキャリアの製造
方法の説明図であって、９ａは上金型、９ｂは下金型、
９ｃは素材拘束部材、図１と同一符号は同一部分に対応
する。なお、矢印Ｂはべースフィルムの延長方向であ
る。

【００４３】長尺のフィルム状の切断前半製品は下金型
９ｂにその導体パターン２が形成された面を下面にして
載置され、下金型に設置した位置決めピン（図示せず）
にスプロケット穴６を挿通して所定の一個分の切断線８
を決め、素材拘束部材９ｃで周囲を拘束した状態で上金
型９ａを矢印Ａ方向に下降させることで一個のテープキ
ャリアを分離する。

【００４４】分離された一個のテープキャリアは液晶表
示パネルの周辺に実装する際の並び方向の干渉な無いサ
イズである。

【００４５】このとき、ダミー導体パターン５は上下の
金型９ａと９ｂによるプレス抜きで分離される位置に形
成されているため、プレス作業においては、導体パター
ン２の形成面が下金型９ｂに当接すると共に、べースフ
ィルム３と下金型９ｂの間に隙間ができず、上金型９ａ
を下降させた場合にもべースフィルム１に撓みが生じる
ことはなく、べースフィルム０１に形成された導体パタ
ーン０２に曲げや引張り歪みが生じないため、プレス抜
きによる変形や断線が発生しない。

【００４６】したがって、テープキャリアの信頼性が低
下することがなく、歩留りの低下もない。

【００４７】次に、アクティブ・マトリクス方式のカラ
ー液晶表示装置に本発明を適用した実施例を説明する。
なお、以下説明する図面で、同一機能を有するものは同
一符号を付け、その繰り返しの説明は省略する。

【００４８】図３は本発明を適用したアクティブ・マト
リクス方式カラー液晶表示装置の一画素とその周辺を示
す平面図である。

【００４９】また、図４は図３の３−３切断線における
断面図である。

【００５０】図３に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００５１】図４に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００５２】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００５３】図５は表示パネルの外部接続端子付近を拡
大した要部平面図であって、上下基板ＳＵＢ１，ＳＵＢ
２の切断前を表しており、ＬＮは両基板の切断前の縁
を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵＢ１，ＳＵＢ２
の切断すべき位置を示す。

【００５４】いずれの場合も、完成状態では外部接続端
子群Ｔｇ，Ｔｄが存在する部分は、それらを露出するよ
うに上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１より
も内側に制限されている。

【００５５】端子群Ｔｇ，Ｔｄはそれぞれ半導体チップ
ＣＨＩが搭載された前記本発明によるテープキャリアパ
ッケージＴＣＰに接続される。

【００５６】各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、テープキャリアパッケージＴＣＰの配列ピ
ッチ及び各パッケージＴＣＰにおける接続端子ピッチに
表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるため
である。

【００５７】上部透明ガラス基板ＳＵＢ２側の共通透明
画素電極ＩＴＯ２は、少なくとも一箇所において、本実
施例ではパネルの４角で銀ペースト材ＡＧＰによって下
部透明ガラス基板ＳＵＢ１側に形成されたその引出配線
ＩＮＴに接続されている。

【００５８】この引出配線ＩＮＴは後述するゲート端子
ＧＴＭ、ドレイン端子ＤＴＭと同一製造工程で形成され
る。

【００５９】図４に示した配向膜ＯＲＩ１、ＯＲＩ２、
透明画素電極ＩＴＯ１、共通透明画素電極ＩＴＯ２、そ
れぞれの層は、シールパターンＳＬの内側に形成され
る。

【００６０】偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部
透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２
の外側の表面に形成されている。

【００６１】液晶ＬＣは液晶分子の向きを設定する下部
配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパ
ターンＳＬで仕切られた領域に封入されている。

【００６２】下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。

【００６３】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、両基板の間に液晶Ｌ
Ｃを注入してエポキシ樹脂などで封止し、上下基板を切
断することによって組み立てられる。

【００６４】次に、図３、図４に戻り、ＴＦＴ基板ＳＵ
Ｂ１側の構成を詳しく説明する。

【００６５】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００６６】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。

【００６７】なお、ソース、ドレインは本来その間のバ
イアス極性によって決まるもので、この液晶表示装置の
回路ではその極性は動作中反転するので、ソース、ドレ
インは動作中入れ替わると理解されたい。しかし、以下
の説明では、便宜上一方をソース、他方をドレインと固
定して表現する。

【００６８】ゲート電極ＧＴは走査信号線ＧＬから垂直
方向に突出する形状で構成されている（Ｔ字形状に分岐
されている）。ゲート電極ＧＴは薄膜トランジスタＴＦ
Ｔ１、ＴＦＴ２のそれぞれの能動領域を越えるよう突出
している。

【００６９】薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれのゲート電極ＧＴは、一体に（共通のゲート電極
として）構成されており、走査信号線ＧＬに連続して形
成されている。

【００７０】本例では、ゲート電極ＧＴは、単層の第２
導電膜ｇ２で形成されている。第２導電膜ｇ２としては
例えばスパッタで形成されたアルミニウム（Ａｌ）膜が
用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設けら
れている。

【００７１】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００７２】走査信号線ＧＬは第２導電膜ｇ２で構成さ
れている。この走査信号線ＧＬの第２導電膜ｇ２はゲー
ト電極ＧＴの第２導電膜ｇ２と同一製造工程で形成さ
れ、かつ一体に構成されている。また、走査信号線ＧＬ
上にもＡｌの陽極酸化膜ＡＯＦが設けられている。

【００７３】絶縁膜ＧＩは、薄膜トランジスタＴＦＴ
１、ＴＦＴ２において、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。

【００７４】絶縁膜ＧＩとしては例えばプラズマＣＶＤ
で形成された窒化シリコン膜が選ばれ、１２００〜２７
００Åの厚さに（本実施例では、２０００Å程度）形成
される。

【００７５】ゲート絶縁膜ＧＩは図５に示すように、マ
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去されて
いる。絶縁膜ＧＩは走査信号線ＧＬと映像信号線ＤＬの
電気的絶縁にも寄与している。

【００７６】ｉ型半導体層ＡＳは、本例では薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２のそれぞれに独立した島とな
るよう形成され、非晶質シリコンで、２００〜２２００
Åの厚さに（本実施例では、２０００Å程度の膜厚）で
形成される。層ｄ０はオーミックコンタクト用のリン
（Ｐ）をドープしたＮ（＋）型非晶質シリコン半導体層
であり、下側にｉ型半導体層ＡＳが存在し、上側に導電
層ｄ２（ｄ３）が存在するところのみに残されている。

【００７７】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００７８】透明画素電極ＩＴＯ１は液晶表示部の画素
電極の一方を構成する。

【００７９】この透明画素電極ＩＴＯ１は薄膜トランジ
スタＴＦＴ１のソース電極ＳＤ１および薄膜トランジス
タＴＦＴ２のソース電極ＳＤ１の両方に接続されてい
る。このため、薄膜トランジスタＴＦＴ１、ＴＦＴ２の
うちの１つに欠陥が発生しても、その欠陥が副作用をも
たらす場合はレーザ光等によって適切な箇所を切断し、
そうでない場合は他方の薄膜トランジスタが正常に動作
しているので放置すれば良い。

【００８０】透明画素電極ＩＴＯ１は第１導電膜ｄ１に
よって構成されており、この第１導電膜ｄ１はスパッタ
リングで形成された透明導電膜（Indium-Tin-Oxide Ｉ
ＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さ
に（本実施例では、１４００Å程度の膜厚）形成され
る。

【００８１】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ（＋）型半導体層ｄ０に接触する第２導
電膜ｄ２とその上に形成された第３導電膜ｄ３とから構
成されている。

【００８２】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。

【００８３】Ｃｒ膜は膜厚を厚く形成するとストレスが
大きくなるので、２０００Å程度の膜厚を越えない範囲
で形成する。Ｃｒ膜はＮ(＋)型半導体層ｄ０との接着性
を良好にし、第３導電膜ｄ３のＡｌがＮ（＋）型半導体
層ｄ０に拡散することを防止する（いわゆるバリア層
の）目的で使用される。

【００８４】第２導電膜ｄ２として、Ｃｒ膜の他に高融
点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサ
イド（ＭｏＳｉ₂ 、ＴｉＳｉ₂ 、ＴａＳｉ₂ 、ＷＳ
ｉ₂ ）膜を用いてもよい。

【００８５】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。

【００８６】Ａｌ膜はＣｒ膜に比べてストレスが小さ
く、厚い膜厚に形成することが可能で、ソース電極ＳＤ
１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値
を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳに起
因する段差乗り越えを確実にする（ステップカバーレッ
ジを良くする）働きがある。

【００８７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ（＋）型半導体層ｄ０が除去される。つま
り、ｉ型半導体層ＡＳ上に残っていたＮ（＋）型半導体
層ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分が
セルフアラインで除去される。このとき、Ｎ（＋）型半
導体層ｄ０はその厚さ分は全て除去されるようエッチン
グされるので、ｉ型半導体層ＡＳも若干その表面部分が
エッチングされるが、その程度はエッチング時間で制御
すればよい。

【００８８】映像信号線ＤＬはソース電極ＳＤ１、ドレ
イン電極ＳＤ２と同層の第２導電膜ｄ２、第３導電膜ｄ
３で構成されている。

【００８９】薄膜トランジスタＴＦＴおよび透明画素電
極ＩＴＯ１上には保護膜ＰＳＶ１が設けられている。保
護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等か
ら保護するために形成されており、透明性が高くしかも
耐湿性の良いものを使用する。

【００９０】保護膜ＰＳＶ１はたとえばプラズマＣＶＤ
装置で形成した酸化シリコン膜や窒化シリコン膜で形成
されており、１μｍ程度の膜厚で形成する。

【００９１】保護膜ＰＳＶ１は図５に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。

【００９２】この保護膜ＰＳＶ１とゲート絶縁膜ＧＩの
厚さ関係に関しては、前者は保護効果を考え厚くされ、
後者はトランジスタの相互コンダクタンスｇｍを薄くさ
れる。

【００９３】従って、図５に示すように、保護効果の高
い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に亘っ
て保護するようゲート絶縁膜ＧＩよりも大きく形成され
ている。

【００９４】上部透明ガラス基板ＳＵＢ２側には、外部
光又はバックライト光がｉ型半導体層ＡＳに入射しない
よう遮光膜ＢＭが設けられている。

【００９５】図３に示す遮光膜ＢＭの閉じた多角形の輪
郭線は、その内側が遮光膜ＢＭが形成されない開口を示
している。遮光膜ＢＭは光に対する遮蔽性が高いたとえ
ばアルミニウム膜やクロム膜等で形成されており、本実
施例ではクロム膜がスパッタリングで１３００Å程度の
厚さに形成される。

【００９６】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。

【００９７】遮光膜ＢＭは各画素の周囲に格子状に形成
され（いわゆるブラックマトリクス）、この格子で１画
素の有効表示領域が仕切られている。従って、各画素の
輪郭が遮光膜ＢＭによってはっきりとし、コントラスト
が向上する。

【００９８】つまり、遮光膜ＢＭはｉ型半導体層ＡＳに
対する遮光とブラックマトリクスとの２つの機能をも
つ。

【００９９】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図３右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【０１００】カラーフィルタＦＩＬは画素に対向する位
置に赤、緑、青の繰り返しでストライプ状に形成され
る。このカラーフィルタＦＩＬは透明画素電極ＩＴＯ１
の全てを覆うように大き目に形成され、遮光膜ＢＭはカ
ラーフィルタＦＩＬおよび透明画素電極ＩＴＯ１のエッ
ジ部分と重なるよう透明画素電極ＩＴＯ１の周縁部より
内側に形成されている。

【０１０１】共通透明画素電極ＩＴＯ２は、下部透明ガ
ラス基板ＳＵＢ１側に画素ごとに設けられた透明画素電
極ＩＴＯ１に対向し、液晶ＬＣの光学的な状態は各画素
電極ＩＴＯ１と共通透明画素電極ＩＴＯ２との間の電位
差（電界）に応答して変化する。

【０１０２】この共通透明画素電極ＩＴＯ２にはコモン
電圧Ｖcomが印加されるように構成されている。本実施
例では、コモン電圧Ｖcomは映像信号線ＤＬに印加され
る最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電
圧Ｖｄmaxとの中間直流電位に設定されるが、映像信号
駆動回路で使用される集積回路の電源電圧を約半分に低
減したい場合は、交流電圧を印加すれば良い。なお、共
通透明画素電極ＩＴＯ２の平面形状は図５を参照された
い。

【０１０３】透明画素電極ＩＴＯ１は、薄膜トランジス
タＴＦＴと接続される端部と反対側の端部において、隣
りの走査信号線ＧＬと重なるように形成されている。こ
の重ね合わせは、透明画素電極ＩＴＯ１を一方の電極Ｐ
Ｌ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ１と
する保持容量素子（静電容量素子）Ｃaddを構成する。

【０１０４】この保持容量素子Ｃaddの誘電体膜は、薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【０１０５】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【０１０６】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【０１０７】図６は表示マトリクス部の等価回路とその
周辺回路の結線図である。

【０１０８】同図は回路図ではあるが、実際の幾何学的
配置に対応して描かれている。ＡＲは複数の画素を二次
元状に配列したマトリクス・アレイである。

【０１０９】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，・・・，end は走査タイミングの順序に従
って付加されている。

【０１１０】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。走査信号
線Ｙ（添字省略）は垂直走査回路Ｖに接続されている。

【０１１１】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【０１１２】保持容量素子Ｃadd は、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次のようにな
る。

【０１１３】 ΔＶlc＝｛Ｃgs/(Ｃgs+ Ｃadd+Ｃpix)｝×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pix は透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶg による画素電極電位の変化分を表わす。

【０１１４】この変化分ΔＶlcは液晶ＬＣに加わる直流
成分の原因となるが、保持容量Ｃaddを大きくすればす
る程、その値を小さくすることができる。また、保持容
量素子Ｃaddは放電時間を長くする作用もあり、薄膜ト
ランジスタＴＦＴがオフした後の映像情報を長く蓄積す
る。

【０１１５】液晶ＬＣに印加される直流成分の低減は、
液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に
前の画像が残るいわゆる焼き付きを低減することができ
る。前述したように、ゲート電極ＧＴはｉ型半導体層Ａ
Ｓを完全に覆うよう大きくされている分、ソース電極Ｓ
Ｄ１、ドレイン電極ＳＤ２とのオーバラップ面積が増
え、従って寄生容量Ｃgsが大きくなり、中点電位Ｖlcは
ゲート（走査）信号Ｖgの影響を受け易くなるという逆
効果が生じる。しかし、保持容量素子Ｃadd を設けるこ
とによりこのデメリットも解消することができる。

【０１１６】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・
Ｃpix ＜Ｃadd ＜８・Ｃpix ）、寄生容量Ｃgsに対して
８〜３２倍（８・Ｃgs＜Ｃadd ＜３２・Ｃgs）程度の値
に設定する。

【０１１７】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀ ）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図５の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀ は最終段の走査信号線Ｙ
end に接続、Ｖcom 以外の直流電位点（交流接地点）に
接続するかまたは垂直走査回路Ｖから１つ余分に走査パ
ルスＹ₀ を受けるように接続してもよい。

【０１１８】以下、本発明による液晶表示装置の全体構
成を説明する。

【０１１９】図７は液晶表示装置（液晶表示モジュー
ル）ＭＤＬの各構成部品を示す分解斜視図であって、Ｓ
ＨＤは金属板から成る枠状のシールドケース（メタルフ
レーム）、ＬＣＷその表示窓、ＰＮＬは液晶表示パネ
ル、ＳＰＢは光拡散板、ＭＦＲは中間フレーム、ＢＬは
バックライト、ＢＬＳはバックライト支持体、ＬＣＡは
下側ケースであり、図に示すような上下の配置関係で各
部材が積み重ねられてモジュールＭＤＬが組み立てられ
る。

【０１２０】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【０１２１】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【０１２２】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【０１２３】図８は走査信号駆動回路Ｖや映像信号駆動
回路Ｈｅ，Ｈｏを構成する集積回路チップＣＨＩがフレ
キシブル配線基板に搭載されたテープキャリアパッケー
ジＴＣＰの構造を示す断面図であり、図９はそれを液晶
表示パネルの、本例では映像信号回路用端子ＤＴＭに接
続した状態を示す要部断面図である。

【０１２４】同各図において、ＴＴＢは集積回路ＣＨＩ
の入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの
出力端子・配線部であり、例えばＣｕから成り、それぞ
れの内側の先端部（通称インナーリード）には集積回路
ＣＨＩのボンディングパッドＰＡＤがいわゆるフェース
ダウンボンディング法により接続される。

【０１２５】端子ＴＴＢ，ＴＴＭの外側の先端部（通称
アウターリード）はそれぞれ半導体集積回路チップＣＨ
Ｉの入力及び出力に対応し、半田付け等によりＣＲＴ／
ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣ
Ｆによって液晶表示パネルＰＮＬに接続される。

【０１２６】パッケージＴＣＰは、その先端部がパネル
ＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を
覆うようにパネルに接続されており、従って、外部接続
端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケージＴ
ＣＰの少なくとも一方で覆われるので電触に対して強く
なる。

【０１２７】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１２８】図１０は中間フレームＭＦＲに保持・収納
される液晶表示部ＬＣＤの駆動回路基板ＯＣＢ１に接続
される電源回路基板ＰＣＢ２の説明図である。

【０１２９】電源回路基板ＰＣＢ２は、同図に示すよう
に、Ｌ字形をしており、ＩＣ、コンデンサ、抵抗等の電
子部品が搭載されている。

【０１３０】この電源回路基板ＰＣＢ２には、１つの電
圧源から複数の分圧した安定化された電圧源を得るため
の電源回路や、ホスト（上位演算処理装置）からのＣＲ
Ｔ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報
に変換する回路を含む回路ＳＵＰが搭載されている。

【０１３１】ＣＪは外部と接続される図示しないコネク
タが接続されるコネクタ接続部である。電源回路基板Ｐ
ＣＢ２とインバータ回路基板ＰＣＢ３（図７参照）とは
バックライトケーブルにより中間フレームＭＦＲに設け
たコネクタ穴を介して電気的に接続される。

【０１３２】駆動回路基板ＰＣＢ１と電源回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。このフラットケーブルＦＣとし
て前記した本発明によるテープキャリアを用いることが
できる。

【０１３３】組立て時、駆動回路基板ＰＣＢ２は、フラ
ットケーブルＦＣを180 °折り曲げることにより駆動回
路基板ＰＣＢ１の裏側に重ねられ、中間フレームＭＦＲ
の所定の凹部に嵌合される。

【０１３４】このように、本発明による前記の半導体チ
ップを搭載したテープキャリアパッケージ、および／ま
たはフラットケーブルＦＣを用いることによって、信頼
性の高い液晶表示装置を得ることができる。

【０１３５】なお、本発明は、上記実施例のアクティブ
・マトリクス方式に限るものではなく、所謂ＳＴＮ方式
等の他の形式の液晶表示装置にも同様に適用できるもの
であることは言うまでもない。

【０１３６】

【発明の効果】以上説明したように、本発明によれば、
テープキャリアのプレス抜き時の導体パターンの変形や
断線のない信頼性の高いテープキャリアを提供すること
ができる。

【０１３７】また、表示パネルの周辺部に配置される駆
動回路基板間で表示データや電源等の駆動信号を接続す
るテープキャリアパッケージ、あるいはフタットケーブ
ル（ジョイナー）に前記駆動回路基板に本発明によるこ
のテープキャリアを用いることにより、信頼性の高い液
晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明によるテープキャリアの実施例を説明す
るための平面図である。

【図２】本発明によるテープキャリアの製造方法の説明
図である。

【図３】本発明を適用したアクティブ・マトリクス方式
カラー液晶表示装置の一画素とその周辺を示す平面図で
ある。

【図４】図３の３−３切断線における断面図である。

【図５】表示パネルの外部接続端子付近を拡大した要部
平面図である。

【図６】表示マトリクス部の等価回路とその周辺回路の
結線図である。

【図７】液晶表示装置（液晶表示モジュール）の各構成
部品を示す分解斜視図である。

【図８】走査信号駆動回路や映像信号駆動回路を構成す
る集積回路チップがフレキシブル配線基板に搭載された
テープキャリアパッケージの構造を示す断面図である。

【図９】液晶表示パネルの映像信号回路用端子に接続し
た状態を示す要部断面図である。

【図１０】中間フレームに保持・収納される液晶表示部
の駆動回路基板に接続される電源回路基板の説明図であ
る。

【図１１】従来のアクティブ・マトリクス方式の液晶表
示装置の構成の一例を説明する液晶パネル周辺部分の上
面図である。

【図１２】従来のテープキャリアの製造方法の説明図で
ある。

【図１３】従来のテープキャリアの製造方法の説明図で
ある。

【符号の説明】

１ べースフィルム ２ 液晶表示パネル側導体パターン ２’ 外部回路側導体パターン ３ 液晶表示パネル側接続端子 ３’ 外部回路側接続端子 ４ 半導体チップ搭載部分 ５ ダミー導体パターン ６ スプロケット穴 ８ 切断線 ９ａ 上金型 ９ｂ 下金型 ９ｃ 素材拘束部材 ＰＣＢ 回路基板 ＦＣ フラットケーブル ＣＨＩ 駆動ＩＣチップ ＤＢＣＨＩ データバッファＩＣチップ ＩＦＣＨＩ インターフェースＩＣチップ ＳＵＢ 透明ガラス基板 ＧＬ 走査信号線 ＤＬ 映像信号線 ＧＩ 絶縁膜 ＧＴ ゲート電極 ＡＳ ｉ型半導体層 ＳＤ ソース電極またはドレイン電極 ＰＳＶ 保護膜 ＢＭ 遮光膜 ＬＣ 液晶 ＴＦＴ 薄膜トランジスタ ＩＴＯ 透明画素電極 ｇ、ｄ 導電膜 Ｃadd 保持容量素子 ＡＯＦ 陽極酸化膜 ＡＯ 陽極酸化マスク ＧＴＭ ゲート端子 ＤＴＭ ドレイン端子 ＳＨＤ シールドケース ＰＮＬ 液晶表示パネル ＳＰＢ 光拡散板、 ＭＦＲ 中間フレーム ＢＬ バックライト ＢＬＳ バックライト支持体 ＬＣＡ 下側ケース ＲＭ バックライト光反射山。

Claims (5)

【特許請求の範囲】
1. 【請求項１】液晶表示パネルの主基板に設けた端子に外
   部配線を接続するための接続端子を有するテープキャリ
   アにおいて、 絶縁体からなるベースフィルムと、前記ベースフィルム
   の一方の面にパターニングされて前記接続端子を形成す
   る多数配列された導体パターン、および前記導体パター
   ンの延在方向両サイドに前記導体パターンと同一厚のダ
   ミー導体パターンを具備することを特徴とするテープキ
   ャリア。
2. 【請求項２】請求項１において、前記テープキャリア
   は、その略々中央部に半導体チップ搭載部分を有すると
   共に、前記半導体チップの液晶パネル側および前記液晶
   パネル側とは反対の外部配線側にそれぞれ前記導体パタ
   ーンを有し、前記液晶パネル側の導体パターンの延在方
   向両サイドに前記ダミー導体パターンを具備することを
   特徴とするテープキャリア。
3. 【請求項３】液晶表示パネルの主基板に設けた端子に外
   部配線を接続するための接続端子を有するテープキャリ
   アの製造方法において、 絶縁体からなるベースフィルムの一方の面に、前記接続
   端子を形成する平行配列された多数の導体と前記導体の
   延在方向両縁に前記導体と同一厚のダミー導体をパター
   ニングした後、前記ダミー導体をその延在方向に沿って
   切断するごとくプレス抜きすることを特徴とするテープ
   キャリアの製造方法。
4. 【請求項４】一方の電極群をパターニングした第１の透
   明基板と、他方の電極群をパターニングした第２の透明
   基板の間に液晶層を挟持してなる液晶表示装置におい
   て、 前記第１の基板また第２の基板に設けた多数の外部接続
   端子に、絶縁体からなるベースフィルムの一方の面にパ
   ターニングされて前記外部接続端子と直接接続した多数
   の導体パターンと前記導体パターンの延在方向両サイド
   に前記導体パターンと同一厚のダミー導体パターンを有
   するテープキャリアを具備したことを特徴とする液晶表
   示装置。
5. 【請求項５】請求項４において、前記テープキャリアに
   画素駆動用の半導体チップを搭載してなることを特徴と
   する液晶表示装置。