JPH08148501A

JPH08148501A - シリコン半導体装置の製造方法

Info

Publication number: JPH08148501A
Application number: JP28312494A
Authority: JP
Inventors: Yasuhiro Mochizuki; 康弘望月
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-11-17
Filing date: 1994-11-17
Publication date: 1996-06-07

Abstract

(57)【要約】【目的】シリコン半導体素子製造プロセスの高温プロセ
ス完了後に、シリコン基板の抵抗率を所望の値に高精度
に制御する。【構成】シリコン半導体素子製造プロセスの高温プロセ
ス完了後に、抵抗率の測定と約４５０℃の低温熱処理を
繰り返す。ゲッタリング効果や結晶中の酸素のドナー化
等により、シリコン基板の抵抗率を所望の値に精度良く
制御できる。【効果】シリコン半導体素子の特性の安定化及びその歩
留まり向上が達成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシリコン半導体装置の製
造方法に係り、特にシリコン半導体基板のほぼ全域を能
動層として用いる高耐圧半導体装置を安定に製造する方
法に関する。

【０００２】

【従来の技術】従来、シリコン高耐圧半導体装置の製造
方法においては、まず、ｎ型またはｐ型の導電型及び抵
抗率が所望の値に調整されたシリコン半導体を素材とし
て準備し、それを用いて製造プロセスが開始されてい
る。これは、ｐｎ接合のアバランシェブレイクダウン電
圧がシリコン基板の抵抗率によって決定されるためであ
る。この種の半導体装置の製造方法に関連しては、種々
の半導体の教科書や論文，特許公報等に記載されてい
る。

【０００３】また、高濃度の酸素を含有したシリコン半
導体基板を拡散等の高温熱処理が終了後、４５０℃付近
の比較的低温で熱処理して結晶中の酸素をドナー化して
抵抗率を制御する方法が知られている。この種の方法と
して関連するものには特開昭58−56426号公報，特開昭6
3−90140号公報等が挙げられる。

【０００４】

【発明が解決しようとする課題】上記従来技術では、シ
リコン半導体基板の当初の導電型及び抵抗率により素子
特性が決定されるため、その選定は厳密にされる必要が
ある。

【０００５】しかし、数１０００Ｖ以上の高耐圧素子の
製作にあたっては、必要なシリコン半導体基板の抵抗率
は数百Ω−cm以上となるが、このような高抵抗ではシリ
コン結晶の抵抗率のばらつきを小さく作成することは困
難であり、任意の抵抗率を選定するためには歩留まりが
著しく低下してしまう。このため、シリコン結晶の抵抗
率に大きな幅があるとして素子の耐圧設計をし、他の特
性を犠牲にしている。また、素子製造工程中の高温プロ
セス後において、シリコン結晶基板の抵抗率が数％以上
変動する場合があり、工程毎に詳細な抵抗率の評価を必
要としている。抵抗率が規格値からはずれた場合は素子
特性が不良となり歩留まり低下を引き起こす。

【０００６】また更に、高温プロセス後に結晶中の酸素
をドナー化する方法では、酸素ドナーによる抵抗率変化
の効果は有るが、結晶中の酸素の析出による素子特性の
劣化や、他の要因による抵抗率の変化については考慮さ
れていない。

【０００７】本発明は、シリコン基板の抵抗率を、初期
値及びプロセス中の変動に関わりなく、高温プロセス後
に所望の設定値に制御し、素子特性を安定に確保する方
法を提供するものである。

【０００８】

【課題を解決するための手段】上記目的は、酸化や拡散
等の高温のプロセスを終了後、該シリコン半導体基板を
５００℃以下の低温で熱処理して、（１）ドーパントの
活性化を制御し、(２)重金属等の有害不純物をゲッタリ
ングし、（３）また結晶中の酸素をドナー化すること等
により抵抗率（導電率）を制御することにより達成され
る。

【０００９】

【作用】シリコン半導体結晶の抵抗率の制御は、まず第
一にドーパントの濃度によって決定される。主なドーパ
ントとしては、ｐ型用にはボロン，ガリウム，アルミニ
ウム等、ｎ型用にはリン，ヒ素，アンチモン等が用いら
れている。

【００１０】高温プロセスにより、シリコン基板の抵抗
率が変動するのは種々の原因が複雑に絡んで発生するた
めである。例えば、（１）金，鉄等の重金属が混入すると、キャリアのトラ
ップとして作用しモビリティの減少を引起し、抵抗率が
増大する。

【００１１】（２）低温熱処理により、ドーパントが凝
集し、実効的なキャリア濃度が低下して抵抗率が増大す
る。

【００１２】（３）元の結晶中のドーパントの活性化が
不充分であったり、凝集していた場合には、高温熱処理
により活性化や凝集の解離により抵抗率が低下する。

【００１３】（４）ドーパントとシリコン結晶中の他の
不純物例えば酸素や炭素等の導電型に影響を与えない不
純物との相互作用により、ドーパントが不活性化し抵抗
率が増大する。

【００１４】（５）高温プロセス中に引起こされた転移
等の結晶欠陥によりキャリアのモビリティが低下し抵抗
率が増大する。

【００１５】（６）初期の結晶中や高温プロセス中に結
晶中に拡散導入された酸素が、冷却中の低温熱処理によ
りドナー化し、ｎ型導電型の抵抗率を低下させる。

【００１６】（７）シリコン結晶中に混入し、キャリア
のトラップとして作用しモビリティの減少を引起してい
た重金属がゲッタリングされ、抵抗率が低下する。

【００１７】（８）シリコン結晶に中性子を照射して、
³⁰Ｓｉ（ｎ，γ）→³¹Ｐ＋βの核反応によりリンを生成
させる場合は、７００℃以上の熱処理により結晶格子の
乱れを回復させるが、熱中性子と高速中性子の割合によ
り回復状態が異なり、後者が多いと回復が難しく抵抗率
ばらつきの要因となる。

【００１８】以上の様に、シリコン半導体基板の抵抗率
は、高温プロセス中の様々な要因により変動する。

【００１９】本発明では、拡散，酸化等の高温プロセス
後、シリコン半導体基板を低温熱処理することにより、
特に上記（２)，(６)，(７）の効果を発起させ、抵抗率
を所定の値に制御することができる。

【００２０】

【実施例】

（実施例１）高耐圧サイリスタの製造方法を、図１によ
り詳細に説明する。

【００２１】（ａ）はシリコン半導体基板１０を示す。
その品位は、製法ＦＺ（フローティングゾーン：帯域溶
融法），結晶方位〈１１１〉，直径１５０mm，厚み１.
５mm，エッチング表面仕上げである。結晶成長後のイン
ゴットの側面の抵抗率は約８０００Ω−cm以上であり、
その後重水炉で中性子照射した。その後、所定の厚みの
ウエハにスライスして表面仕上げしたものである。

【００２２】（ｂ）はサイリスタ作製のため、次の工程
によりｐｎｐｎ４層構造を形成した状態を示す。

【００２３】まず、金属アルミニウムをソースとし、温
度１０００〜１１００℃の気相拡散により表面濃度約５
×１０¹⁸atoms／cm³，深さ９〜１０μｍのアルミニウム
高濃度拡散層を形成する。

【００２４】次に、温度１２５０℃、酸素気流中で２５
〜３５時間熱処理し、表面最大濃度約３×１０¹⁶atoms
／cm³，深さ約１００μｍのアルミニウム低濃度拡散層
１１，１２を形成し、ｐｎｐ３層構造とする。

【００２５】次に、上記熱処理中に形成されたシリコン
酸化膜を拡散マスクとして用い、リンを選択拡散させ
る。リンの拡散は、温度９５０〜１０５０℃、ＰＯＣｌ
₃をソースとして用いた気相拡散であり、表面濃度約１
×１０²⁰atoms／cm³，深さ１０〜１１μｍである。

【００２６】上記高温の拡散プロセスにより、ｐｎｐｎ
４層構造が形成でき、それぞれ、ｐ型エミッタ層１１，
ｎ型ベース層１０′，ｐ型ベース層１２，ｎ型エミッタ
層１３として作用する。

【００２７】（ｃ）は上記シリコン基板の両主表面にア
ルミニウムを蒸着し、ホトリソグラフィによりパターン
加工後、温度５４０℃、窒素気流中で５０分間熱処理
（シンタリング）し、電極１４，１５を形成した状態を
示す。

【００２８】（ｄ）は上記シリコン基板１０を、温度４
５０℃，酸素気流中で１.５〜３時間熱処理しｎベース
層の抵抗率を制御した状態を示す。シリコン基板の周辺
部のｐ型拡散層をエッチング除去し、その部分の８ケ所
を非接触抵抗率測定装置で抵抗率の測定した。熱処理と
抵抗値測定を繰り返し、所望の抵抗値となるように熱処
理時間を定めた。

【００２９】上記の例では、熱処理前の抵抗率は、ウエ
ハ内５３０〜６３０Ω−cm（±8.6％）、ロット内及び
ロット間５２０〜６６０Ω−cm（±１２％）のものが、
熱処理により抵抗率はウエハ内，ロット内，ロット間と
も全て、５１０〜５５０（５３０±２０）Ω−cm（±
３.８％）にできた。また、その後、結晶中の少数キャ
リアのライフタイム制御のため、コバルト−６０（⁶⁰Ｃ
ｏ）を線源とするγ線（エネルギー：１.２５ＭｅＶ）
を２×１０⁶Ｒ照射しアニールを実施した。アニールは
酸素・窒素混合気流中で３５５〜３９５℃，３０分〜２
時間である。このアニール条件では、結晶中の少数キャ
リアのライフタイムは約８０〜９０μｓであり、シリコ
ン基板の抵抗率の変動は見られない。更に、上記シリコ
ン基板の端面を加工後、ポリイミド樹脂やシリコーンゴ
ムのパッシベーション膜コーティングし、セラミックパ
ッケージに組込み、特性評価してサイリスタが完成す
る。

【００３０】上記実施例では、半導体装置としてサイリ
スタを、ｐ型及びｎ型拡散層の形成にそれぞれアルミニ
ウム及びリンを用いたが、その他の半導体装置やドーパ
ントにも適用できる。

【００３１】（実施例２）シリコン半導体基板の低温熱
処理条件と抵抗率の変化を図２により詳細に説明する。

【００３２】（ａ）はシリコン半導体基板の低温熱処理
時間と抵抗率の変化を示す。

【００３３】熱処理時間とともに、シリコン半導体基板
の抵抗率は低下し、約１.５〜３時間の熱処理によりほ
ぼ一定値に飽和する。熱処理温度が高い程、抵抗率が一
定値に飽和するまでの時間は短い。

【００３４】（ｂ）はシリコン半導体基板の低温熱処理
温度と抵抗率の変化を示す。

【００３５】約４５０〜４６０℃の熱処理温度が、シリ
コン半導体基板の抵抗率を最も低下させる。これは、結
晶中の酸素のドナー化の効果が最も大きいためと考えら
れる。熱処理温度が５００℃を越えると、抵抗率の低下
は少なく、抵抗率制御は困難になる。

【００３６】低温熱処理の雰囲気として、酸素気流中及
び窒素気流中では差異は見られない。

【００３７】また、結晶中の酸素ドナーの濃度を制御す
るため、高温プロセスの前に酸素イオンのイオン打ち込
みを施し他のドーパントの拡散時に酸素も同時に拡散さ
せることもできる。シリコン中における酸素の拡散係数
は、リンやボロンの拡散係数の数１０倍、アルミニウム
の拡散係数の数倍大きく、シリコン基板の奥深く拡散で
きるからであり、それゆえ、基板の抵抗率制御が可能と
なる。

【００３８】図３はシリコン結晶中の酸素濃度〔Ｏ_T〕
と低温熱処理後の最大酸素ドナー濃度〔Ｏ_D〕の関係を
示す。その関係は log〔Ｏ_D〕∝ｎ・log〔Ｏ_T〕ｎ＝３〜４で示される。

【００３９】シリコン結晶中の酸素濃度〔Ｏ_T〕が増加
すると最大酸素ドナー濃度〔Ｏ_D〕は対数的に急激に増
加する。

【００４０】シリコン基板の抵抗率を制御するために
は、実用的にはドナー濃度は１０¹²ions／cm³以上が必
要であリ、そのためにはシリコン結晶中の酸素濃度は４
×１０¹⁶atoms／cm³以上が必要である。

【００４１】しかし酸素濃度が１.１×１０¹⁸atoms／cm
³以上となると、固溶限以上の過剰酸素の結晶内析出が
発生し、抵抗率の制御に役立たないのみらず、素子特性
の低下、例えば、ｐｎ接合のリーク電流の増大等を引き
起こす。

【００４２】このため、シリコン結晶中の酸素濃度は、
４×１０¹⁶〜１.１×１０¹⁸atoms／cm³が望ましい。

【００４３】

【発明の効果】本発明によれば、シリコン半導体基板の
抵抗率を高精度に制御でき、素子特性の安定化及び歩留
まり向上の効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体装置の製造工程を示
す断面模式図である。

【図２】本発明の実験条件を示すグラフである。

【図３】シリコン結晶中の酸素濃度と低温熱処理後の最
大酸素ドナー濃度の関係。

【符号の説明】

１０…シリコン半導体基板、１１，１２，１３…拡散
層、１４，１５…電極。

Claims

【特許請求の範囲】

【請求項１】シリコン半導体装置の製造方法において、
拡散やアニール等の高温プロセスを終了後、シリコン半
導体基板を、５００℃以下で熱処理して、該シリコン半
導体基板の抵抗率を所定の値に制御することを特徴とす
るシリコン半導体装置の製造方法。
【請求項２】請求項１において、５００℃以下の熱処理
によりシリコン半導体基板の抵抗率を所定の値に制御さ
せる方法は、シリコン基板結晶中に４×１０¹⁶〜１.１
×１０¹⁸atoms／cm³の濃度の酸素を含有させ、５００℃
以下の熱処理により該酸素を析出させることなくドナー
化させることを特徴とするシリコン半導体装置の製造方
法。
【請求項３】請求項２において、シリコン半導体基板の
導電型はｎ型であることを特徴とするシリコン半導体装
置の製造方法。
【請求項４】請求項１において、元のシリコン半導体基
板に、導電型及び抵抗率を制御する不純物をドーピング
しない領域も素子動作上の能動層の一部として用いるこ
とを特徴とするシリコン半導体装置の製造方法。
【請求項５】請求項１において、シリコン半導体基板は
中性子照射によりシリコンがリンに変換されてドーピン
グされていることを特徴とするシリコン半導体装置の製
造方法。
【請求項６】請求項１において、シリコン半導体基板の
抵抗率をモニタしながら熱処理し、該シリコン半導体基
板の抵抗率を所定の値に制御することを特徴とするシリ
コン半導体装置の製造方法。