[go: up one dir, main page]

JPH08136598A - Capacitance detection circuit - Google Patents

Capacitance detection circuit

Info

Publication number
JPH08136598A
JPH08136598A JP29783494A JP29783494A JPH08136598A JP H08136598 A JPH08136598 A JP H08136598A JP 29783494 A JP29783494 A JP 29783494A JP 29783494 A JP29783494 A JP 29783494A JP H08136598 A JPH08136598 A JP H08136598A
Authority
JP
Japan
Prior art keywords
circuit
diode
junction region
capacitance detection
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29783494A
Other languages
Japanese (ja)
Inventor
Kaneo Yachi
兼雄 矢地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP29783494A priority Critical patent/JPH08136598A/en
Publication of JPH08136598A publication Critical patent/JPH08136598A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

PURPOSE: To obtain a capacitance detection circuit by which an influence on a circuit operation due to a leakage current is eliminated and by which a capacitance can be detected precisely even when an ambient temperature is high by a method wherein the circumference of a p-n junction region forming every diode is enclosed by a box-shaped insulating film. CONSTITUTION: The circumference of a p-n junction region forming every diode is enclosed by a box-shaped insulating film which is formed of an electric insulator such as a silicon oxide, polysilicon or the like and which comprises sidewalls 11 and a bottom wall 12. Then, a CMOS circuit 10 is formed, by an ordinary CMOS process, on an n-type silicon substrate 9 at the outside of the p-n junction region 8 for the diode. Then, a metal interconnection 14 is formed on the surface side of the n-type silicon substrate 9, and a p-type semiconductor p<+> and an n-type semiconductor n<+> which form the p-n junction region 8 are connected respectively to the CMOS circuit 10. A leakage current is not thereby generated. Even when an ambient temperature is high, the capacitance of a capacitor can be detected precisely.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、圧力、変位、流量、湿
度、加速度等の被検出対象の検出情報を静電容量の変化
に基づき検出する容量型センサ等に用いられる静電容量
検出回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitance detection circuit used in a capacitance type sensor or the like for detecting detection information of an object to be detected such as pressure, displacement, flow rate, humidity and acceleration based on a change in capacitance. It is about.

【0002】[0002]

【従来の技術】図2には、加速度センサ等の様々な容量
型センサの回路として知られているダイオードキャパシ
タブリッジ型の静電容量検出回路が示されている。この
回路は、四辺の各ブリッジ辺に、対応するダイオードD
1 〜D4 を配置してダイオードのブリッジ6を形成し、
このブリッジ回路の互いに向かい合う一対の検出端
1,A2 間に、容量検出部1を介設している。
2. Description of the Related Art FIG. 2 shows a capacitance detection circuit of a diode capacitor bridge type known as a circuit of various capacitance type sensors such as an acceleration sensor. This circuit has a diode D corresponding to each bridge side of the four sides.
1 to D 4 are arranged to form a diode bridge 6,
A capacitance detection unit 1 is provided between a pair of detection ends A 1 and A 2 facing each other of the bridge circuit.

【0003】この容量検出部1は、例えば、図4に示す
ように、一対の対向する固定電極2,3の中間位置(中
心位置)に可動電極4を配置し、固定電極2と可動電極
4によりコンデンサ(キャパシタ)C1 を形成し、可動
電極4と固定電極3によりコンデンサ(キャパシタ)C
2 を形成し、図2の回路に示す如く、コンデンサC1
2 を直列に接続したものであり、各コンデンサC1
2 は、可動電極4の変位に対応して、静電容量がそれ
ぞれ変化する可変コンデンサとして機能する。コンデン
サC1 とC2 の接続部は零電圧を基準電圧とするグラン
ドに接地されており、また、それぞれ抵抗体R1 ,R2
を介して、オペアンプA1 ,A2 の非反転入力端子に接
続されている。
In the capacitance detecting section 1, for example, as shown in FIG. 4, a movable electrode 4 is arranged at an intermediate position (center position) between a pair of opposed fixed electrodes 2 and 3, and the fixed electrode 2 and the movable electrode 4 are arranged. To form a capacitor C 1 , and the movable electrode 4 and the fixed electrode 3 form a capacitor C 1.
2 is formed, as shown in the circuit of FIG. 2, is obtained by connecting a capacitor C 1 and C 2 in series, each capacitor C 1,
C 2 functions as a variable capacitor whose electrostatic capacitance changes according to the displacement of the movable electrode 4. The connection between the capacitors C 1 and C 2 is grounded to the ground whose reference voltage is zero voltage, and the resistors R 1 and R 2 are respectively connected.
Is connected to the non-inverting input terminals of the operational amplifiers A 1 and A 2 .

【0004】この回路においては、オペアンプA1 ,A
2 とオペアンプA3 を有して増幅回路が形成されてお
り、オペアンプA1 の出力端側はオペアンプA3 の反転
入力端子に接続され、オペアンプA2 の出力端側はオペ
アンプA3 の非反転入力端子に接続されている。
In this circuit, operational amplifiers A 1 , A
An amplifier circuit is formed by including 2 and the operational amplifier A 3 , the output terminal side of the operational amplifier A 1 is connected to the inverting input terminal of the operational amplifier A 3 , and the output terminal side of the operational amplifier A 2 is the non-inverting terminal of the operational amplifier A 3 . It is connected to the input terminal.

【0005】ダイオードブリッジ6の回路の出力端G1
はカップリングコンデンサCc1を介して、出力端G2
同一容量のカップリングコンデンサCC2を介して、それ
ぞれ発振回路として機能する交流の起電用発振器5に接
続されている。この起電用発振器5は交流電圧を発振出
力する。
The output end G 1 of the circuit of the diode bridge 6
Is connected to the AC electromotive oscillator 5 functioning as an oscillation circuit via the coupling capacitor C c1 and the output end G 2 via the coupling capacitor C C2 having the same capacity. The electromotive oscillator 5 oscillates and outputs an AC voltage.

【0006】この静電容量型検出回路では、例えば、容
量検出部1に加速度が加わり、この加速度によって可動
電極4が変位すると、コンデンサC1 の容量とコンデン
サC2 の容量に差が生じる。そして、この静電容量差に
対応する電圧が前記増幅回路によって増幅されて電圧出
力として検出される。
In this capacitance type detection circuit, for example, when acceleration is applied to the capacitance detection section 1 and the movable electrode 4 is displaced by this acceleration, a difference occurs between the capacitances of the capacitors C 1 and C 2 . Then, the voltage corresponding to this capacitance difference is amplified by the amplifier circuit and detected as a voltage output.

【0007】ところで、従来、上記のような静電容量検
出回路は、ダイオード、コンデンサ、抵抗体、オペアン
プ等の個別の部品により構成しており、そのように個別
の部品で回路を構成すると、回路規模が大きくなってし
まったり、回路内の寄生容量や、上記部品の配設により
決まる浮遊容量により、容量検出感度や分解能が低下し
てしまうといった問題があった。
By the way, conventionally, the electrostatic capacitance detection circuit as described above is composed of individual parts such as a diode, a capacitor, a resistor, and an operational amplifier. If the circuit is composed of such individual parts, the circuit is There are problems that the scale becomes large and that the capacitance detection sensitivity and the resolution decrease due to the parasitic capacitance in the circuit and the stray capacitance determined by the arrangement of the above components.

【0008】そこで、それらの問題を解決するために、
静電容量検出回路をIC化することが検討されており、
前記ダイオードブリッジ6の各ダイオドードD1 〜D4
を図3に示すような構造にすることが検討されている。
同図に示すように、各ダイオードは、例えば、n型シリ
コン基板9等の半導体基板内に、p型半導体p+ とn型
半導体n+ とが接合したpn接合領域8が形成され、p
n接合領域8とn型シリコン基板9との間には、p型半
導体p- が介設されて構成されている。このトランジス
タのn型シリコン基板9には、通常、逆バイアスをかけ
て利用されており、pn接合領域8とn型シリコン基板
9との間で寄生バイポーラトランジスタ動作をしないよ
うになっている。
Therefore, in order to solve these problems,
It is being considered to integrate the capacitance detection circuit into an IC,
Each diode D 1 to D 4 of the diode bridge 6
Is being studied for a structure as shown in FIG.
As shown in the figure, in each diode, for example, a pn junction region 8 in which a p-type semiconductor p + and an n-type semiconductor n + are joined is formed in a semiconductor substrate such as an n-type silicon substrate 9, and p
A p-type semiconductor p is interposed between the n-junction region 8 and the n-type silicon substrate 9. A reverse bias is normally applied to the n-type silicon substrate 9 of this transistor for use, and a parasitic bipolar transistor operation is not performed between the pn junction region 8 and the n-type silicon substrate 9.

【0009】[0009]

【発明が解決しようとする課題】ところで、図3に示し
たダイオードにおいては、n型シリコン基板9とp型半
導体p- 領域との間にもpn接合が形成され、このpn
接合は逆バイアス状態になっているために、n型シリコ
ン基板9側からpn接合領域8側にリーク電流が生じる
ことになる。このリーク電流は、室温では殆ど無視でき
る状態となっているが、温度が高くなると、リーク電流
は大きくなり、そのため、回路の周囲温度が50℃以上に
高くなると、このリーク電流による影響を受けて、静電
容量検出回路の検出感度が低くなり、100 ℃を越える温
度では検出動作をしなくなってしまうといった問題があ
った。
By the way, in the diode shown in FIG. 3, a pn junction is formed between the n-type silicon substrate 9 and the p-type semiconductor p region.
Since the junction is in the reverse bias state, a leak current is generated from the n-type silicon substrate 9 side to the pn junction region 8 side. This leak current is almost negligible at room temperature, but the leak current increases as the temperature rises. Therefore, if the ambient temperature of the circuit rises above 50 ° C, it will be affected by this leak current. However, there is a problem that the detection sensitivity of the capacitance detection circuit becomes low and the detection operation is stopped at a temperature exceeding 100 ° C.

【0010】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、周囲温度が例えば50℃以
上の高い温度であっても、静電容量を正確に検出するこ
とができる、温度特性の良い静電容量検出回路を提供す
ることにある。
The present invention has been made to solve the above problems, and an object thereof is to be able to accurately detect electrostatic capacitance even when the ambient temperature is a high temperature of, for example, 50 ° C. or higher. Another object is to provide a capacitance detection circuit having good temperature characteristics.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明は次のように構成されている。すなわち、本
発明は、発振回路と、複数のダイオードを設けて形成さ
れるダイオードブリッジと、静電容量が変化する2つの
可変コンデンサを備え、該2つの可変コンデンサの静電
容量の差を電圧出力として検出する静電容量検出回路に
おいて、前記各ダイオードは半導体基板内にpn接合領
域を形成することによって構成され、これら各ダイオー
ドを形成するpn接合領域の周りを電気絶縁体により形
成した側壁と底壁とを有する箱状の絶縁膜で囲ったこと
を特徴として構成されている。
In order to achieve the above object, the present invention is constructed as follows. That is, the present invention includes an oscillation circuit, a diode bridge formed by providing a plurality of diodes, and two variable capacitors whose capacitances change, and outputs the difference between the capacitances of the two variable capacitors as a voltage output. In the capacitance detection circuit, the diodes are formed by forming pn junction regions in the semiconductor substrate, and side walls and a bottom formed by an electrical insulator around the pn junction regions forming the diodes. It is characterized by being surrounded by a box-shaped insulating film having a wall.

【0012】また、前記絶縁膜により囲まれたダイオー
ドのpn接合領域の外側の半導体基板領域にCMOSプ
ロセスにより形成した発振回路を有するCMOS回路を
設けたことも本発明の特徴的な構成とされている。
It is also a characteristic feature of the present invention that a CMOS circuit having an oscillation circuit formed by a CMOS process is provided in the semiconductor substrate region outside the pn junction region of the diode surrounded by the insulating film. There is.

【0013】[0013]

【作用】上記構成の本発明において、各ダイオードを形
成するpn接合領域の周りは、電気絶縁体により形成し
た側壁と底壁とを有する箱状の絶縁膜により囲われてい
るために、pn接合領域と半導体基板とが電気的に絶縁
され、半導体基板からpn接合領域へのリーク電流の発
生が防止される。そのため、リーク電流による回路動作
への影響がなくなり、周囲温度が高くても静電容量の検
出動作が正確に行われる。
In the present invention having the above-described structure, the pn junction region forming each diode is surrounded by a box-shaped insulating film having a side wall and a bottom wall formed of an electric insulator, so that the pn junction is formed. The region and the semiconductor substrate are electrically insulated from each other, and the generation of leak current from the semiconductor substrate to the pn junction region is prevented. Therefore, the circuit operation is not affected by the leak current, and the capacitance detection operation is accurately performed even when the ambient temperature is high.

【0014】[0014]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、本実施例の説明において、これまで説明し
た例と同一名称部分には同一符号を付し、その重複説明
は省略する。本実施例の静電容量検出回路は、図2に示
した回路図と同様の回路により構成されており、図1に
は、本実施例の静電容量検出回路におけるダイオード構
造が起電用発振器5等を備えたCMOS回路10と共に示
されている。本実施例の静電容量検出回路は、図1に示
すダイオード構造と同じ構造の4つのダイオードD1
4 を設けて、図2の回路のダイオードブリッジ6を形
成しており、本実施例の最も特徴的なことは、各ダイオ
ードD1 〜D4 を形成するpn接合領域8の周りを、シ
リコン酸化物、ポリシリコン等の電気絶縁体により形成
した側壁11と底壁12とを有する箱状の絶縁膜で囲ったこ
とである。
Embodiments of the present invention will be described below with reference to the drawings. In the description of the present embodiment, the same reference numerals will be given to the same names as those in the above-described examples, and the duplicated description will be omitted. The electrostatic capacitance detection circuit of the present embodiment is configured by a circuit similar to the circuit diagram shown in FIG. 2. In FIG. 1, the diode structure in the electrostatic capacitance detection circuit of the present embodiment shows an electromotive oscillator. It is shown with a CMOS circuit 10 with 5, etc. The electrostatic capacitance detection circuit of this embodiment has four diodes D 1 to D 1 having the same structure as the diode structure shown in FIG.
D 4 is provided to form the diode bridge 6 of the circuit of FIG. 2. The most characteristic feature of this embodiment is that the silicon is formed around the pn junction region 8 forming each of the diodes D 1 to D 4. That is, it is surrounded by a box-shaped insulating film having a side wall 11 and a bottom wall 12 formed of an electric insulator such as oxide or polysilicon.

【0015】また、この絶縁膜により囲まれたpn接合
領域8の外側のn型シリコン基板9(半導体基板)領域
には、CMOS(Complementary Metal Oxide Semicond
uctor )プロセスにより形成したCMOS回路10が設け
られており、図2に示す回路図の容量検出部1とダイオ
ードブリッジを除く回路構成は、全てこのCMOS回路
10により構成されている。なお、本実施例において、容
量検出部1はn型シリコン基板9の外側に設けられてい
る。
A CMOS (Complementary Metal Oxide Semicond) is formed in the n-type silicon substrate 9 (semiconductor substrate) region outside the pn junction region 8 surrounded by the insulating film.
The CMOS circuit 10 formed by the uctor) process is provided, and the circuit configuration except the capacitance detection unit 1 and the diode bridge in the circuit diagram shown in FIG.
It is composed of 10. In this embodiment, the capacitance detection unit 1 is provided outside the n-type silicon substrate 9.

【0016】本実施例は以上のように構成されており、
図1に示すダイオード構造を形成するときには、まず、
シリコン酸化物等の絶縁層13がn型シリコン基板9によ
って挟まれた構造の半導体基板を形成する。絶縁層13
は、イオン注入や、シリコンオンイシュレータ技術や、
CVD(Chemical Vapor Deposition )法等によって形
成する。次に、この半導体基板の表面から絶縁層13まで
達する溝を形成し、この溝にはポリシリコンによって側
壁11を形成する。側壁11は、CVD法等によって形成す
る。この結果、この側壁11と前記絶縁層13の底壁12とに
よって、pn接合領域8の周りを囲む箱状の絶縁膜が形
成される。
The present embodiment is configured as described above,
When forming the diode structure shown in FIG. 1, first,
A semiconductor substrate having a structure in which an insulating layer 13 such as silicon oxide is sandwiched between n-type silicon substrates 9 is formed. Insulation layer 13
Ion implantation, silicon on insulator technology,
It is formed by a CVD (Chemical Vapor Deposition) method or the like. Next, a groove reaching from the surface of the semiconductor substrate to the insulating layer 13 is formed, and a side wall 11 is formed of polysilicon in the groove. The side wall 11 is formed by the CVD method or the like. As a result, the side wall 11 and the bottom wall 12 of the insulating layer 13 form a box-shaped insulating film surrounding the pn junction region 8.

【0017】そして、側壁11と底壁12により囲まれたダ
イオードのpn接合領域8の外側のn型シリコン基板9
に、通常のCMOSプロセスにより、図2の回路のダイ
オードD1 〜D4 と容量検出部1を除く回路構成を形成
してCMOS回路10を設ける。次に、n型シリコン9の
表面側に、アルミニウム、金、銅等の膜等により形成し
た金属配線14を設けて、pn接合領域8を形成するp型
半導体p+ とn型半導体n+ とをそれぞれCMOS回路
10と接続する。
Then, the n-type silicon substrate 9 outside the pn junction region 8 of the diode surrounded by the side wall 11 and the bottom wall 12 is formed.
Then, the CMOS circuit 10 is provided by forming the circuit configuration except the diodes D 1 to D 4 and the capacitance detecting section 1 of the circuit of FIG. 2 by a normal CMOS process. Next, a metal wiring 14 formed of a film of aluminum, gold, copper or the like is provided on the surface side of the n-type silicon 9 to form a p-type semiconductor p + and an n-type semiconductor n + which form a pn junction region 8. CMOS circuit
Connect with 10.

【0018】本実施例の静電容量検出回路も従来の静電
容量検出回路と同様に動作し、容量検出部1のコンデン
サC1 とC2 の静電容量差が電圧出力として検出される
が、本実施例では、各ダイオードD1 〜D4 を形成する
pn接合領域8の周りが電気絶縁体により形成した側壁
11と底壁12を有する絶縁膜により囲われているために、
図3に示したダイオード構造を有する静電容量検出回路
において問題となっていたリーク電流が生じることはな
い。そのため、図3に示したダイオード構造を有する静
電容量検出回路のように、周囲温度が高くなると、リー
ク電流の影響により、検出感度が低くなったり、検出動
作をしなくなるといったようなことはなく、たとえ周囲
温度が高くとも、前記コンデンサC1 ,C2 の静電容量
差を正確に検出することができる。
The electrostatic capacitance detection circuit of this embodiment also operates similarly to the conventional electrostatic capacitance detection circuit, and the electrostatic capacitance difference between the capacitors C 1 and C 2 of the capacitance detection unit 1 is detected as a voltage output. In the present embodiment, the sidewalls formed by an electrical insulator are formed around the pn junction region 8 forming each of the diodes D 1 to D 4.
Because it is surrounded by an insulating film having 11 and a bottom wall 12,
The leak current, which has been a problem in the capacitance detection circuit having the diode structure shown in FIG. 3, does not occur. Therefore, unlike the electrostatic capacitance detection circuit having the diode structure shown in FIG. 3, when the ambient temperature rises, the detection sensitivity is not lowered and the detection operation is not stopped due to the influence of the leak current. Even if the ambient temperature is high, the capacitance difference between the capacitors C 1 and C 2 can be accurately detected.

【0019】また、本実施例によれば、起電用発振器5
等の回路をCMOSプロセスにより形成したCMOS回
路10としており、このように、半導体製造技術を応用し
て回路を形成することにより、静電容量検出回路の製造
が容易となり、しかも、CMOS回路は、消費電力が少
なく、動作スピードが速く、集積化が高いために、回路
の小型化や回路の検出精度の向上を図ることができる。
Further, according to this embodiment, the electromotive oscillator 5
Are used as the CMOS circuit 10 formed by the CMOS process. By forming the circuit by applying the semiconductor manufacturing technique in this way, the capacitance detection circuit can be easily manufactured, and the CMOS circuit is Since the power consumption is low, the operation speed is high, and the integration is high, the circuit can be downsized and the detection accuracy of the circuit can be improved.

【0020】なお、本発明は上記実施例に限定されるこ
とはなく様々な実施の態様を採り得る。例えば、上記実
施例では、側壁11の絶縁膜はポリシリコンにより形成し
たが、絶縁膜はポリシリコン以外の電気絶縁体、例え
ば、シリコン酸化物や有機性絶縁物等により形成しても
構わない。
The present invention is not limited to the above-mentioned embodiment, and various embodiments can be adopted. For example, in the above embodiment, the insulating film on the side wall 11 is formed of polysilicon, but the insulating film may be formed of an electric insulator other than polysilicon, such as silicon oxide or an organic insulator.

【0021】また、図1に示したダイオード構造の形成
の仕方は特に限定されるものではなく、適宜設定される
ものであり、例えば、半導体基板を形成するときに、n
型シリコン基板9と絶縁層13とを張り合わせて形成して
も構わない。
The method of forming the diode structure shown in FIG. 1 is not particularly limited and may be set appropriately. For example, when forming a semiconductor substrate, n
The type silicon substrate 9 and the insulating layer 13 may be bonded together.

【0022】さらに、上記実施例では、半導体基板はn
型シリコン基板9と絶縁層13を有する構成としたが、半
導体基板は、n型シリコン基板9以外の、例えばp型シ
リコン基板等の基板と絶縁層13とを有する構成とし、p
型シリコン基板等の基板に絶縁層13が埋め込まれた構造
にしてもよい。
Further, in the above embodiment, the semiconductor substrate is n
Although the semiconductor substrate has a structure including the type silicon substrate 9 and the insulating layer 13, the semiconductor substrate has a structure other than the n type silicon substrate 9, such as a p type silicon substrate, and the insulating layer 13,
The structure may be such that the insulating layer 13 is embedded in a substrate such as a die-type silicon substrate.

【0023】さらに、上記実施例は、容量検出部1とダ
イオードブリッジとを除く回路構成をCMOS回路10に
より形成したが、これらの回路構成は必ずしもCMOS
回路10により形成するとは限らず、例えば、起電用発振
器5と増幅回路のみをCMOS回路により形成しても構
わないし、前記回路構成を全てCMOS回路以外の回路
により形成しても構わない。ただし、上記回路をCMO
S回路10とし、半導体製造技術を応用して回路を形成す
れば、静電容量検出回路の製造が容易となり、しかも、
回路の小型化や回路の検出精度の向上を図ることができ
るため、CMOS回路とすることが望ましい。
Further, in the above embodiment, the circuit configuration except the capacitance detecting section 1 and the diode bridge is formed by the CMOS circuit 10. However, these circuit configurations are not necessarily CMOS.
It is not always formed by the circuit 10. For example, only the electromotive force oscillator 5 and the amplifier circuit may be formed by a CMOS circuit, or all the circuit configurations may be formed by a circuit other than the CMOS circuit. However, if the above circuit is CMO
If the S circuit 10 is used and a circuit is formed by applying semiconductor manufacturing technology, the manufacturing of the capacitance detection circuit becomes easy, and moreover,
A CMOS circuit is preferable because the circuit can be downsized and the detection accuracy of the circuit can be improved.

【0024】さらに、上記実施例では、容量検出部1の
コンデンサC1 とC2 の接続部をグランドに接続して基
準電圧として零電圧を与えているが、零電圧以外の電圧
を基準電圧として与えてもよい。
Further, in the above embodiment, the connection portion of the capacitors C 1 and C 2 of the capacitance detection unit 1 is connected to the ground to give the zero voltage as the reference voltage. However, a voltage other than the zero voltage is used as the reference voltage. May be given.

【0025】さらに、上記実施例では、容量検出部1の
可動電極4の中立位置を固定電極2,3間の中間位置
(中心位置)としたが、この可動電極4の中立位置は必
ずしも固定電極2,3間の中間位置でなくともよく、一
方側の固定電極に寄った位置でもよい。
Further, in the above embodiment, the neutral position of the movable electrode 4 of the capacitance detecting section 1 is set to the intermediate position (center position) between the fixed electrodes 2 and 3, but the neutral position of the movable electrode 4 is not necessarily the fixed electrode. It does not have to be an intermediate position between the two and three, and may be a position closer to the fixed electrode on one side.

【0026】さらに、上記実施例では、例えば、増幅回
路をオペアンプA1 ,A2 ,A3 を有する構成とした
が、増幅回路等の構成は特に限定されるものではなく、
本発明の静電容量検出回路の回路構成は、発振回路と、
複数のダイオードを設けて形成されるダイオードブリッ
ジと、静電容量が変化する2つの可変コンデンサを設
け、これら2つの可変コンデンサの静電容量の差を電圧
出力として検出するように様々に構成されるものであ
る。
Furthermore, in the above embodiment, for example, the amplifier circuit has a configuration having operational amplifiers A 1 , A 2 , and A 3 , but the configuration of the amplifier circuit and the like is not particularly limited.
The circuit configuration of the capacitance detection circuit of the present invention includes an oscillation circuit,
A diode bridge formed by providing a plurality of diodes and two variable capacitors whose electrostatic capacities change are provided, and variously configured to detect a difference in electrostatic capacities of these two variable capacitors as a voltage output. It is a thing.

【0027】さらに、これまでの説明は、加速度センサ
に設けられている静電容量検出回路を例にして説明した
が、本発明の静電容量検出回路は、加速度センサ以外に
も、例えば、圧力、変位、流量、湿度等の被検出対象の
検出情報を検出する様々な容量型センサに用いられるも
のである。
Further, although the above description has been made by taking the electrostatic capacitance detection circuit provided in the acceleration sensor as an example, the electrostatic capacitance detection circuit of the present invention is not limited to the acceleration sensor, and may be, for example, a pressure sensor. , A displacement sensor, a flow sensor, a humidity sensor, and the like, which are used in various capacitive sensors that detect detection information of a detection target.

【0028】[0028]

【発明の効果】本発明によれば、半導体基板内にpn接
合領域を形成することによって構成されている各ダイオ
ードを形成するpn接合領域の周りを、電気絶縁体によ
り形成した側壁と底壁とを有する箱状の絶縁膜で囲った
ことにより、半導体基板からのリーク電流の発生を防ぐ
ことが可能となる。そのため、従来、リーク電流の発生
により引き起こされていた静電容量検出回路の高温(例
えば50℃以上)での感度低下等を防ぐことが可能とな
り、高温でも検出感度の高い、温度特性の良い検出回路
とすることができる。
According to the present invention, a sidewall and a bottom wall formed of an electrical insulator are formed around a pn junction region forming each diode formed by forming a pn junction region in a semiconductor substrate. Since it is surrounded by the box-shaped insulating film having the above, it becomes possible to prevent the generation of a leak current from the semiconductor substrate. As a result, it is possible to prevent the sensitivity detection circuit from lowering its sensitivity at high temperatures (for example, 50 ° C or higher), which has been conventionally caused by the generation of leak current. It can be a circuit.

【0029】また、絶縁膜により囲まれたダイオードの
pn接合領域の外側の半導体基板領域にCMOSプロセ
スにより形成した発振回路を有するCMOS回路を設け
た本発明によれば、半導体製造技術を応用して回路を形
成することにより、静電容量検出回路の製造が容易とな
り、しかも、回路の小型化や回路の検出精度の向上を図
ることができる。
Further, according to the present invention, a CMOS circuit having an oscillation circuit formed by a CMOS process is provided in a semiconductor substrate region outside a pn junction region of a diode surrounded by an insulating film. By forming the circuit, it is possible to easily manufacture the capacitance detection circuit, and it is possible to reduce the size of the circuit and improve the detection accuracy of the circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる静電容量検出回路の一実施例に
おけるダイオード構造を示す構成図である。
FIG. 1 is a configuration diagram showing a diode structure in an embodiment of a capacitance detection circuit according to the present invention.

【図2】静電容量検出回路の一例を示す回路図である。FIG. 2 is a circuit diagram showing an example of a capacitance detection circuit.

【図3】従来のIC化した静電容量検出回路におけるダ
イオード構造を示す説明図である。
FIG. 3 is an explanatory view showing a diode structure in a conventional IC-based capacitance detection circuit.

【図4】静電容量検出回路の容量検出素子の一例を示す
説明図である。
FIG. 4 is an explanatory diagram showing an example of a capacitance detection element of a capacitance detection circuit.

【符号の説明】[Explanation of symbols]

5 起電用発振器 6 ダイオードブリッジ 8 pn接合領域 10 CMOS回路 11 側壁 12 底壁 D1 〜D4 ダイオード C1 ,C2 コンデンサ5 electromotive oscillator 6 diode bridge 8 pn junction regions 10 CMOS circuit 11 side wall 12 bottom wall D 1 to D 4 diodes C 1, C 2 capacitors

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 発振回路と、複数のダイオードを設けて
形成されるダイオードブリッジと、静電容量が変化する
2つの可変コンデンサを備え、該2つの可変コンデンサ
の静電容量の差を電圧出力として検出する静電容量検出
回路において、前記各ダイオードは半導体基板内にpn
接合領域を形成することによって構成され、これら各ダ
イオードを形成するpn接合領域の周りを電気絶縁体に
より形成した側壁と底壁とを有する箱状の絶縁膜で囲っ
たことを特徴とする静電容量検出回路。
1. An oscillating circuit, a diode bridge formed by providing a plurality of diodes, and two variable capacitors whose electrostatic capacities change, the difference between the electrostatic capacities of the two variable capacitors being used as a voltage output. In the capacitance detecting circuit for detecting, each diode is pn in a semiconductor substrate.
An electrostatic capacitor characterized in that it is constituted by forming a junction region, and a pn junction region forming each of these diodes is surrounded by a box-shaped insulating film having a side wall and a bottom wall formed of an electric insulator. Capacitance detection circuit.
【請求項2】 絶縁膜により囲まれたダイオードのpn
接合領域の外側の半導体基板領域にCMOSプロセスに
より形成した発振回路を有するCMOS回路を設けたこ
とを特徴とする請求項1記載の静電容量検出回路。
2. A diode pn surrounded by an insulating film.
The electrostatic capacitance detection circuit according to claim 1, wherein a CMOS circuit having an oscillation circuit formed by a CMOS process is provided in the semiconductor substrate region outside the junction region.
JP29783494A 1994-11-07 1994-11-07 Capacitance detection circuit Pending JPH08136598A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29783494A JPH08136598A (en) 1994-11-07 1994-11-07 Capacitance detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29783494A JPH08136598A (en) 1994-11-07 1994-11-07 Capacitance detection circuit

Publications (1)

Publication Number Publication Date
JPH08136598A true JPH08136598A (en) 1996-05-31

Family

ID=17851762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29783494A Pending JPH08136598A (en) 1994-11-07 1994-11-07 Capacitance detection circuit

Country Status (1)

Country Link
JP (1) JPH08136598A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261654A (en) * 2007-04-10 2008-10-30 Hioki Ee Corp Harmonic measuring device
JP2011033605A (en) * 2009-08-06 2011-02-17 U-Tec Corp Sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261654A (en) * 2007-04-10 2008-10-30 Hioki Ee Corp Harmonic measuring device
JP2011033605A (en) * 2009-08-06 2011-02-17 U-Tec Corp Sensor

Similar Documents

Publication Publication Date Title
US6145384A (en) Capacitive transducer having guard electrode and buffer amlifying means
US5431057A (en) Integratable capacitative pressure sensor
JP3567089B2 (en) Capacitive pressure sensor
US5321989A (en) Integratable capacitative pressure sensor and process for its manufacture
US6167761B1 (en) Capacitance type pressure sensor with capacitive elements actuated by a diaphragm
JP4501320B2 (en) Capacitive humidity sensor
US6713828B1 (en) Monolithic fully-integrated vacuum sealed BiCMOS pressure sensor
Chavan et al. A monolithic fully-integrated vacuum-sealed CMOS pressure sensor
KR20030086228A (en) Pressure sensor
US20220178863A1 (en) Sensor
KR20010032103A (en) Micromechanical differential pressure sensor device
JP3432780B2 (en) Semiconductor pressure sensor
JP7485045B2 (en) Pressure sensor structure, pressure sensor device, and method for manufacturing pressure sensor structure
KR100894660B1 (en) Capacitive sensor
US20170318393A1 (en) System and Method for a High-Ohmic Resistor
JPH08136598A (en) Capacitance detection circuit
JP2789291B2 (en) Pressure sensor
JP3409980B2 (en) Semiconductor pressure sensor
CN109813471A (en) Stress sensor circuit and method of measuring mechanical stress
JPH1114482A (en) Capacitive pressure sensor and method of manufacturing the same
JPH04162779A (en) Semiconductor pressure sensor
JP3370810B2 (en) Capacitive pressure sensor
JPH06323939A (en) Capacitance-type sensor
JPS6114555A (en) Driving system of fet type sensor
JPH0293357A (en) Semiconductor humidity sensor