[go: up one dir, main page]

JPH08125531A - Frequency synthesizer circuit - Google Patents

Frequency synthesizer circuit

Info

Publication number
JPH08125531A
JPH08125531A JP6256755A JP25675594A JPH08125531A JP H08125531 A JPH08125531 A JP H08125531A JP 6256755 A JP6256755 A JP 6256755A JP 25675594 A JP25675594 A JP 25675594A JP H08125531 A JPH08125531 A JP H08125531A
Authority
JP
Japan
Prior art keywords
signal
voltage
frequency
offset
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6256755A
Other languages
Japanese (ja)
Inventor
Naoki Matsuo
直紀 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6256755A priority Critical patent/JPH08125531A/en
Publication of JPH08125531A publication Critical patent/JPH08125531A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: To provide a frequency synthesizer circuit which can inhibit the phase fluctuation of an RF modulation signal owing to disturbance and whose modulation accuracy is satisfactory. CONSTITUTION: An offset signal generation circuit 4 generate offset voltage for dissolving the fluctuation of the frequency by the disturbance signal based on the disturbance signal becoming a cause for fluctuating the frequency of a local oscillation signal being the output of a voltage control oscillator 6. An offset signal addition circuit 5 adds offset voltage from the offset signal generation circuit 4 to turning voltage and supplies it to the voltage control oscillator 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ディジタル方式の移動
体通信装置に代表される、時分割された複数個の通信ス
ロットを使用して通信を行う通信装置に搭載される、周
波数シンセサイザ回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer circuit mounted on a communication device typified by a digital mobile communication device for performing communication using a plurality of time-divided communication slots. It is a thing.

【0002】[0002]

【従来の技術】時分割された複数個の通信スロットを使
用して通信を行う通信装置に搭載される、従来の周波数
シンセサイザ回路は、図5に示すように、基準発振器3
1と、位相比較器32と、低域通過フィルタ33と、電
圧制御発振器34と、ミキサ35と、比較分周器36と
を備えていた。基準発振器31は、周波数シンセサイザ
回路の周波数切換幅の基準となる周波数信号を発生して
位相比較器32に出力する。位相比較器32は、基準発
振器31からの周波数信号と比較分周器36からの分周
出力信号との位相差を検出し、その位相差に応じた電圧
を低域通過フィルタ33に供給する。低域通過フィルタ
33は、位相比較器32からの電圧を積分してチューニ
ング電圧として電圧制御発振器34に出力する。電圧制
御発振器34は、低域通過フィルタ33からのチューニ
ング電圧に応じた周波数信号を生成し、局部発振信号と
してミキサ35および比較分周器36に出力する。ミキ
サ35は、バースト電源制御信号によって電源を制御さ
れ、電圧制御発振器34からの局部発振信号とIF変調
信号とに基づいて、バースト期間にのみRF変調信号を
出力する。比較分周器36は、電圧制御発振器34から
の局部発振信号を、図外の制御部からの分周比データに
応じて分周し、その分周出力を位相比較器32に出力す
る。
2. Description of the Related Art As shown in FIG. 5, a conventional frequency synthesizer circuit mounted in a communication device for performing communication using a plurality of time-divided communication slots has a reference oscillator 3 as shown in FIG.
1, the phase comparator 32, the low pass filter 33, the voltage controlled oscillator 34, the mixer 35, and the comparison frequency divider 36. The reference oscillator 31 generates a frequency signal that serves as a reference for the frequency switching width of the frequency synthesizer circuit, and outputs it to the phase comparator 32. The phase comparator 32 detects a phase difference between the frequency signal from the reference oscillator 31 and the frequency-divided output signal from the comparison frequency divider 36, and supplies a voltage according to the phase difference to the low-pass filter 33. The low pass filter 33 integrates the voltage from the phase comparator 32 and outputs it as a tuning voltage to the voltage controlled oscillator 34. The voltage controlled oscillator 34 generates a frequency signal according to the tuning voltage from the low pass filter 33, and outputs it as a local oscillation signal to the mixer 35 and the comparison frequency divider 36. The power supply of the mixer 35 is controlled by the burst power supply control signal, and based on the local oscillation signal and the IF modulation signal from the voltage controlled oscillator 34, the mixer 35 outputs the RF modulation signal only in the burst period. The comparison frequency divider 36 frequency-divides the local oscillation signal from the voltage controlled oscillator 34 according to the frequency division ratio data from the control unit (not shown), and outputs the frequency division output to the phase comparator 32.

【0003】ミキサ35は、図6に示すように、バッフ
ァ38と、ミキサ部39と、アンプ40とを備えてい
た。
As shown in FIG. 6, the mixer 35 has a buffer 38, a mixer section 39, and an amplifier 40.

【0004】[0004]

【発明が解決しようとする課題】一般に、移動局では、
消費電流低減のため、送信、受信を行わない期間は、電
源を通電しておく必要の無い回路は電源を落としてい
る。この電源のオン・オフは、図7の(a)に示すよう
なバースト電源制御信号により制御している。ところ
で、最近のミキサ35の構成としては、上記のように、
ミキサ部39だけではなく、局部発振信号入力端とミキ
サ部39との間にバッファ38を持たせたり、周波数変
換後の利得を稼ぐためにアンプ40を設けた構成が主流
であり、これにより消費電流が増加している。したがっ
てミキサ35はバースト電源制御信号により電源制御を
行う必要がある。
Generally, in a mobile station,
In order to reduce current consumption, circuits that do not need to be energized are turned off during periods when neither transmission nor reception is performed. Turning on / off of the power source is controlled by a burst power source control signal as shown in FIG. By the way, as a recent configuration of the mixer 35, as described above,
In addition to the mixer section 39, a buffer 38 is provided between the local oscillation signal input end and the mixer section 39, and an amplifier 40 is provided to obtain a gain after frequency conversion. The current is increasing. Therefore, the mixer 35 needs to control the power supply by the burst power supply control signal.

【0005】ところが、ミキサ35の局部発振信号入力
端のインピーダンスは、高周波帯では電力供給の関係か
ら50Ωになっていることが多いが、電源が常に供給さ
れているときのみ保証しているのが現状で、電源がバー
スト電源制御信号により制御されている状態での50Ω
整合性は、電源供給されているときだけとなる。このた
め、バースト電源制御信号の立ち上がり、立ち下がりで
はインピーダンスの変化が生じる結果となる。
However, the impedance of the local oscillation signal input end of the mixer 35 is often 50 Ω in the high frequency band due to the power supply, but it is guaranteed only when the power is constantly supplied. Currently, 50 Ω when the power supply is controlled by the burst power supply control signal
Consistency is only when power is applied. Therefore, the impedance changes at the rise and fall of the burst power control signal.

【0006】また、電圧制御発振器34は、ミキサ35
の局部発振信号入力端の入力インピーダンスによって、
入力であるチューニング電圧と出力である局部発振信号
の周波数との特性が、例えば図8に実線で示す状態から
一点鎖線で示す状態のように変化する。このため、例え
ば次のような現象が発生する。いま、電圧制御発振器3
4の出力である局部発振信号の周波数fがf0にロック
している状態でのチューニング電圧VtがVt0であっ
たとする。この状態でミキサ35の局部発振信号入力端
の入力インピーダンスがバースト電源制御信号による電
源制御によって変化したとき、電圧制御発振器6の特性
は瞬時的に図8の実線の状態から一点鎖線の状態に変化
する。この変化した瞬間のチューニング電圧VtはVt
0を保持していると考えられるので、局部発振信号の周
波数すなわち発振周波数f0が図8の矢印Aのようにf
1へ遷移しようと一瞬揺らぐ。しかし、周波数シンセサ
イザ回路はロックが外れたと判断し、図8に一点鎖線で
示す特性にしたがって、例えば図8の矢印Bのような遷
移を経てf0へ収束しようと動作し、結果として、チュ
ーニング電圧VtがVt1に落ちつく。すなわち、チュ
ーニング電圧Vtは図7の(b)に示すように変化し、
発振周波数fは図7の(c)に示すように変化する。こ
の収束速度は周波数シンセサイザ回路が持つループ特性
で決定されるが、その特性によっては、周波数のゆらぎ
がRF変調信号の立ち上がり部での位相変動につなが
り、変調精度を悪化させる。
The voltage controlled oscillator 34 includes a mixer 35.
Depending on the input impedance of the local oscillation signal input end of
The characteristics of the tuning voltage that is the input and the frequency of the local oscillation signal that is the output change, for example, from the state shown by the solid line in FIG. 8 to the state shown by the alternate long and short dash line. Therefore, for example, the following phenomenon occurs. Now voltage controlled oscillator 3
It is assumed that the tuning voltage Vt is Vt0 when the frequency f of the local oscillation signal which is the output of No. 4 is locked at f0. In this state, when the input impedance of the local oscillation signal input terminal of the mixer 35 is changed by the power supply control by the burst power supply control signal, the characteristic of the voltage controlled oscillator 6 is instantaneously changed from the solid line state in FIG. 8 to the dashed line state. To do. The tuning voltage Vt at the moment of this change is Vt
Since it is considered that 0 is held, the frequency of the local oscillation signal, that is, the oscillation frequency f0 is f as shown by arrow A in FIG.
Shake for a moment to transition to 1. However, the frequency synthesizer circuit determines that the lock is released, and operates according to the characteristic indicated by the alternate long and short dash line in FIG. 8 so as to converge to f0 through the transition shown by arrow B in FIG. 8, resulting in the tuning voltage Vt. Settles on Vt1. That is, the tuning voltage Vt changes as shown in FIG.
The oscillation frequency f changes as shown in FIG. The convergence speed is determined by the loop characteristic of the frequency synthesizer circuit. Depending on the characteristic, the fluctuation of the frequency leads to the phase fluctuation at the rising portion of the RF modulation signal and deteriorates the modulation accuracy.

【0007】このように従来の周波数シンセサイザ回路
では、ミキサ35の電源のオン・オフによりRF変調信
号の位相が変動し、変調精度が悪化するという問題があ
った。本発明はかかる事情に鑑みて成されたものであ
り、外乱によるRF変調信号の位相変動を阻止でき、変
調精度の良好な周波数シンセサイザ回路を提供すること
を目的とする。
As described above, the conventional frequency synthesizer circuit has a problem that the phase of the RF modulation signal fluctuates due to ON / OFF of the power supply of the mixer 35, and the modulation accuracy deteriorates. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a frequency synthesizer circuit that can prevent a phase variation of an RF modulation signal due to a disturbance and that has good modulation accuracy.

【0008】[0008]

【課題を解決するための手段】本発明は、電圧制御発振
器の出力である局部発振信号の周波数を変動させる原因
となる外乱信号に基づいて、その外乱信号による周波数
の変動を打ち消すためのオフセット電圧を発生するオフ
セット信号発生回路と、オフセット信号発生回路からの
オフセット電圧をチューニング電圧に加算して電圧制御
発振器に供給するオフセット信号加算回路と、を備えた
ことを特徴としている。
According to the present invention, an offset voltage for canceling the fluctuation of the frequency due to the disturbance signal based on the disturbance signal which causes the fluctuation of the frequency of the local oscillation signal which is the output of the voltage controlled oscillator. Is provided, and an offset signal adding circuit that adds the offset voltage from the offset signal generating circuit to the tuning voltage and supplies the voltage to the voltage controlled oscillator.

【0009】[0009]

【作用】オフセット信号発生回路は、電圧制御発振器の
出力である局部発振信号の周波数を変動させる原因とな
る外乱信号に基づいて、その外乱信号による周波数の変
動を打ち消すためのオフセット電圧を発生する。オフセ
ット信号加算回路は、オフセット信号発生回路からのオ
フセット電圧をチューニング電圧に加算して電圧制御発
振器に供給する。
The offset signal generating circuit generates an offset voltage for canceling the fluctuation of the frequency due to the disturbance signal, based on the disturbance signal which causes the fluctuation of the frequency of the local oscillation signal output from the voltage controlled oscillator. The offset signal addition circuit adds the offset voltage from the offset signal generation circuit to the tuning voltage and supplies the tuning voltage to the voltage controlled oscillator.

【0010】[0010]

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図1は本発明の一実施例における周波数シン
セサイザ回路の回路ブロック図で、この周波数シンセサ
イザ回路は、基準発振器1と、位相比較器2と、低域通
過フィルタ3と、オフセット信号発生回路4と、オフセ
ット信号加算回路5と、電圧制御発振器6と、ミキサ7
と、比較分周器8とを備えている。基準発振器1は、周
波数シンセサイザ回路の周波数切換幅の基準となる周波
数信号を発生して位相比較器2に出力する。位相比較器
2は、基準発振器1からの周波数信号と比較分周器8か
らの分周出力信号との位相差を検出し、その位相差に応
じた電圧を低域通過フィルタ3に供給する。低域通過フ
ィルタ3は、位相比較器2からの電圧を積分してチュー
ニング電圧としてオフセット信号加算回路5に出力す
る。オフセット信号発生回路4は、バースト電源制御信
号に基づいてオフセット電圧を生成してオフセット信号
加算回路5に出力する。オフセット信号加算回路5は、
低域通過フィルタ3からのチューニング電圧にオフセッ
ト信号発生回路4からのオフセット電圧を加算して、補
正されたチューニング電圧として電圧制御発振器6に出
力する。電圧制御発振器6は、オフセット信号加算回路
5からのチューニング電圧に応じた周波数信号を生成
し、局部発振信号としてミキサ7および比較分周器8に
出力する。ミキサ7は、バースト電源制御信号によって
電源を制御され、電圧制御発振器6からの局部発振信号
とIF変調信号とに基づいて、バースト期間にのみRF
変調信号を出力する。比較分周器8は、電圧制御発振器
6からの局部発振信号を、図外の制御部からの分周比デ
ータに応じて分周し、その分周出力を位相比較器2に出
力する。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a circuit block diagram of a frequency synthesizer circuit according to an embodiment of the present invention. This frequency synthesizer circuit includes a reference oscillator 1, a phase comparator 2, a low pass filter 3, an offset signal generating circuit 4, Offset signal addition circuit 5, voltage controlled oscillator 6, mixer 7
And a comparison frequency divider 8. The reference oscillator 1 generates a frequency signal serving as a reference of the frequency switching width of the frequency synthesizer circuit and outputs it to the phase comparator 2. The phase comparator 2 detects a phase difference between the frequency signal from the reference oscillator 1 and the frequency-divided output signal from the comparison frequency divider 8 and supplies a voltage according to the phase difference to the low pass filter 3. The low pass filter 3 integrates the voltage from the phase comparator 2 and outputs it as a tuning voltage to the offset signal addition circuit 5. The offset signal generation circuit 4 generates an offset voltage based on the burst power supply control signal and outputs it to the offset signal addition circuit 5. The offset signal addition circuit 5
The offset voltage from the offset signal generation circuit 4 is added to the tuning voltage from the low pass filter 3 and the corrected voltage is output to the voltage controlled oscillator 6. The voltage controlled oscillator 6 generates a frequency signal according to the tuning voltage from the offset signal addition circuit 5, and outputs it as a local oscillation signal to the mixer 7 and the comparison frequency divider 8. The power supply of the mixer 7 is controlled by the burst power supply control signal, and based on the local oscillation signal from the voltage controlled oscillator 6 and the IF modulation signal, the mixer 7 outputs RF only during the burst period.
Output modulated signal. The comparison frequency divider 8 frequency-divides the local oscillation signal from the voltage controlled oscillator 6 according to the frequency division ratio data from the control unit (not shown), and outputs the frequency division output to the phase comparator 2.

【0011】図2はオフセット信号発生回路4の回路図
で、このオフセット信号発生回路4は、演算増幅器OP
1と、可変抵抗器VR1とを備えている。演算増幅器O
P1の出力端は演算増幅器OP1の反転入力端および可
変抵抗器VR1の摺動子に接続されており、演算増幅器
OP1の非反転入力端および可変抵抗器VR1の一端は
接地されている。可変抵抗器VR1の他端はバースト電
源制御信号の供給源に接続されている。
FIG. 2 is a circuit diagram of the offset signal generating circuit 4. The offset signal generating circuit 4 is an operational amplifier OP.
1 and a variable resistor VR1. Operational amplifier O
The output terminal of P1 is connected to the inverting input terminal of the operational amplifier OP1 and the slider of the variable resistor VR1, and the non-inverting input terminal of the operational amplifier OP1 and one end of the variable resistor VR1 are grounded. The other end of the variable resistor VR1 is connected to the supply source of the burst power supply control signal.

【0012】図3はオフセット信号加算回路5の回路図
で、このオフセット信号加算回路5は、演算増幅器OP
2と、抵抗器R1〜R4とを備えている。演算増幅器O
P2の出力端は抵抗器R1を介して演算増幅器OP2の
非反転入力端および抵抗器R2の一端に接続されてお
り、演算増幅器OP2の反転入力端は抵抗器R3の一端
および抵抗器R4の一端に接続されている。抵抗器R2
の他端はオフセット信号発生回路4の出力端に接続され
ており、抵抗器R3の他端は低域通過フィルタ3の出力
端に接続されている。抵抗器R4の他端は接地されてい
る。
FIG. 3 is a circuit diagram of the offset signal adder circuit 5. The offset signal adder circuit 5 is an operational amplifier OP.
2 and resistors R1 to R4. Operational amplifier O
The output terminal of P2 is connected to the non-inverting input terminal of the operational amplifier OP2 and one end of the resistor R2 via the resistor R1, and the inverting input terminal of the operational amplifier OP2 is connected to one end of the resistor R3 and one end of the resistor R4. It is connected to the. Resistor R2
Is connected to the output end of the offset signal generating circuit 4, and the other end of the resistor R3 is connected to the output end of the low pass filter 3. The other end of the resistor R4 is grounded.

【0013】次に動作を説明する。図4の(a)に示す
ようなバースト電源制御信号がオフセット信号発生回路
4に入力されると、オフセット信号発生回路4は、バー
スト電源制御信号を反転させ、かつレベルを変化させ
て、図4の(b)に示すような信号をオフセット信号加
算回路5に出力する。すなわち、図2の可変抵抗器VR
1によりレベルが調整され、演算増幅器OP1により構
成されるインバータにより極性が反転される。オフセッ
ト信号加算回路5は、オフセット信号発生回路4からの
信号と、低域通過フィルタ3からの図4の(c)に示す
ような信号とを加算し、図4の(d)に示すような信号
を電圧制御発振器6に出力する。すなわち、図3に示す
演算増幅器OP2により構成される差動増幅器により、
オフセット信号発生回路4からの信号と低域通過フィル
タ3からの信号とが差動増幅される。
Next, the operation will be described. When the burst power supply control signal as shown in FIG. 4A is input to the offset signal generation circuit 4, the offset signal generation circuit 4 inverts the burst power supply control signal and changes the level of the burst power supply control signal. The signal as shown in (b) is output to the offset signal addition circuit 5. That is, the variable resistor VR of FIG.
The level is adjusted by 1 and the polarity is inverted by the inverter configured by the operational amplifier OP1. The offset signal adding circuit 5 adds the signal from the offset signal generating circuit 4 and the signal from the low-pass filter 3 as shown in FIG. 4C, and outputs the signal as shown in FIG. 4D. The signal is output to the voltage controlled oscillator 6. That is, by the differential amplifier configured by the operational amplifier OP2 shown in FIG.
The signal from the offset signal generation circuit 4 and the signal from the low pass filter 3 are differentially amplified.

【0014】ところで、いま、電圧制御発振器6の出力
である局部発振信号の周波数はf0にロックされてお
り、ミキサ7には電源が供給されていないものとする。
この状態でミキサ7に加わるバースト電源制御信号によ
ってミキサ7が動作すると、ミキサ7の局部発振信号入
力端の入力インピーダンスが変動し、電圧制御発振器6
の出力端とミキサ7の局部発振信号入力端との整合性が
変化して、上記のように、電圧制御発振器6のチューニ
ング電圧と発振周波数との特性が図8に実線で示す状態
から一点鎖線で示す状態に変化する。このため、オフセ
ット信号発生回路4およびオフセット信号加算回路5が
設けられていないとすれば、周波数変動が生じ、図8に
矢印Bで示すような遷移を経て周波数がf0に収束す
る。
By the way, it is assumed that the frequency of the local oscillation signal output from the voltage controlled oscillator 6 is locked at f0 and the mixer 7 is not supplied with power.
When the mixer 7 is operated by the burst power supply control signal applied to the mixer 7 in this state, the input impedance of the local oscillation signal input end of the mixer 7 fluctuates, and the voltage controlled oscillator 6
Of the tuning voltage and the oscillation frequency of the voltage controlled oscillator 6 changes from the state shown by the solid line in FIG. 8 to the one-dot chain line as described above. The state changes to. Therefore, if the offset signal generation circuit 4 and the offset signal addition circuit 5 are not provided, frequency fluctuation occurs and the frequency converges to f0 through the transition shown by the arrow B in FIG.

【0015】このとき、バースト電源制御信号のオフ期
間とオン期間との差は、チューニング電圧Vtに関して
はVt0とVt1との差で現れる。したがって本実施例
のように、オフセット信号発生回路4およびオフセット
信号加算回路5を設けて、電圧制御発振器6のチューニ
ング電圧入力端に、バースト電源制御信号に同期してオ
フ期間ではチューニング電圧Vt0が、またオン期間で
はチューニング電圧Vt1が予め加えられるようにすれ
ば、ミキサ7の入力インピーダンスが変動しても、電圧
制御発振器6の発振周波数f0は図7の(e)に示すよ
うに変化しない。このため、ミキサ7の電源オン・オフ
時にもRF変調信号の位相が変動せず、変調精度を良好
に維持できる。
At this time, the difference between the off period and the on period of the burst power supply control signal appears as the difference between Vt0 and Vt1 with respect to the tuning voltage Vt. Therefore, as in the present embodiment, the offset signal generation circuit 4 and the offset signal addition circuit 5 are provided so that the tuning voltage Vt0 is supplied to the tuning voltage input terminal of the voltage controlled oscillator 6 in the off period in synchronization with the burst power supply control signal. If the tuning voltage Vt1 is applied in advance during the ON period, the oscillation frequency f0 of the voltage controlled oscillator 6 does not change as shown in (e) of FIG. 7 even if the input impedance of the mixer 7 changes. Therefore, the phase of the RF modulation signal does not change even when the mixer 7 is powered on / off, and good modulation accuracy can be maintained.

【0016】[0016]

【発明の効果】以上説明したように本発明によれば、電
圧制御発振器の出力である局部発振信号の周波数を変動
させる原因となる外乱信号に基づいて、その外乱信号に
よる周波数の変動を打ち消すためのオフセット電圧を発
生するオフセット信号発生回路と、オフセット信号発生
回路からのオフセット電圧をチューニング電圧に加算し
て電圧制御発振器に供給するオフセット信号加算回路
と、を備えたので、外乱によるRF変調信号の位相変動
を阻止でき、変調精度を良好に維持できる。
As described above, according to the present invention, on the basis of the disturbance signal which causes the frequency of the local oscillation signal which is the output of the voltage controlled oscillator, the frequency fluctuation due to the disturbance signal is canceled. Since an offset signal generating circuit for generating the offset voltage of (1) and an offset signal adding circuit for adding the offset voltage from the offset signal generating circuit to the tuning voltage and supplying it to the voltage controlled oscillator are provided, Phase fluctuations can be prevented, and good modulation accuracy can be maintained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における周波数シンセサイザ
回路の回路ブロック図である。
FIG. 1 is a circuit block diagram of a frequency synthesizer circuit according to an embodiment of the present invention.

【図2】本発明の一実施例における周波数シンセサイザ
回路に備えられたオフセット信号発生回路の回路図であ
る。
FIG. 2 is a circuit diagram of an offset signal generation circuit provided in a frequency synthesizer circuit according to an embodiment of the present invention.

【図3】本発明の一実施例における周波数シンセサイザ
回路に備えられたオフセット信号加算回路の回路図であ
る。
FIG. 3 is a circuit diagram of an offset signal addition circuit provided in a frequency synthesizer circuit according to an embodiment of the present invention.

【図4】本発明の一実施例における周波数シンセサイザ
回路の各部信号波形図である。
FIG. 4 is a signal waveform diagram of each part of the frequency synthesizer circuit in the embodiment of the present invention.

【図5】従来の周波数シンセサイザ回路の回路ブロック
図である。
FIG. 5 is a circuit block diagram of a conventional frequency synthesizer circuit.

【図6】従来の周波数シンセサイザ回路に備えられたミ
キサの回路図である。
FIG. 6 is a circuit diagram of a mixer included in a conventional frequency synthesizer circuit.

【図7】従来の周波数シンセサイザ回路の各部信号波形
図である。
FIG. 7 is a signal waveform diagram of each part of a conventional frequency synthesizer circuit.

【図8】電圧制御発振器の入出力特性の説明図である。FIG. 8 is an explanatory diagram of input / output characteristics of the voltage controlled oscillator.

【符号の説明】[Explanation of symbols]

4 オフセット信号発生回路 5 オフセット信号加算回路 6 電圧制御発振器 4 Offset signal generation circuit 5 Offset signal addition circuit 6 Voltage controlled oscillator

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03L 7/093 Continuation of front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display area H03L 7/093

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電圧制御発振器の出力である局部発振信
号の周波数を変動させる原因となる外乱信号に基づい
て、その外乱信号による前記周波数の変動を打ち消すた
めのオフセット電圧を発生するオフセット信号発生回路
と、 前記オフセット信号発生回路からのオフセット電圧をチ
ューニング電圧に加算して前記電圧制御発振器に供給す
るオフセット信号加算回路と、 を備えたことを特徴とする周波数シンセサイザ回路。
1. An offset signal generation circuit for generating an offset voltage for canceling the fluctuation of the frequency due to the disturbance signal, based on the disturbance signal which causes the frequency of the local oscillation signal output from the voltage controlled oscillator to fluctuate. And an offset signal adding circuit for adding an offset voltage from the offset signal generating circuit to a tuning voltage and supplying the voltage to the voltage-controlled oscillator, the frequency synthesizer circuit.
JP6256755A 1994-10-21 1994-10-21 Frequency synthesizer circuit Pending JPH08125531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6256755A JPH08125531A (en) 1994-10-21 1994-10-21 Frequency synthesizer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6256755A JPH08125531A (en) 1994-10-21 1994-10-21 Frequency synthesizer circuit

Publications (1)

Publication Number Publication Date
JPH08125531A true JPH08125531A (en) 1996-05-17

Family

ID=17296999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6256755A Pending JPH08125531A (en) 1994-10-21 1994-10-21 Frequency synthesizer circuit

Country Status (1)

Country Link
JP (1) JPH08125531A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825731B2 (en) 2001-03-27 2004-11-30 Nec Electronics Corporation Voltage controlled oscillator with frequency stabilized and PLL circuit using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825731B2 (en) 2001-03-27 2004-11-30 Nec Electronics Corporation Voltage controlled oscillator with frequency stabilized and PLL circuit using the same

Similar Documents

Publication Publication Date Title
US5943613A (en) Method and apparatus for reducing standby current in communications equipment
US5963100A (en) Frequency synthesizer having a speed-up circuit
US6215363B1 (en) Low noise low power charge pump system for phase lock loop
JP3279957B2 (en) Portable wireless devices
GB2360887A (en) Clock Generator
JP2842847B2 (en) PLL synthesizer circuit
JPH10163757A (en) Voltage controlled oscillator
JPH08125531A (en) Frequency synthesizer circuit
JPH09186587A (en) Pll circuit
JP3326286B2 (en) PLL frequency synthesizer circuit
JP3334565B2 (en) Frequency synthesizer
JP3203119B2 (en) Frequency synthesizer circuit
JP3176313B2 (en) PLL synthesizer circuit
JPH11261414A (en) Frequency synthesizer
JP3008938B1 (en) PLL circuit
JPH07288468A (en) Feedforward control type phase locked loop circuit
JP3053838B2 (en) Video intermediate frequency circuit
JP3393172B2 (en) Frequency hopping oscillator
JP2000022533A (en) Frequency synthesizer
JP3433030B2 (en) Radio receiver
JP2806661B2 (en) Double loop type PLL circuit
JP3248453B2 (en) Oscillator
JP2860177B2 (en) Phase locked loop
JPH09224057A (en) Fsk modulation circuit
JPH09200050A (en) Phase locked loop circuit