JPH08116164A - Manufacture of solder precoated substrate - Google Patents
Manufacture of solder precoated substrateInfo
- Publication number
- JPH08116164A JPH08116164A JP25189494A JP25189494A JPH08116164A JP H08116164 A JPH08116164 A JP H08116164A JP 25189494 A JP25189494 A JP 25189494A JP 25189494 A JP25189494 A JP 25189494A JP H08116164 A JPH08116164 A JP H08116164A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pattern
- connection pattern
- electrode
- electrode patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電極パターンの上の半
田が均一な高さになるようにした半田プリコート基板の
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a solder precoated substrate in which the solder on an electrode pattern has a uniform height.
【0002】[0002]
【従来の技術】近年、電子部品の高集積化にともない、
SOP、QFP、BGA(ボールグリッドアレイ)等の
ように、多数の電極を有する電子部品が増えている。従
って、これらの電子部品を実装するための基板にも、多
数の電極パターンが群をなした状態で形成される。そし
て、半田プリコート基板とは、これら多数の電極パター
ンに、予め半田付け用の半田部を形成した基板である。2. Description of the Related Art In recent years, with high integration of electronic parts,
Electronic parts such as SOP, QFP, BGA (ball grid array), etc., which have a large number of electrodes, are increasing in number. Therefore, a large number of electrode patterns are formed in groups on a substrate for mounting these electronic components. The solder pre-coated substrate is a substrate in which solder portions for soldering are previously formed on these many electrode patterns.
【0003】さて、この半田プリコート基板を形成する
につき、電極パターンに半田部を形成する必要がある
が、その方法として、メッキ法、有機酸半田法、クリー
ム半田印刷リフロー法などが知られている。When forming this solder pre-coated substrate, it is necessary to form a solder portion on the electrode pattern. As a method therefor, a plating method, an organic acid solder method, a cream solder printing reflow method and the like are known. .
【0004】[0004]
【発明が解決しようとする課題】ところで、半田部を形
成する手法はどれであれ、従来の半田プリコートの製造
方法では、電極パターンのみに独立した半田部を形成す
るものであった。しかしながら、上述したように一つの
電子部品あたりの電極パターンの個数が増えた場合、そ
れぞれの電極パターンに形成される半田部の高さにばら
つきを生じやすい。このばらつきがあると、後工程で電
子部品を基板に搭載する際、電子部品のリード又はバン
プなどの多数の電極の内、半田部に載るものもあれば、
載らないものもあるようになる。その結果、電子部品の
接着工程が終了した際に、半田オープンなどの接着不良
を生ずることになる。このように、従来の半田プリコー
ト基板の製造方法では、電極パターンの上の半田の高さ
にばらついて、電子部品の接着不良を招来しやすいとい
う問題点があった。Whatever method is used to form the solder portion, the conventional solder precoat manufacturing method forms the independent solder portion only on the electrode pattern. However, as described above, when the number of electrode patterns per electronic component increases, the height of the solder portion formed on each electrode pattern tends to vary. If there is this variation, when mounting the electronic component on the substrate in a later process, among the many electrodes such as leads or bumps of the electronic component, some may be mounted on the solder part,
Some things will not be listed. As a result, when the bonding process of the electronic components is completed, defective bonding such as solder opening occurs. As described above, the conventional method for manufacturing a solder pre-coated substrate has a problem that the height of the solder on the electrode pattern varies, which easily causes defective adhesion of electronic components.
【0005】そこで本発明は、均一な高さの半田部を形
成できる半田プリコート基板の製造方法を提供すること
を目的とする。Therefore, it is an object of the present invention to provide a method for manufacturing a solder pre-coated substrate capable of forming a solder portion having a uniform height.
【0006】[0006]
【課題を解決するための手段】本発明の半田プリコート
基板の製造方法は、電子部品の電極が搭載されるべき多
数の電極パターンと、これらの電極パターンの全部又は
一部を互いに接続する連結パターンを含む回路パターン
を、基板に形成するステップと、電極パターン及び又は
連結パターンに半田を供給し、この半田を溶融させるこ
とにより、連結パターンを介して電極パターン上の半田
を流動させるステップと、連結パターンと連結パターン
の上の半田の全部又は一部を除去して、除去された連結
パターンによって接続されている電極パターン同士を電
気的に非接続の状態にするステップとを有する。A method of manufacturing a solder pre-coated substrate according to the present invention comprises a large number of electrode patterns on which electrodes of electronic parts are to be mounted, and a connecting pattern for connecting all or a part of these electrode patterns to each other. A step of forming a circuit pattern including a wiring pattern on the substrate, supplying solder to the electrode pattern and / or the connection pattern, and melting the solder to flow the solder on the electrode pattern through the connection pattern; Removing all or a part of the solder on the pattern and the connection pattern so that the electrode patterns connected by the removed connection pattern are electrically disconnected.
【0007】[0007]
【作用】上記構成において、半田が溶融した状態におい
て、半田の表面張力によって、半田は比較的多く供給さ
れた電極パターンの上から、比較的少なく供給された電
極パターンの上へ移動する。これにより、電極パターン
上の半田の量のばらつきが解消され、均一な高さを有す
る半田部が、各電極パターン上に形成されることにな
る。そして、上記除去工程により、電極パターン同士の
短絡をとき、電子部品の搭載工程に備えることができ
る。In the above structure, when the solder is melted, the surface tension of the solder causes the solder to move from the electrode pattern supplied with a relatively large amount to the electrode pattern supplied with a relatively small amount. As a result, variations in the amount of solder on the electrode patterns are eliminated, and solder portions having a uniform height are formed on each electrode pattern. Then, by the above removing step, a short circuit between the electrode patterns can be prepared for the electronic component mounting step.
【0008】[0008]
【実施例】次に図面を参照しながら、本発明の実施例を
説明する。Embodiments of the present invention will now be described with reference to the drawings.
【0009】図1は、本発明の第1の実施例における半
田プリコート基板の拡大平面図、図2は本発明の第1の
実施例における半田プリコート基板の拡大斜視図、図
3、図4、図5は本発明の第1の実施例における半田プ
リコート基板の拡大側面図である。まず、図1から図5
を参照しながら、本発明の半田プリコート基板の製造方
法の基本形(第1の実施例;2つの電極パターンを取り
扱う例)について説明する。FIG. 1 is an enlarged plan view of a solder precoated substrate according to the first embodiment of the present invention, and FIG. 2 is an enlarged perspective view of the solder precoated substrate according to the first embodiment of the present invention, FIGS. FIG. 5 is an enlarged side view of the solder precoated substrate in the first embodiment of the present invention. First, FIG. 1 to FIG.
The basic form of the method for manufacturing a solder pre-coated substrate of the present invention (first embodiment; an example of handling two electrode patterns) will be described with reference to FIG.
【0010】図1において、1は基板、2、3は基板1
の表面に形成された2つの電極パターンである。これら
電極パターン2、3は、QFPまたはSOPなどの電子
部品用のものであり、矩形の形状をなす。4は互いに隣
接する電極パターン2、3を直接的に接続する細い連結
パターンである。ここで、電極パターン2、3などの回
路パターンは通常エッチング法などにより形成される
が、電極パターン2、3を形成する際に、連結パターン
4を一緒に形成しておく。なお、同一の電子部品用の電
極パターンは通常同一の形状(特に幅、面積が同じであ
る)をなす。In FIG. 1, 1 is a substrate, 2 and 3 are substrates 1.
2 is an electrode pattern formed on the surface of the. These electrode patterns 2 and 3 are for electronic parts such as QFP or SOP and have a rectangular shape. Reference numeral 4 is a thin connection pattern that directly connects the electrode patterns 2 and 3 adjacent to each other. Here, the circuit patterns such as the electrode patterns 2 and 3 are usually formed by an etching method or the like, but when the electrode patterns 2 and 3 are formed, the connection pattern 4 is also formed together. The electrode patterns for the same electronic component usually have the same shape (especially the width and area are the same).
【0011】図2は、図1の電極パターン2、3に半田
を供給しこの半田を溶融させた状態を示している。この
例では、図3に示すように、半田を供給する際に、電極
パターン2上の半田5と電極パターン3上の半田6の量
にばらつきがあり、電極パターン2上の半田5の方が、
電極パターン3上の半田6よりも高くなっている。する
と、半田を溶融させた際、半田は、その表面張力によ
り、より低くかつ曲率が小さい形状を取ろうとする性質
があるので、高い電極パターン2上の半田5から電極パ
ターン3上の半田6に向けて矢印N1で示すような半田
の流動現象が起こる。そしてこの流動現象は、電極パタ
ーン2上の半田5の表面張力と電極パターン3上の半田
6の表面張力が釣り合った際に、とまる。つまり、この
流動現象が終了するときには、図4に示すように、電極
パターン2上の半田5と電極パターン3上の半田6と
は、等しい高さとなっており、半田の供給量のばらつき
による高さの不均一が解消されることになる。次いで、
図5に示すように、ダイシングソー等の削除ツール8に
よって、連結パターン4上の半田7及び連結パターン4
の一部を削除して、電極パターン2と電極パターン3の
短絡を解除する。この際、要するに電極パターン2と電
極パターン3とが断線していればよいのであって、連結
パターン4と連結パターン4上の半田7の全部を取り除
く必要なはい。FIG. 2 shows a state in which solder is supplied to the electrode patterns 2 and 3 of FIG. 1 and the solder is melted. In this example, as shown in FIG. 3, when the solder is supplied, the amounts of the solder 5 on the electrode pattern 2 and the solder 6 on the electrode pattern 3 are different, and the solder 5 on the electrode pattern 2 is different. ,
It is higher than the solder 6 on the electrode pattern 3. Then, when the solder is melted, the solder tends to take a shape having a lower curvature and a smaller curvature due to the surface tension thereof. Therefore, the solder 5 on the high electrode pattern 2 changes to the solder 6 on the electrode pattern 3. A flow phenomenon of solder occurs as shown by an arrow N1. This flow phenomenon stops when the surface tension of the solder 5 on the electrode pattern 2 and the surface tension of the solder 6 on the electrode pattern 3 are balanced. That is, when this flow phenomenon ends, as shown in FIG. 4, the solder 5 on the electrode pattern 2 and the solder 6 on the electrode pattern 3 are at the same height, which is high due to variations in the amount of supplied solder. Unevenness will be eliminated. Then
As shown in FIG. 5, the solder 7 and the connection pattern 4 on the connection pattern 4 are removed by the removal tool 8 such as a dicing saw.
Is partially removed to release the short circuit between the electrode pattern 2 and the electrode pattern 3. At this time, in short, the electrode pattern 2 and the electrode pattern 3 need only be disconnected, and it is not necessary to remove all of the connection pattern 4 and the solder 7 on the connection pattern 4.
【0012】次に図6(本発明の第2の実施例における
半田プリコート基板の平面図)、図7(本発明の第3の
実施例における半田プリコート基板の拡大平面図)を参
照しながら、第2、第3の実施例における回路パターン
の形成について説明する。まず、第2、第3の実施例で
は、QFPを対象としており、図6(第2の実施例)で
は、電子部品の四辺に対応する位置にそれぞれ配置さ
れ、隣接する電極パターン9同士を直接連結パターン1
0で接続している。そのほかは、第1の実施例と同様で
ある。Next, referring to FIG. 6 (plan view of the solder pre-coated substrate in the second embodiment of the present invention) and FIG. 7 (enlarged plan view of the solder pre-coated substrate in the third embodiment of the present invention), The formation of circuit patterns in the second and third embodiments will be described. First, in the second and third embodiments, the QFP is targeted. In FIG. 6 (second embodiment), the electrode patterns 9 are arranged directly at the positions corresponding to the four sides of the electronic component. Connection pattern 1
0 is connected. Others are the same as those in the first embodiment.
【0013】図7(第3の実施例)では、さらに次の工
夫がしてある。即ち、隣接する電極パターン9同士を直
接接続するのではなく、まず電極パターン9の列から離
れた位置にこの列と平行な第1の連結パターン11を形
成する。また、各電極パターン9から第1の連結パター
ン11に向けて第2の連結パターン12を延ばし第1の
連結パターン11に接続する。このようにしても、半田
を溶融させた際、半田は、第2の連結パターン12、第
1の連結パターン11、第2の連結パターン12を介し
て、各電極パターン9の間を流動することができる。そ
して、第3の実施例では、図5に示した削除工程をより
簡単にすることができる。すなわち、図6の例では、各
電極パターン9の間の連結パターン10などを一つずつ
(一括して切除できるツールを用意すればこの限りでな
い)切除する必要があるが、図7に示す第3の実施例で
は、削除ツール8を矢印N2方向に進行させることによ
り、図7に示した電極パターン9全部の短絡を一度に解
除することができ、製造に要するタクトタイムを短縮で
きる。In FIG. 7 (third embodiment), the following device is further devised. That is, instead of directly connecting the adjacent electrode patterns 9 to each other, first, the first connection pattern 11 parallel to this row is formed at a position apart from the row of the electrode patterns 9. Further, the second connection pattern 12 is extended from each electrode pattern 9 toward the first connection pattern 11 and connected to the first connection pattern 11. Even in this manner, when the solder is melted, the solder can flow between the electrode patterns 9 via the second connection pattern 12, the first connection pattern 11, and the second connection pattern 12. You can Then, in the third embodiment, the deletion process shown in FIG. 5 can be simplified. That is, in the example of FIG. 6, it is necessary to cut the connection patterns 10 and the like between the electrode patterns 9 one by one (this is not the case if a tool capable of cutting all at once is prepared). In the third embodiment, by advancing the removal tool 8 in the direction of arrow N2, the short circuit of all the electrode patterns 9 shown in FIG. 7 can be released at once, and the tact time required for manufacturing can be shortened.
【0014】図8は、本発明の第4の実施例における半
田プリコート基板の拡大平面図である。第4の実施例で
は、BGAを対象としており、バンプ用の電極パターン
13は円形に形成されている。また、相対向するバンプ
用の電極パターン13同士を第2の連結パターン15で
接続し、さらに第2の連結パターン15同士を長い第1
の連結パターン14で接続している。このようにすれ
ば、図7に示した第3の実施例と同様に、第2の連結パ
ターン15及びその上の半田だけを一括して取り除けば
良く、タクトタイムを短くできる。なお、図示したもの
では、格子状に連結パターンを形成したが、千鳥状その
他様々なパターンで連結しても差し支えない。またQF
P、SOPだけでなく、角チップやミニトランジスタ等
の電子部品用の回路パターンに利用してもよい。FIG. 8 is an enlarged plan view of a solder pre-coated substrate according to the fourth embodiment of the present invention. In the fourth embodiment, the BGA is targeted, and the bump electrode pattern 13 is formed in a circular shape. In addition, the bump electrode patterns 13 facing each other are connected by the second connection patterns 15, and the second connection patterns 15 are connected by a long first pattern.
Are connected by the connection pattern 14. By doing so, similarly to the third embodiment shown in FIG. 7, only the second connection pattern 15 and the solder on the second connection pattern 15 need to be collectively removed, and the tact time can be shortened. In the illustrated example, the connection pattern is formed in a grid pattern, but the connection pattern may be formed in various patterns such as a staggered pattern. Also QF
Not only P and SOP, it may be used for circuit patterns for electronic parts such as square chips and mini transistors.
【0015】[0015]
【発明の効果】本発明の半田プリコート基板の製造方法
は、電子部品の電極が搭載されるべき多数の電極パター
ンと、これらの電極パターンの全部又は一部を互いに接
続する連結パターンを含む回路パターンを、基板に形成
するステップと、電極パターン及び又は連結パターンに
半田を供給し、この半田を溶融させることにより、連結
パターンを介して電極パターン上の半田を流動させるス
テップと、連結パターンと連結パターンの上の半田の全
部又は一部を除去して、除去された連結パターンによっ
て接続されている電極パターン同士を電気的に非接続の
状態にするステップとを有するので、連結パターンを介
して溶融した半田を多い方から少ない方へ流動させて、
電極パターン上の半田の量のばらつきを解消し、半田部
の高さを均一にすることができる。The method of manufacturing a solder pre-coated substrate according to the present invention includes a circuit pattern including a large number of electrode patterns on which electrodes of electronic parts are to be mounted and a connecting pattern for connecting all or some of these electrode patterns to each other. On the substrate, supplying solder to the electrode pattern and / or the connection pattern, and melting the solder to flow the solder on the electrode pattern through the connection pattern, and the connection pattern and the connection pattern. And removing all or a part of the solder on the electrode to electrically disconnect the electrode patterns connected by the removed connection pattern from each other, so that the electrode pattern is melted through the connection pattern. Flow the solder from the one with more solder to the one with less solder,
It is possible to eliminate the variation in the amount of solder on the electrode pattern and make the height of the solder portion uniform.
【図1】本発明の第1の実施例における半田プリコート
基板の拡大平面図FIG. 1 is an enlarged plan view of a solder precoated substrate according to a first embodiment of the present invention.
【図2】本発明の第1の実施例における半田プリコート
基板の拡大斜視図FIG. 2 is an enlarged perspective view of a solder pre-coated substrate according to the first embodiment of the present invention.
【図3】本発明の第1の実施例における半田プリコート
基板の拡大側面図FIG. 3 is an enlarged side view of the solder pre-coated substrate according to the first embodiment of the present invention.
【図4】本発明の第1の実施例における半田プリコート
基板の拡大側面図FIG. 4 is an enlarged side view of the solder pre-coated substrate according to the first embodiment of the present invention.
【図5】本発明の第1の実施例における半田プリコート
基板の拡大側面図FIG. 5 is an enlarged side view of the solder pre-coated substrate according to the first embodiment of the present invention.
【図6】本発明の第2の実施例における半田プリコート
基板の平面図FIG. 6 is a plan view of a solder precoated substrate according to a second embodiment of the present invention.
【図7】本発明の第3の実施例における半田プリコート
基板の拡大平面図FIG. 7 is an enlarged plan view of a solder precoated substrate according to a third embodiment of the present invention.
【図8】本発明の第4の実施例における半田プリコート
基板の拡大平面図FIG. 8 is an enlarged plan view of a solder precoated substrate according to a fourth embodiment of the present invention.
2 電極パターン 3 電極パターン 4 連結パターン 5 半田 6 半田 7 半田 9 電極パターン 10 連結パターン 11 第1の連結パターン 12 第2の連結パターン 13 バンプ用の電極パターン 14 第1の連結パターン 15 第2の連結パターン 2 electrode pattern 3 electrode pattern 4 connection pattern 5 solder 6 solder 7 solder 9 electrode pattern 10 connection pattern 11 first connection pattern 12 second connection pattern 13 bump electrode pattern 14 first connection pattern 15 second connection pattern
Claims (5)
極パターンと、これらの電極パターンの全部又は一部を
互いに接続する連結パターンを含む回路パターンを、基
板に形成するステップと、 前記電極パターン及び又は前記連結パターンに半田を供
給し、この半田を溶融させることにより、前記連結パタ
ーンを介して前記電極パターン上の半田を流動させるス
テップと、 前記連結パターンと前記連結パターンの上の半田の全部
又は一部を除去して、除去された連結パターンによって
接続されている電極パターン同士を電気的に非接続の状
態にするステップとを有することを特徴とする半田プリ
コート基板の製造方法。1. A step of forming, on a substrate, a circuit pattern including a large number of electrode patterns on which electrodes of an electronic component are to be mounted, and a connection pattern for connecting all or a part of these electrode patterns to each other, the electrode. Supplying solder to the pattern and / or the connection pattern, and melting the solder to cause the solder on the electrode pattern to flow through the connection pattern; and the solder on the connection pattern and the connection pattern. A step of removing all or part of the electrode patterns to electrically disconnect the electrode patterns connected by the removed connection pattern from each other.
ン同士を直接接続するように配置されていることを特徴
とする請求項1記載の半田プリコート基板の製造方法。2. The method for manufacturing a solder precoated substrate according to claim 1, wherein the connection pattern is arranged so as to directly connect adjacent electrode patterns.
ら離れた位置に配置される第1の連結パターンと、前記
電極パターンに直接接続され、かつ前記第1の連結パタ
ーンに接続される第2の連結パターンとを含むことを特
徴とする請求項1記載の半田プリコート基板の製造方
法。3. The connection pattern comprises a first connection pattern arranged at a position distant from the electrode pattern, and a second connection pattern directly connected to the electrode pattern and connected to the first connection pattern. The method for manufacturing a solder precoated substrate according to claim 1, further comprising a connection pattern.
ことを特徴とする請求項1記載の半田プリコート基板の
製造方法。4. The method for manufacturing a solder precoated substrate according to claim 1, wherein the electrode pattern has a substantially rectangular shape.
ことを特徴とする請求項2記載の半田プリコート基板の
製造方法。5. The method for manufacturing a solder precoated substrate according to claim 2, wherein the electrode pattern has a substantially circular shape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25189494A JPH08116164A (en) | 1994-10-18 | 1994-10-18 | Manufacture of solder precoated substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25189494A JPH08116164A (en) | 1994-10-18 | 1994-10-18 | Manufacture of solder precoated substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08116164A true JPH08116164A (en) | 1996-05-07 |
Family
ID=17229538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25189494A Pending JPH08116164A (en) | 1994-10-18 | 1994-10-18 | Manufacture of solder precoated substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08116164A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311502A (en) * | 2006-05-17 | 2007-11-29 | Nippon Mektron Ltd | Method of manufacturing terminal group of circuit board |
-
1994
- 1994-10-18 JP JP25189494A patent/JPH08116164A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311502A (en) * | 2006-05-17 | 2007-11-29 | Nippon Mektron Ltd | Method of manufacturing terminal group of circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6133065A (en) | Multi-chip module employing carrier substrate with micromachined alignment structures and method of forming | |
US5657207A (en) | Alignment means for integrated circuit chips | |
KR100555706B1 (en) | OM for the implementation of fine solder balls and a flip chip package method using the same | |
KR20000057831A (en) | Semiconductor package and method for making the same | |
KR20000023475A (en) | Method of production of semiconductor device | |
JP3927783B2 (en) | Semiconductor parts | |
JPH06151701A (en) | Manufacture of semiconductor device | |
US7595268B2 (en) | Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same | |
JPH11111771A (en) | Method for connecting wiring board, carrier board and wiring board | |
US7534661B2 (en) | Method of forming molded resin semiconductor device | |
US6919264B2 (en) | Method for the solder-stop structuring of elevations on wafers | |
US20040259290A1 (en) | Method for improving the mechanical properties of BOC module arrangements | |
JPH08116164A (en) | Manufacture of solder precoated substrate | |
JPH10256318A (en) | Semiconductor device, method of manufacturing the same, method of mounting the same, circuit board mounting the same, flexible substrate, and method of manufacturing the same | |
KR100273275B1 (en) | Chip size package and fabricating method thereof | |
JPH06252326A (en) | Multi-terminal component, wiring substrate and packaging structure of multi-terminal component | |
JP2007027576A (en) | Semiconductor device | |
JPH05190599A (en) | Method of assembling semiconductor device | |
JP2002076068A (en) | Method for manufacturing semiconductor device | |
JPH05121488A (en) | Bare chip mounting board | |
JP3779485B2 (en) | Manufacturing method of semiconductor device | |
KR100701694B1 (en) | Bump Formation Method | |
JP2002043730A (en) | Mounting method of integrated circuit package and mounting substrate of integrated circuit package | |
JP3239071B2 (en) | Ball grid array (BGA), method of manufacturing the same, and electronic device | |
JP2806816B2 (en) | Bonding apparatus and bonding method using the same |