[go: up one dir, main page]

JPH08115344A - 自動配置配線装置 - Google Patents

自動配置配線装置

Info

Publication number
JPH08115344A
JPH08115344A JP6252225A JP25222594A JPH08115344A JP H08115344 A JPH08115344 A JP H08115344A JP 6252225 A JP6252225 A JP 6252225A JP 25222594 A JP25222594 A JP 25222594A JP H08115344 A JPH08115344 A JP H08115344A
Authority
JP
Japan
Prior art keywords
wiring
signal line
channel
tracks
automatic placement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6252225A
Other languages
English (en)
Inventor
Minoru Ikeda
稔 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6252225A priority Critical patent/JPH08115344A/ja
Publication of JPH08115344A publication Critical patent/JPH08115344A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 チップ面積の最小化が可能な自動配置配線装
置を得る。 【構成】 ネットリスト3およびレイアウト情報4をも
とに必要なセルを配置するセル配置部2、チャネル生成
部5で生成された配線領域に自動配線するグローバル配
線部6、各チャネルのトラック数を計算するトラック数
計算部10、入力部1から入力した配線の優先順位の低
い信号線に対して、その配線がトラック数の少ないチャ
ネルを通るように配線の変更を行う変更部12、上記変
更した配線経路に該信号線を配線する配線部13、およ
びデザインルール8を満足させながらチップ面積を小さ
くするコンパクション実行部7を備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は大規模集積回路のレイ
アウトパターンの自動設計を行う自動配置配線装置に関
するものである。
【0002】
【従来の技術】図8は、従来の自動配置配線装置を示す
機能ブロック図である。図において、1はセル配置の指
示等を入力するための入力部、2は論理回路図の接続情
報を記述したネットリスト3および配置するセルの物理
情報を記述したレイアウト情報4を入力して論理回路を
構成しているセルを配置するセル配置部である。5はセ
ル配置によって各信号線の配線領域を決定するチャネル
生成部、6は各信号線の配線経路を決定して配線を行う
グローバル/詳細配線部である。7はグローバル/詳細
配線部6によって信号線を配線した後、デザインルール
8を満足させながらチップ面積の最小化を行うコンパク
ション実行部である。
【0003】このような従来の自動配置配線装置におけ
る動作について、図9のフローチャートを参照しながら
説明する。まず、論理回路図の接続情報を記述したネッ
トリスト3およびセルの物理情報を記述したレイアウト
情報4をもとに、配線しようとする信号線名を入力する
(S1)。次に、セルを自動または手動で配置する(S
2)。次に、各信号線の配線領域を決定する。これをチ
ャネル生成と呼ぶ(S3)。通常、セルの配置領域を除
いた部分が配線領域となるが、配線禁止領域の設定やセ
ル上も配線領域に設定することができる場合もある。そ
して、先に入力したネットリストから各セルの接続端子
間の信号線の配線経路を決定する。これをグローバル配
線という(S4)。このとき、配線長が長くなると危険
が生じるような信号線を優先して配線を行う。配線の優
先順位の高い信号線については、配線長が最短になるよ
う、またはタイミング的に最適になるように自動的に配
線されるのが普通であり、電源、グランド、クロックな
どの特定の信号線の配線経路は手動で配線経路を指定す
ることが多い。さらに、各チャネル内の詳細な配線の位
置を決定するなど詳細配線を行い(S5)、デザインル
ールを満足させながら、チップ面積が最小となるように
配線を手動で変更して(S6)、処理を終了する。
【0004】
【発明が解決しようとする課題】上記のような従来の自
動配置配線装置では、配線の優先順位の高い信号線につ
いては、配線長が最短になるように、またはタイミング
的に最適となるように自動的に配線できるが、配線の優
先順位の低い信号線については、グローバル配線によっ
て決定された配線経路に配線されたままであり、配線経
路を変更したい場合は1つずつ手動で変更しなければな
らない。そのため、チップ面積が最小となるような最適
なレイアウト設計が困難であるといった問題点があっ
た。
【0005】この発明は、上述のような課題を解決する
ためになされたもので、その目的は、配線の優先順位の
低い信号線の配線を最適化し、チップ面積が最小となる
レイアウトパターン作成を可能とする自動配置配線装置
を得るものである。
【0006】
【課題を解決するための手段】この発明に係る自動配置
配線装置においては、信号線の配線の優先順位を入力す
る手段、グローバル配線によって配線されたトラック数
をチャネルごとに記憶する手段、および、所定の優先順
位より低い優先順位をもつ信号線の配線経路に対して、
その信号線が取り得る配線経路の中でよりトラック数の
少ないチャネルを通るような配線経路に変更する手段を
備えたものである。
【0007】また、シミュレーションを実行して各信号
線がもつ遅延値を算出する手段、算出された遅延値が所
定の値以下である信号線を抽出する手段、グローバル配
線によって配線されたトラック数をチャネルごとに記憶
する手段、および、上記シミュレーションによって抽出
された信号線の配線経路に対して、その信号線が取り得
る配線経路の中でよりトラック数の少ないチャネルを通
るような配線経路に変更する手段を備えたものである。
【0008】また、シミュレーションを実行して各信号
線がもつ遅延値を算出する手段、算出された遅延値の小
さい信号線から順に順位をつける手段、グローバル配線
によって配線されたトラック数をチャネルごとに記憶す
る手段、および、上記シミュレーションによってつけら
れた順位の高い順に、各チャネルのトラック数が所望す
る値になるまで、その信号線が取り得る配線経路の中で
よりトラック数の少ないチャネルを通るように配線経路
を変更する手段を備えたものである。
【0009】
【作用】上記のように構成された自動配置配線装置にお
いては、所定の優先順位より低い優先順位をもつ信号線
が、その信号線の取り得る配線経路の中でよりトラック
数が少ないチャネルを通るように配線経路が変更され
る。
【0010】また、所定の値以下の遅延値をもつ信号線
が、その信号線の取り得る配線経路の中でよりトラック
数が少ないチャネルを通るように配線経路が変更され
る。
【0011】また、各チャネルのトラック数が所望する
値になるように、遅延値の小さい信号線から順に配線経
路が変更される。
【0012】
【実施例】
実施例1.図1はこの発明の一実施例である自動配置配
線装置を示すもので、図中1〜8は従来装置のものと同
一または相当部分である。9は入力部1から入力された
信号線名とそれぞれの配線の優先順位とを格納する信号
線名ファイルである。10は各チャネルごとのトラック
数を計算するトラック数計算部で、その結果をトラック
数ファイル11に格納する。12は信号線名ファイル9
から入力した信号線名の優先順位とトラック数計算部1
0で計算されたトラック数とからその信号線の配線経路
を変更する変更部、13は変更部12で決定した配線経
路に該信号線を配線する配線部である。
【0013】このように構成された自動配置配線装置に
おける動作について、図2のフローチャートを参照しな
がら説明する。まず、信号線名をそれぞれの配線の優先
順位を付けながら入力する(T1)。次に、論理回路図
の接続情報を記述したネットリスト3およびセルの物理
情報を記述したレイアウト情報4を参照しながら必要と
なるセルを自動または手動で配置する(S2)。また、
この時に配置位置や配置方向等の修正を行う。次に、従
来と同様に、各信号線の配線領域であるチャネルを生成
し(S3)、グローバル配線を行う(S4)。続いて、
各チャネルのトラック数を計算する(T2)。トラック
数はグローバル配線により各チャネルに配線された信号
線の本数であり、もっとも多くの信号線が配線されてい
る部分の本数をそのチャネルのトラック数とする。
【0014】次に、T1で入力した信号線のうち優先順
位が基準となる順位より低い信号線について、その信号
線が通っているチャネルを抽出し、そのチャネルのトラ
ック数が多い場合には、トラック数の比較的少ないチャ
ネルを通るようにその信号線の配線経路を変更する(T
3)。ここで、優先順位が基準となる順位より低い信号
線を抽出するのは、通常、優先順位が高い信号線の配線
については、グローバル配線によってすでに配線長が最
短になるよう、またはタイミング的に最適になるように
配線できるが、優先順位の低い信号線についてはそのよ
うな配線がなされていないからである。また、基準とな
る順位は予め定めた値を用いてもよいし、その都度入力
部1より指定してもよい。図3は配線経路の変更例であ
り、セル1とセル2とを接続する信号線がグローバル配
線によってチャネル31、チャネル32およびチャネル
34を通る経路Aに配線されたが、チャネル32のトラ
ック数は10本、チャネル33のトラック数が5本であ
るので、トラック数の少ないチャネル33を通る経路B
に配線経路が変更されたことを示している。そして、実
際に各信号線を変更した詳細配線経路に配線する(T
4)。最後に、配線結果がデザインルールを満足させな
がら、チップ面積が最小となるようにコンパクションを
行う(T5)。この時、入力部1から手動で配線やコン
タクトの修正も同時に行うことで、チップ面積の一層の
縮小化が可能となる。以上により、配線の優先順位の低
い信号線の配線経路を各チャネルのトラック数にしたが
って変更できるようにしたので、チップ面積が最小とな
る配線結果を得ることができる。
【0015】実施例2.なお、上記実施例1においては
配線の優先順位が基準となる順位以下の信号線に対して
配線経路の変更を行ったが、本実施例2においては、シ
ミュレーションを実行して各信号線の遅延値を算出し、
基準値よりも小さい遅延値をもつ信号線に対して配線経
路の変更を行うようにする。本例で基準値よりも小さい
遅延値をもつ信号線を対象とするのは、配線の優先順位
の高いものと同様、遅延値が問題となるような信号線の
配線については、グローバル配線によってすでに配線長
が最短になるよう、またはタイミング的に最適になるよ
うに配線できるが、遅延値が小さくて問題とならないよ
うな信号線についてはそのような配線がなされていない
からである。図4は実施例2による自動配置配線装置を
示すブロック図であり、図中実施例1と同一または相当
部分には同一符号を付している。14は遅延値の基準
値、15はシミュレーションによって各信号線の遅延を
算出し、基準値14と比較して基準値以下の遅延値をも
つ信号線を信号線名ファイル9に抽出するシミュレーシ
ョン実行部である。
【0016】次に、動作について図5のフローチャート
を参照しながら説明する。まず、入力部1から基準とな
る遅延値を入力する(U1)。次に、シミュレーション
を実行して各信号線の遅延値を算出し、先に入力した基
準値より遅延値が小さい信号線を抽出する(U2)。そ
の後、実施例1と同様セルの配置、チャネル生成、グロ
ーバル配線、トラック数の計算を行い、U2で抽出した
信号線がそれぞれトラック数がより少ないチャネルを通
るように、配線経路を変更する(S3〜T3)。また、
詳細配線の実行(T4)およびコンパクションの実行
(T5)についても実施例1と同様に行われる。以上の
ように、遅延値が小さい信号線について配線経路を変更
することにより、チップ面積の最小化が可能となる。
【0017】実施例3.なお、上記実施例2において
は、基準となる遅延値よりも小さい遅延値をもつ信号線
に対してのみ配線経路の変更を行ったが、本実施例3に
おいては、遅延値の小さいものから順に、各チャネルの
トラック数が最適化されるまで配線経路の変更を続行す
るようにする。図6は実施例3による自動配置配線装置
を示すブロック図であり、図中実施例2と同一または相
当部分には同一符号を付している。16は信号線の配線
経路の変更のたびに各チャネルのトラック数が最適かど
うかを判断する判断部で、各チャネルのトラック数が例
えば同数になるなど作業者が最適とする値になった時
点、あるいはそのために変更できる配線経路がなくなっ
た時点等を配線変更の終了と判断する。
【0018】次に、動作について図7のフローチャート
を参照しながら説明する。まず、シミュレーションを実
行して各信号線の遅延値を算出し、遅延値の小さいもの
から順位づけを行う(V1)。遅延値の小さいものから
順位づけを行うのは、遅延値が大きいほどグローバル配
線によってすでに配線経路が最短となるよう、またはタ
イミングが最適になるように配線されているからであ
る。したがって、グローバル配線によって配線経路が決
定された信号線のうち、電源等のクリティカルな特定の
信号線については、配線の変更は行わないので順位づけ
の対象外とする。続いて、セルの配置(S2)、チャネ
ルの生成(S3)、グローバル配線(S4)を行う。次
に、その時点での各チャネルのトラック数を計算し(T
2)、V1で順位づけした順番で、該信号線がよりトラ
ック数の少ないチャネルを通るような配線経路の変更が
可能である場合に配線経路を変更する(T3)。次に、
その時点でのトラック数を求め(V2)、各チャネルの
トラック数が最適かどうかを判断する(V3)。もし、
まだ各チャネルのトラック数が最適でないと判断したな
らば(V3でNOのとき)、T3にもどって次の順位の
信号線に対して配線経路の変更を行う。各チャネルのト
ラック数が最適化されたと判断したならば(V3でYE
Sのとき)、詳細配線を実行し(T4)、コンパクショ
ンを行って(T5)処理を終了する。以上のように、各
チャネルのトラック数を管理しながら、全信号線につい
て配線経路を変更するので、よりチップ面積を小さくす
る自動配置配線が行える。
【0019】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【0020】グローバル配線で最適化されなかった配線
の優先順位の低い信号線に対しても、トラック数の少な
いチャネルを通るように配線経路を変更するようにした
ので、チップ面積を小さくすることができる。
【0021】また、グローバル配線で最適化されなかっ
た遅延値の少ない信号線もシミュレーションにより抽出
し、トラック数の少ないチャネルを通るように配線経路
を変更するようにしたので、きめ細かい配線の最適化が
行える。
【0022】また、遅延値の少ない信号線から順に、各
チャネルのトラック数が最適になるまで配線経路を変更
するようにしたので、チップ面積の極小化が可能とな
る。
【図面の簡単な説明】
【図1】 この発明の実施例1である自動配置配線装置
を示す構成図である。
【図2】 図1による自動配置配線装置の処理の流れを
示すフローチャートである。
【図3】 配線経路の変更例を示す図である。
【図4】 この発明の実施例2である自動配置配線装置
を示す構成図である。
【図5】 図4による自動配置配線装置の処理の流れを
示すフローチャートである。
【図6】 この発明の実施例3である自動配置配線装置
を示す構成図である。
【図7】 図6による自動配置配線装置の処理の流れを
示すフローチャートである。
【図8】 従来の自動配置配線装置を示す構成図であ
る。
【図9】 図8による自動配置配線装置の処理の流れを
示すフローチャートである。
【符号の説明】
1 入力部、2 セル配置部、5 チャネル生成部、6
グローバル配線部、9 信号名ファイル、10 トラ
ック数計算部、12 変更部、14 基準値、15 シ
ミュレーション実行部、16 判定部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 論理回路図から抽出された接続情報をも
    とに上記論理回路を構成しているセルを配置し、このセ
    ルの配置により決定される配線領域を複数の部分に区切
    り(以降チャネル生成という)、上記セルの接続端子間
    の信号線を上記配線領域を通るように自動的に配置配線
    (グローバル配線)してレイアウトパターン設計を行う
    自動配置配線装置において、 上記信号線の配線の優先順位を入力する手段、上記グロ
    ーバル配線によって配線された信号線の本数(以降トラ
    ック数という)を上記チャネルごとに記憶する手段、お
    よび、所定の優先順位より低い優先順位をもつ信号線の
    配線経路に対して、その信号線が取り得る配線経路の中
    でよりトラック数の少ないチャネルを通るような配線経
    路に変更する手段を備えたことを特徴とする自動配置配
    線装置。
  2. 【請求項2】 論理回路図から抽出された接続情報をも
    とに上記論理回路を構成しているセルを配置し、そのセ
    ルの接続端子間の信号線をチャネル生成によって生成さ
    れた配線領域を通るようにグローバル配線してレイアウ
    トパターン設計を行う自動配置配線装置において、 シミュレーションを実行して各信号線がもつ遅延値を算
    出する手段、算出された遅延値が所定の値以下である信
    号線を抽出する手段、上記グローバル配線によって配線
    されたトラック数をチャネルごとに記憶する手段、およ
    び、上記シミュレーションによって抽出された信号線の
    配線経路に対して、その信号線が取り得る配線経路の中
    でよりトラック数の少ないチャネルを通るような配線経
    路に変更する手段を備えたことを特徴とする自動配置配
    線装置。
  3. 【請求項3】 論理回路図から抽出された接続情報をも
    とに上記論理回路を構成しているセルを配置し、そのセ
    ルの接続端子間の信号線をチャネル生成によって生成さ
    れた配線領域を通るようにグローバル配線してレイアウ
    トパターン設計を行う自動配置配線装置において、 シミュレーションを実行して各信号線がもつ遅延値を算
    出する手段、算出された遅延値の小さい信号線から順に
    順位をつける手段、上記グローバル配線によって配線さ
    れたトラック数をチャネルごとに記憶する手段、およ
    び、各チャネルのトラック数が所望する値になるまで、
    上記シミュレーションによってつけられた順位の高い順
    に、その信号線が取り得る配線経路の中でよりトラック
    数の少ないチャネルを通るように配線経路を変更する手
    段を備えたことを特徴とする自動配置配線装置。
JP6252225A 1994-10-18 1994-10-18 自動配置配線装置 Pending JPH08115344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6252225A JPH08115344A (ja) 1994-10-18 1994-10-18 自動配置配線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6252225A JPH08115344A (ja) 1994-10-18 1994-10-18 自動配置配線装置

Publications (1)

Publication Number Publication Date
JPH08115344A true JPH08115344A (ja) 1996-05-07

Family

ID=17234262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6252225A Pending JPH08115344A (ja) 1994-10-18 1994-10-18 自動配置配線装置

Country Status (1)

Country Link
JP (1) JPH08115344A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060015A (ja) * 2009-09-10 2011-03-24 Fujitsu Semiconductor Ltd 設計方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060015A (ja) * 2009-09-10 2011-03-24 Fujitsu Semiconductor Ltd 設計方法

Similar Documents

Publication Publication Date Title
KR100413861B1 (ko) 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치
US5898595A (en) Automated generation of megacells in an integrated circuit design system
US6053950A (en) Layout method for a clock tree in a semiconductor device
US6385761B1 (en) Flexible width cell layout architecture
US20020129325A1 (en) Engineering-change method of semiconductor circuit
JPH08221451A (ja) データパス回路のレイアウト設計方法
JP2004287681A (ja) 配線設計支援システム、および、配線設計支援方法
JPH07230485A (ja) 論理合成方法及び論理合成装置
US7007257B2 (en) Automatic placement and routing apparatus for designing integrated circuit that controls its timing using multiple power supplies
US6938232B2 (en) Floorplanning apparatus deciding floor plan using logic seeds associated with hierarchical blocks
US7958467B2 (en) Deterministic system and method for generating wiring layouts for integrated circuits
JPH08115344A (ja) 自動配置配線装置
JP4400428B2 (ja) 半導体集積回路の設計方法と設計装置並びにプログラム
JP3567134B2 (ja) 電子デバイスおよび電子装置を製造および設計する方法
US9213794B2 (en) System and method for routing buffered interconnects in an integrated circuit
US6373288B1 (en) Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor
US7594201B2 (en) Enhanced method of optimizing multiplex structures and multiplex control structures in RTL code
US6588003B1 (en) Method of control cell placement for datapath macros in integrated circuit designs
JP3116915B2 (ja) クロックネットのレイアウト設計変更方式
US7086015B2 (en) Method of optimizing RTL code for multiplex structures
JP4248925B2 (ja) 自動フロアプラン決定方法
Nasri et al. Routing's algorithms and considerations
JP2004005126A (ja) 半導体集積回路設計装置およびその設計方法
JPH11121626A (ja) 概略経路決定方法および概略経路決定方式
JPH1153410A (ja) 自動配線方式