JPH0799430A - モノリシック集積パッド駆動装置の出力電流設定方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、パッド駆動装置の出力電流の絶対
値と許容誤差を正確に設定することができ、負荷電流ピ
ークが阻止されるパット駆動装置Ｄの出力電流設定方法
を提供することを目的とする。 【構成】 出力トランジスタt1を出力電圧の第１の範囲
においては電流制御された素子として、また第２の範囲
においては電圧制御された素子として動作させる回路手
段ｄ，ｄ' によってパット駆動装置Ｄの出力電流を設定
し、回路手段ｄの入力は出力電圧が得られることができ
るノードｋに結合され、回路手段ｄの出力は出力トラン
ジスタt1の制御電極に結合され、回路手段ｄは出力電圧
U1によって制御された電子スイッチ装置t3を介して出力
トランジスタt1の出力電極に結合された少なくとも１つ
の電流源ｑを含んでいることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は特に高速データおよび高
い負荷キャパシタンス用に設計されたモノリシック集積
パッド駆動装置出力電流を設定する方法に関する。この
ようなパッド駆動装置の高電流生成および高速切替え
は、相互作用しているデータ処理装置間において増加し
たデータ量の高速交換にとって重要な必要条件である。
大規模集積回路内においてでも、増加した負荷キャパシ
タンスを表す複数のサブ回路がチップ内においてデジタ
ル信号源に接続されなければならない場合には効率的な
駆動装置が必要になる。

【０００２】

【従来の技術】従来の有効なパッド駆動回路の欠点は、
以降“負荷電流”と呼ばれる出力電流の値が最悪の技術
的および外的条件の下で信頼できるデータ伝送を依然と
して可能にする最小電流によって決定されることであ
る。したがって許容誤差の結果として、実際の出力電流
は一般に例えば５倍に増加しなければならず、電源シス
テムを介してほとんど制御できない電圧降下および容量
性または誘導性の妨害信号を生成する。さらに、従来技
術のパッド駆動装置の過渡電流特性は一般に異なる最大
電流によりパルス成形されるため、供給システムにおけ
る電圧降下はさらに増大される。これは主に存在しても
よい任意のアナログ信号処理段に影響を与える。アナロ
グデジタルまたはデジタルアナログ変換中、混合効果に
より有効信号帯域中に入る妨害信号成分が生成される。
本発明によると、このような妨害は、各出力電流の値お
よび許容誤差が適切な方法およびそれを実行する回路装
置によって正確に設定され、保持される場合に除去され
ることができる。

【０００３】

【発明が解決しようとする課題】したがって、本発明に
よるパッド駆動装置の出力電流を設定する方法は純粋な
出力端子のパッド駆動装置に制限されず、内部駆動装置
段にも適用されることができる。したがって、用語“パ
ッド駆動装置”はできるだけ広い意味で理解されるべき
である。

【０００４】例えば、ドイツ国特許第40 27 534 号明細
書にはピーク電流が内部供給ラインに対する妨害効果を
取除くために電流制限手段によって減少されるＣＭＯＳ
パッド駆動装置が記載されている。電流制限は、相補出
力トランジスタのシャント電流路における接合ダイオー
ドの方法で付加的な回路素子によって行われる。このダ
イオードの実効的な接合領域の大きさはピーク順方向電
流を決定する。

【０００５】本発明の目的は、パッド駆動装置の出力電
流の絶対値および許容誤差がさらに正確に設定可能であ
り、特に負荷電流ピークが阻止される改良された方法を
提供することである。

【０００６】

【課題を解決するための手段】この目的を達成するため
に、パッド駆動装置出力電流の時間による変化はパッド
駆動装置の第１の電圧範囲において電流制御素子とし
て、また第２の範囲において電圧制御素子として出力ト
ランジスタを動作することによって決定される。すなわ
ち、本発明は、出力電圧の第１の範囲においては電流制
御された素子として、また第２の範囲においては電圧制
御された素子として出力トランジスタを動作する回路手
段によってパット駆動装置の出力電流を設定する方法に
おいて、回路手段の入力は出力電圧が得られることがで
きるノードに結合され、回路手段の出力は出力トランジ
スタの制御電極に結合され、回路手段は出力電圧によっ
て制御された電子スイッチ装置を介して出力トランジス
タの出力電極に結合された少なくとも１つの電流源を含
んでいることを特徴とする。

【０００７】

【実施例】以下、添付図面を参照して本発明および別の
有効な実施例を詳細に説明する。図１は、例えばドイツ
国特許第 40 27 534号明細書に示されたように従来技術
のパッド駆動装置のブロック図を示す。信号源ｐは図の
下方の駆動装置段ｔｒを介してｎチャンネル出力トラン
ジスタｔ1 の制御電極を駆動する単相または逆相信号ｓ
を与える。図の上方の信号路を介して、信号ｓは出力が
ｐチャンネル出力トランジスタｔ1'のゲート端子に結合
された上方の駆動装置段ｔｒ' を駆動する。下方および
上方の駆動装置段はそれぞれ例えばＣＭＯＳインバータ
により構成され、相補出力トランジスタ対ｔ1'，ｔ1 は
正と負の電源電圧ＶＤＤ，ＶＳＳ間に直列に接続され
る。２つのトランジスタのノードｋは出力端子ｏに接続
され、出力端子ｏは出力パッドおよび、または内部オン
チップサブ回路に接続される。全信号受信器ｐｏの合計
は信号ｓにしたがって充電および放電されなければなら
ない負荷キャパシタンスＣを出力端子ｏに対して構成す
る。出力トランジスタｔ1を通る放電電流は負荷電流ｉ1
である。

【０００８】図２において、破線ｉ11は例えば図１の負
荷キャパシタンスＣの放電中に得られた実際の電流時間
関係を示す。電流ｉ11は最初に最大電流ｉmax まで急速
に上昇して下降し、最終的に値０に戻る。パルス状の負
荷電流ｉ11は供給ライン上で不要な急峻な切替えエッジ
を、またパルス状の電流ピークによって電圧降下を生じ
させる。しかしながら、出力端子ｏを介した信頼性の高
いデータ伝送のためには、負荷電流ｉ1 が最大電流ｉma
x よりかなり下の一定の電流ｉｋのレベルすなわち図２
の電流曲線ｉ12に制限されているならば、それは本発明
によると十分である。

【０００９】図３において、図１の回路装置の負荷電流
ｉ1 は、パッド出力電圧ｕ1 に等しいトランジスタｔ1
のドレインソース電圧の関数として示されている。図２
のパルス状の負荷電流曲線ｉ11は結果的に負荷キャパシ
タＣの放電中に個々の特性部分が連続的に横断されるこ
とから、すなわち点のシーケンス１，２および３にした
がって得られる。正の電源ＶＤＤに充電された負荷キャ
パシタンスＣの放電は点１から始まる。垂直な特性部分
を介して、放電電流ｉ1 は点２の最大値ｉmaxに非常に
迅速に達し（図２参照）、ここから放電特性がトランジ
スタｔ1 の静止出力特性ｉ1sに続き、これは点３までゲ
ートソース電圧Ｖｇｓ＝ＶＤＤに対して有効である。負
荷キャパシタンスＣの実際の放電中、点２の最大値は図
２に示されているようにトランジスタの最終的な切替え
時間のために短い時間遅延のみで到達される。したがっ
て、ダイナミックな場合では点２は特性ｉ1s上でもっと
小さい最大の負荷電流の方向に少し移動する。

【００１０】トランジスタｔ1 は負荷キャパシタンスＣ
の充電に関与しないため、電流ｉ11，ｉ1 が点３と１と
の間に値０を有する。このサイクルは点１で終了し、放
電プロセスが再度スタートすることができる。

【００１１】図４は、本発明による電流設定方法が実行
されることができるパッド駆動装置Ｄの特に簡単な実施
例を示す。図１のように、信号源ｐは下方および上方の
信号路に信号ｓを供給する。下方の信号路は下部出力ト
ランジスタｔ1 を駆動するパッド駆動装置の半分の段ｄ
を含み、上方の信号路は上部出力トランジスタｔ1'を駆
動するパッド駆動装置の半分の段ｄ´を含む。下部パッ
ド駆動装置の半分の段において、信号ｓはＣＭＯＳイン
バータｎ1 により構成された駆動装置段を駆動する。関
連したｐチャンネルトランジスタｔ4 は、信号ｓによっ
て非導電状態または飽和状態に駆動されるように設計さ
れる。飽和状態において、それは電流ミラーｍの制御入
力ｉ1 に接続された電流源ｑを形成する。この電流ミラ
ーは電流源ｑから出力トランジスタｔ1 に電流を反射
し、固定された伝送率が所望の方法で負荷電流ｉ1 を増
加する。

【００１２】電流ミラーｍの電流入力は、下端が負の電
源ＶＳＳに結合され、制御電極が出力トランジスタｔ1
の制御電極と共に制御入力ｅ1 に接続された第２のトラ
ンジスタｔ2 によって形成される。２つの電流ミラート
ランジスタｔ1 およびｔ2 と電流源ｑとのｗ／ｌ比によ
って、出力トランジスタｔ1 の所望の負荷電流ｉ1 が設
定される。電流ミラーｍの電流入力は電流源ｑから出力
電流ｉ4 を供給される。これは、制御入力ｅ1 と電流ミ
ラーｍの電流入力との間に接続されたｎチャンネルトラ
ンジスタである第３のトランジスタｔ3 を含む切替え装
置を介して行われる。第３のトランジスタｔ3 の制御電
極は遅延段ｄｔを介してノードｋおよび出力端子ｏに接
続されている。したがって、出力電圧ｕ1 は時間ΔＴだ
けにより遅延されたフィードバック信号ｆとして第３の
トランジスタｔ3 の制御電極に遅延段ｄｔを通して供給
される。

【００１３】本発明によると、図４の回路において第３
のトランジスタｔ3 は、電流源ｑからの電流ｉ4 が図５
にも示されているように第３のトランジスタｔ3 を通っ
て電流ｉ3 として電流ミラーｍの電流入力に流れるよう
に出力電圧ｕ1 の中間範囲および上部範囲（＝第１の範
囲ｂ1 ）においてオンに切替えられる。低い出力電圧ｕ
1 （＝第２の範囲ｂ2 ）において第３のトランジスタｔ
3 は、電流ｉ4 が電流ミラーｍの電流入力に達すること
ができず、出力トランジスタｔ1 のゲート端子に電流ｉ
31として直接流れるようにオフに切替えられる。そこに
おいて、それは単に図４に概略的に示されているように
等価なキャパシタンスｃｇとして出力トランジスタｔ1
のゲートキャパシタンスを迅速に充電／放電するように
機能する。反対に図１においては出力トランジスタｔ1
は電流源によってではなく、低インピーダンスの駆動装
置段ｔｒを介して駆動される。

【００１４】図３に示された特性群はまた図４の回路の
トランジスタｔ1 の出力特性を含む。負荷キャパシタン
スＣの全体的な放電プロセスは、点１，４，５，６，３
および１によって示された閉じられた特性を再度形成す
る。

【００１５】本発明によると、正の電源電圧ＶＤＤに充
電された負荷キャパシタンスＣの放電は再度点１で始ま
る。電流源モードは、特性の垂直な部分を介して点２に
より定められた最大値のかなり下の点４において非常に
迅速に達せられる。電流ミラーｍを介して駆動された出
力トランジスタｔ1 の電流源特性によると、このトラン
ジスタの出力電流ｉ1 は比較的一定であり、点５まで一
定の電流特性ｉ1kに従う。図４の簡単な実施例におい
て、特性ｉ1kに対する出力トランジスタｔ1 の関連した
ゲートソース電圧ＶｇｓはほぼＶｇｓ＝ＶＤＤ／３であ
る。

【００１６】出力段の電流ミラーの駆動が点５を越えて
維持された場合、出力電圧ｕ1 は減少した負荷電流ｉ14
により特性ｉ1kの点３で最終的な電位に近づく（図２参
照）。

【００１７】本発明によると、電流ミラー駆動のこの欠
点は電流ミラー入力へのスイッチングトランジスタｔ3
の挿入によって除去される。点５でのしきい値電圧ｕ2
の達成時の場合のようにスイッチングトランジスタｔ3
が出力電圧ｕ1 によってオンに切替えられることができ
なくなると直ぐに、電流源ｑの出力電流ｉ4 は直列接続
されたトランジスタｔ3 ，ｔ2 を通って電流ミラーｍの
下端にもはや流れず、電流ｉ31として出力トランジスタ
ｔ1 のゲートを完全に正の電源ＶＤＤに充電する。ゲー
トソース電圧Ｖｇｓは低い値、例えばＶＤＤ／３からＶ
ＤＤに急速に増加する。したがって、図３の特性群にお
いて負荷電流ｉ1 は点５から点６にジャンプする。これ
は、点３まで特性ｉ1s上で負荷キャパシタンスＣの迅速
な残留電荷の放電を生じさせる。

【００１８】点５と６との間の負荷電流ｉ1 の段階的な
増加は、所望に応じて電流ｉ13の少量の増加（図２）ま
たは平らな特性ｉ12（図２）が設定されることができる
ように適当な回路によって動作のダイナミックモードで
まるめられることができる。これは、図４および図５の
実施例において遅延段ｄｔを挿入することによって達成
される。トランジスタｔ3 の遅延された駆動は、点３の
方向にしきい値電圧ｕ2 、したがって特性ｉ1k上の点５
をシフトする。図３は、点５が点３に近接するにしたが
って点５と６との間の負荷電流ｉ1 の段階的な変化値が
減少することを示す。

【００１９】図３中の第１および第２の電圧範囲ｂ1 ，
ｂ2 は、トランジスタｔ1 を介した放電電流路に対して
負の電源電圧ＶＳＳに近いしきい値電圧ｕ2 の位置によ
って定められる。トランジスタｔ1'を介する充電電流路
に対して、関連したしきい値電圧ｕ2'は正の電源電圧Ｖ
ＤＤに近い。トランジスタｔ1'を通る充電電流に対し
て、図３の電流曲線はミラー反転されなければならず、
ミラーの軸は平均電源電圧を通っている。

【００２０】ダイナミックモードにおいて、遅延段ｄｔ
は負の電源ＶＳＳの方向において第３のトランジスタｔ
3 のしきい値電圧ｕ2 のシフトを生じさせる。したがっ
て、点６における図３に示された電流ｉ1 のピークは実
際に存在しているしきい値電圧ｕ2 より小さくなる。も
ちろん、挿入された遅延段ｄｔなしに第３のトランジス
タｔ3 の制御端子をノードｋに直接接続することも可能
である。

【００２１】図４において、ｎチャンネル出力トランジ
スタｔ1 に対するパッド駆動装置の半分の段ｄだけが示
されている。ｐチャンネル出力トランジスタｔ1'に対す
る上部パッド駆動装置の半分の段ｄ´は下部駆動装置の
半分の段ｄの鏡像として構成され、ｐおよびｎチャンネ
ルトランジスタが交換される。完全なパッド駆動装置Ｄ
の対称的な構成はまた図５から明らかである。ＣＭＯＳ
技術以外に、モノリシック集積パッド駆動装置の出力電
流の設定方法は単一チャンネルＭＯＳまたはバイポーラ
技術のような別の回路技術において実行されることがで
きる。

【００２２】図５の実施例では、図４に関して既に詳細
に示されたサブ回路が再度説明しなくてもよいように同
じ参照符号によって示されている。本質的な相違は、電
流源ｑおよび第１のインバータｎ1 の形態の後続回路装
置の設計である。図５の第１のインバータｎ1 は、相補
スイッチングトランジスタｔ4 ，ｔ5 から成る通常のＣ
ＭＯＳインバータである。電流源ｑは、第１のインバー
タｎ1 と直列に接続された分離したサブ回路である。し
たがって、第１のインバータｎ1 は純粋な切替え機能を
有する。第１の状態において、それは制御入力ｅ1 に電
流源の出力を接続し、第２の状態において、それは制御
入力ｅ1 へ電流源の電流が流れることを阻止する。

【００２３】電流源ｑは、正の電源と第４のトランジス
タｔ4 との間に接続されたｐチャンネルトランジスタで
ある第６のトランジスタｔ6 によって形成される。第６
のトランジスタｔ6 の制御電極は、例えばｐチャンネル
電流バンクまたはその他の電流基準手段の制御電圧であ
ってもよい電流源制御電圧ｕｉに接続される。電流源ｑ
は分離したサブ回路であるため、電流ミラーｍの入力電
流は、電流源が図４のようにトランジスタｔ4 と結合さ
れた場合よりも正確に設定されることができる。さら
に、複数のパッド駆動装置Ｄ1 ，Ｄ2 ，Ｄｎは、電流源
制御電圧ｕｉを生成する比較的複雑であるが正確な補助
回路の使用が保証されるように電流源制御電圧ｕｉに接
続されることができる。図６および図７は電流源制御電
圧ｕｉの生成の特に有効な実施例を示す。

【００２４】図５において、図４との別の相違は遅延段
ｄｔの設計である。この段は、インバータｎ2 および第
２の入力が信号源ｐの遮断出力Ｐに接続されたノアゲー
トｇ1 とを含む。遮断信号ｓｔによって、電流ミラーｍ
の電流入力中のトランジスタｔ3 は、本発明による出力
電流設定の効果が動作中に試験されることができるよう
に恒久的に遮断されることができる。ある状況におい
て、これは種々の妨害効果を分析する重要な手段であ
る。

【００２５】上部パッド駆動装置の半分の段の遅延段
は、その出力信号がＰチャンネルトランジスタｔ3'を遮
断しなければならないため相補構造である。それは第１
および第２の入力がインバータｎ2'およびｎ3'を介して
ノードｋおよび遮断出力Ｐにそれぞれ接続されるナンド
ゲートｇ2 を含む。正の電源ＶＤＤと負の電源ＶＳＳと
の間における図５の回路装置の対称的な設計は、同じ参
照符号によって同じ機能を有するサブ回路を示すことに
より強調されており、上部パッド駆動装置の半分の段の
参照符号にはダッシュが付けられている。

【００２６】図６は、例えば図５の実施例に対応し、補
助電流源Ｈからの出力が電流源制御電圧ｕｉとして供給
される複数のパッド駆動装置Ｄ1 ，Ｄ2 ，Ｄｎを概略的
に示す。補助電流源は例えば負荷可能な基準電圧ｕｒを
発生し、抵抗Ｒによって一定の基準電流ｉｒを形成する
制御された電流源によって電流源制御電圧ｕｉのレベル
を決定する。この基準電流ｉｒが正の電源ＶＤＤに接続
された下端を有するｐチャンネル電流ミラーの入力に供
給された場合、この電流ミラーの共通のゲート電圧は既
に所望の電流源制御電圧ｕｉを供給している。この電流
ミラーの出力電圧がｎチャンネル電流ミラーによって負
の電源ＶＳＳで反射された場合、上部パッド駆動装置の
半分の段の電流源ｑ´用の電流源制御電圧ｕｉ´は、こ
の制御電圧が各パッド駆動装置において反射することに
よって内部的に発生されない場合に得られる。基準電圧
ｕｒは集積回路技術を使用して非常に高い正確さおよび
温度安定性で発生されるため、基準電流ｉｒは外部抵抗
Ｒを介して正確に設定されることができる。唯一の欠点
は付加的な接続導線および外部素子が必要であることで
ある。

【００２７】図７は、特に有効な方法によって電流源制
御電圧ｕｉを発生することを可能にし、既にほとんどの
集積回路に既に存在している命令基準により負荷電流を
設定する実施例を示す。命令基準は一般的に水晶制御さ
れたクロック発生器からのシステムクロック信号として
各チップで利用可能な標準方式のクロックである。この
方法によって、高い正確さの電流源制御電圧ｕｉが発生
される。この回路は負荷電流ｉ1 が技術的および環境依
存性のパラメータを補償することを可能にする。したが
って、補助電流源Ｈ中の制御された電流源は、制御され
たシステムとしてシミュレートされた出力負荷キャパシ
タンスｃｎの充電／放電期間を評価する位相ロックされ
たループ（＝ＰＬＬ）によって置換される。シミュレー
トされた負荷キャパシタンスｃｎの充電／放電は、出力
トランジスタシミュレートネットワークｔ1nを含むパッ
ド駆動装置シミュレートネットワークＮによって行われ
る。したがって、パッド駆動装置シミュレートネットワ
ークＮは完全な駆動装置段をシミュレートするネットワ
ーク、この駆動シミュレートネットワークに接続された
出力トランジスタシミュレートネットワークおよび上記
のシミュレートされた負荷キャパシタンスｃｎを含む。
シミュレートネットワークｃｎおよびｔ1nの電流決定素
子はシミュレートしたネットワークｎ中の電流源の電流
が同じ比率で減少された場合、電流生成に関してスケー
ルダウンされることができる。

【００２８】位相ロックループＰＬＬは、クロック遅延
段ｔｖおよびシミュレートされた負荷キャパシタンスｃ
ｎのスイッチングエッジからそれぞれ導出されることが
好ましい第１のエッジ信号ｐ1 と第２のエッジ信号ｐ2
との間の時間差を位相検出器ｐｄにおいて比較する。ゼ
ロの時間差は位相ロックループＰＬＬに対する基準値ま
たは設定ポイントを表す。一般にオンチップ水晶制御さ
れたクロック発生器ｔｇによって供給されるか、または
外部クロック信号ｃｌとして与えられるシステムクロッ
ク信号から、第１のエッジ信号ｐ1 はクロック遅延段ｔ
ｖで例えば正確に１／２クロック期間だけクロック信号
ｃｌを遅延することによって導出される。同時に、クロ
ック信号ｃｌはシミュレートネットワークＮの信号入力
に供給され、接続された負荷キャパシタンスシミュレー
トネットワークｃｎを充電／放電させる。この充電／放
電時間は、位相ロックループＰＬＬ中の付勢変数として
機能する。

【００２９】位相検出器ｐｄは、第１および第２のエッ
ジ信号ｐ1 およびｐ2 間の位相差を評価し、充電ポンプ
ｌｐの正または負の電流源に正または負の偏移信号を直
接供給する。充電ポンプｌｐの出力はループフィルタｐ
ｆによって平滑にされる。ループフィルタｐｆの出力は
既に所望の電流源制御電圧ｕｉであって、それはパッド
駆動装置Ｄ1 ，Ｄ2 ，Ｄｎの電流源制御入力およびシミ
ュレートネットワークＮに供給される。

【００３０】このようにして、シミュレートネットワー
クＮの伝播遅延は、常に遅延段ｔｖの固定された伝播遅
延に正確に等しいように位相ロックループＰＬＬによっ
て制御される。しかしながら、電流源制御電圧ｕｉを介
して存在している出力段Ｄ1，Ｄ2 ，Ｄ3 は全て同様に
制御される。シミュレートネットワークＮおよび出力段
Ｄ1 ，Ｄ2 ，Ｄ3 が同じ負荷キャパシタンスに対する電
流生成比を有している場合、各伝播遅延は等しい。した
がって、各負荷電流ｉ1 は大きさにおいて固定される。

【００３１】例えば、供給電圧の影響または温度効果に
よる信号遅延の変化は、位相ロックループＰＬＬによっ
て直ぐに補償される。同じことは製造プロセスにおける
技術的な変動から生じた変化に適応するため、負荷電流
は常に利用可能にされており、これが負荷キャパシタの
所望の充電／放電期間を可能にする。

【００３２】ＣＭＯＳ製造プロセスにおいて、一般に各
ゲートプロセスを介して実行される負荷キャパシタンス
シミュレートネットワークｃｎの許容誤差は、概して非
常に小さい。さらに、製造プロセスは少なくともチップ
上の信号入力段の製造プロセスと同一である。必要なら
ば、シミュレートされた負荷キャパシタンスｃｎは、始
めから知られていない負荷キャパシタンスにパッド駆動
装置を適合させるために外部に接続されたキャパシタに
よって置換または付加されることができる。

【００３３】１つ以上のパッド駆動装置の出力電流を設
定する方法の別の利点は、静止状態において各電流源ｑ
の電流がスイッチ装置ｔ3 によって電流ミラーの入力か
ら分離されているため、関連した回路がシャント電流を
免れていることである。したがって、シャント電流路は
放電状態で遮断されている。充電状態において、電流ミ
ラー入力は電流が流れない状態を維持されなければなら
ないため、シャント電流も流れない。放電プロセス中に
のみ、したがって第１の電圧範囲ｂ1 （図３）において
のみ、トランジスタｔ3 ，ｔ2 を介するシャント電流路
が電流源ｑからの電流ｉ4 に対して短時間開いている。

【図面の簡単な説明】

【図１】ＣＭＯＳ出力トランジスタ対用の従来技術によ
るパッド駆動装置回路のブロック図。

【図２】時間による負荷電流の実際の変化および所望の
変化を示したグラフ。

【図３】従来技術および本発明による方法における出力
電圧の関数として負荷電流を示したグラフ。

【図４】本発明の特に簡単な実施例の概略的な回路図。

【図５】改良された出力電流設定による実施例の概略的
な回路図。

【図６】出力電流が共通の電流源制御電圧によって設定
された複数のパッド駆動装置を備えた１実施例のブロッ
ク図。

【図７】電流源制御電圧が外部素子なしにオンチップＰ
ＬＬ回路によって形成された特に有効な実施例のブロッ
ク図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/003 Ｚ 19/0175 (72)発明者 ブルクハルト・ギーベル ドイツ連邦共和国、デー − 79211 デ ンツリンゲン、アムゼルベーク ２

Claims (9)

【特許請求の範囲】
1. 【請求項１】 出力トランジスタを出力電圧の第１の範
   囲においては電流制御された素子として、また第２の範
   囲においては電圧制御された素子として動作させる回路
   手段によってパット駆動装置の出力電流を設定する方法
   において、 回路手段の入力は出力電圧が得られることができるノー
   ドに結合され、 回路手段の出力は出力トランジスタの制御電極に結合さ
   れ、 回路手段は出力電圧によって制御された電子スイッチ装
   置を介して出力トランジスタの出力電極に結合された少
   なくとも１つの電流源を含んでいることを特徴とする出
   力電流設定方法。
2. 【請求項２】 第１の範囲において、制御入力に結合さ
   れた出力トランジスタの制御電極は入力が電流源から供
   給され、出力が出力トランジスタによって形成される電
   流ミラーによって駆動され、 第２の範囲において、出力トランジスタの制御入力は制
   御入力に直接結合され、電流ミラー入力が制御入力に関
   してディスエーブルされることを特徴とする請求項１記
   載の方法。
3. 【請求項３】 出力トランジスタの電流制御モードから
   電圧制御モードへの切換えは、 電子スイッチ装置および出力電圧に依存したフィードバ
   ック信号によって電流ミラーの入力電流路は制御入力か
   ら分離され、 出力トランジスタの制御電極は制御入力に接続され、 第１および第２の範囲は電子スイッチ装置のスイッチン
   グしきい値によって設定されることを特徴とする請求項
   １または２記載の方法。
4. 【請求項４】 フィードバック信号は、出力電圧のパル
   ス転移時間より短い遅延を与える遅延段によって出力電
   圧に関して遅延されることを特徴とする請求項３記載の
   方法。
5. 【請求項５】 電子スイッチ装置は、 第２のトランジスタによって形成された電流ミラーの電
   流入力がスイッチングトランジスタを介して制御入力に
   接続され、 前期スイッチングトランジスタの制御電極が遅延段から
   出力を供給され、 電流ミラーの共通制御ラインが制御入力に接続されるこ
   とを特徴とする請求項４記載の方法。
6. 【請求項６】 電流源は少なくとも１つの飽和された電
   界効果またはＭＯＳトランジスタを含んでいることを特
   徴とする請求項１乃至５のいずれか１項記載の方法。
7. 【請求項７】 電流源は制御電極が補助電流源から電流
   源制御電圧を供給される少なくとも１つのトランジスタ
   を含んでいることを特徴とする請求項３乃至５のいずれ
   か１項記載の方法。
8. 【請求項８】 補助電流源は制御された電流源によって
   電流源制御電圧のレベルを決定することを特徴とする請
   求項７項記載の方法。
9. 【請求項９】 制御された電流源は位相ロックループに
   よって形成され、 位相ロックループに対する付勢変数はパッド駆動装置シ
   ミュレートネットワークにおいてシミュレートされた負
   荷キャパシタンスの充電／放電期間であり、 位相ロックループに対する基準変数は基準クロック信号
   を供給されたクロック遅延段の遅延であり、 設定点からの充電／放電期間の偏位は位相検出器によっ
   て決定され、 位相検出器の信号入力はクロック遅延段およびパッド駆
   動装置シミュレートネットワークの出力を供給されるこ
   とを特徴とする請求項８項記載の方法。