JPH0799378A - Method for forming resistor thin film layer on printed circuit board - Google Patents
Method for forming resistor thin film layer on printed circuit boardInfo
- Publication number
- JPH0799378A JPH0799378A JP3048805A JP4880591A JPH0799378A JP H0799378 A JPH0799378 A JP H0799378A JP 3048805 A JP3048805 A JP 3048805A JP 4880591 A JP4880591 A JP 4880591A JP H0799378 A JPH0799378 A JP H0799378A
- Authority
- JP
- Japan
- Prior art keywords
- foil
- resistor
- film
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 比較的広い範囲にわたり均一で且つ信頼性の
高いプリント基板の抵抗体薄膜層形成法。
【構成】 導体箔4を治具に支持し、該箔の汚れをボン
バーメント手法で除去し、この汚れを除去した箔上に抵
抗体膜32を形成し、基板36と積層したのち、歪み除
去のため熱圧着を行う。
(57) [Abstract] [Purpose] A method for forming a resistor thin film layer of a printed circuit board which is uniform and highly reliable over a relatively wide range. [Structure] The conductor foil 4 is supported by a jig, stains on the foil are removed by a bomberment method, a resistor film 32 is formed on the soil-removed foil, and the resistor film 32 is laminated on a substrate 36, and then strain is removed. Therefore, thermocompression bonding is performed.
Description
【0001】[0001]
【産業上の技術分野】この発明は、多層状のプリント基
板に関係するもので、特に周波数特性の高い抵抗体薄層
を有する基板の形成法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed board, and more particularly to a method of forming a board having a thin resistor layer having high frequency characteristics.
【0002】[0002]
【従来の技術】デジタルコンピューター、およびデジタ
ル信号のプロセス回路において、複雑化に伴いより早い
速度が要求される一方で、周辺独立回路をより小型化し
たいという要求より、複雑な多層プリント基板が発達し
てきた。この様な基板の多くは特殊な独立したコンポー
ネントのように働くパターン化されたコンポーネントを
内蔵した導体の層よりなる。2. Description of the Related Art While digital computers and digital signal process circuits are required to have higher speeds due to their complexity, the demand for smaller peripheral independent circuits has led to the development of complex multilayer printed circuit boards. It was Many such substrates consist of layers of conductors that contain patterned components that act like special discrete components.
【0003】この様な基板に有用な薄層体として、前も
って定められた抵抗体のパターンにフォトリトグラフし
て作られる薄層抵抗体があり、同基板上の他の回路に知
られている多くの方法で接結される。従来からのメッキ
法による、抵抗薄膜体を作る多くの方法もある。しかし
比較的大きな、例えば、いわゆる「マザーボード」など
に使用された場合、これら従来の抵抗膜には、層の表面
全体において厚さが均一でなく、しいては抵抗値がバラ
つくという傾向があり、特に周波数の高い場合には信号
特性の精度に欠けることが往々にしてあった。As a thin layer body useful for such a substrate, there is a thin layer resistor formed by photolithographically forming a predetermined resistor pattern, which is known in many other circuits on the substrate. Is connected by the method. There are many methods of making resistive thin film bodies by conventional plating methods. However, when used in relatively large, eg so-called "motherboards", these conventional resistance films tend to have a non-uniform thickness across the surface of the layer, which in turn leads to variations in resistance. Often, the accuracy of the signal characteristics is lacking, especially when the frequency is high.
【0004】水圧式の薄層法も、導体へのストレスから
これを使用した多層基板には良品率での問題があった。
こうした不良品の基板を修理する事の難しさと、コスト
削減のためにより完成度の高い、電気的にも、機械的に
も高精度の薄層コンポーネントの開発が待たれていた。The water pressure type thin layer method also has a problem of non-defective rate in the multilayer board using the same because of stress on the conductor.
Due to the difficulty of repairing such defective substrates and cost reduction, development of highly complete thin layer components, both electrically and mechanically, has been awaited.
【0005】出願人は、特にニクロム独立抵抗体薄膜に
関し多くの経験があり、その例として、米国特許番号3,
400,066; 3,622,410; 3,629,776; 3,691,007; 3,857,68
3; 3,930,975; 3,981,691; 4,021,277の権利を有してい
る。又、出願人はH.G.Pawlukによる、「Elec
etric Engineer Magazine」 掲載の「基板にメッキされ
た薄膜抵抗体」についても熟知している。The Applicant has much experience, especially with regard to nichrome independent resistor thin films, as an example of which, US Pat.
400,066; 3,622,410; 3,629,776; 3,691,007; 3,857,68
3; 3,930,975; 3,981,691; 4,021,277. In addition, the applicant is G. By Pawluk, “Elec
He is also familiar with "thin film resistors plated on substrates" published in etric Engineer Magazine.
【0006】上に述べた特許の一つは従来のメッキ法で
ニクロム薄膜を各種の構造に着膜させるもので、又他の
特許はすでに形成された薄層を多層基板に積み重ねるの
ではなく、パターン化された部位に直接ニクロムをスパ
ッタすることにより所用パターンの回路をえるものであ
る。One of the above-mentioned patents is to deposit a nichrome thin film on various structures by a conventional plating method, while the other patents do not stack thin layers that have already been formed on a multilayer substrate. The circuit of the required pattern is obtained by directly sputtering nichrome on the patterned portion.
【0007】後者の薄層作製法の利点は、多くの抵抗体
を基板そのものに内在させるために、抵抗体の密度を高
くすることができ、それに伴い基板表面に余裕ができI
Cなどの実装、又配線距離が短くなることである。ま
た、インダクタンスとノイズが減少するために、周波数
特性と基板のスピードが向上するとともに信頼性も独立
配線が最小限に限られるため高くなる。パターン形成の
ための各種のテクニック使用することにより、さらにさ
ほどの困難さと経費をかけずに抵抗体の数を増やすこと
ができ、生産ラインの一部に置き換えることができる。The advantage of the latter thin layer forming method is that many resistors are incorporated in the substrate itself, so that the density of the resistors can be increased, and accordingly, the substrate surface has a margin.
Mounting C etc. and shortening the wiring distance. Further, since the inductance and the noise are reduced, the frequency characteristic and the speed of the substrate are improved, and the reliability is also increased because the independent wiring is limited to the minimum. By using different techniques for patterning, the number of resistors can be increased and replaced with part of the production line without further difficulty and expense.
【0008】[0008]
【発明の目的および概要】従ってこの発明の主な目的
は、多層プリント基板に使用できるその全体にわたって
電気的に、また機械的に均一な薄層抵抗体を提供するこ
とにある。OBJECTS AND SUMMARY OF THE INVENTION Accordingly, a primary object of the present invention is to provide a thin layer resistor that is electrically and mechanically uniform throughout and that can be used in a multilayer printed circuit board.
【0009】さらに、主にニクロムのスパッタによる抵
抗体薄膜を含む薄層抵抗体を作ることである。Further, it is to produce a thin layer resistor including a resistor thin film mainly by spattering of nichrome.
【0010】平板上に導体箔を電気的に接地電位より隔
離された状態で均一に支える技術を提供することにあ
る。It is an object of the present invention to provide a technique for uniformly supporting a conductor foil on a flat plate in a state of being electrically isolated from the ground potential.
【0011】さらに、導体箔とその支持構造を接続し
て、エッチャントと反対に帯電させ、スパッタにより箔
上の汚れや保護膜を取り除く工程を提供することにあ
る。Another object of the present invention is to provide a step of connecting the conductive foil and its supporting structure, charging the conductive foil in the opposite direction to the etchant, and removing dirt and a protective film on the foil by sputtering.
【0012】高圧高温下でスパッタで覆われた導体薄を
支持体であるエポキシ樹脂に熱圧着し薄層状にする技
術、さらには薄層化後、乾燥した熱環境下で薄層のスト
レスを逃がす技術等が、この発明の主たる目的にふくま
れる。A technique for forming a thin layer by thermocompression bonding a conductor thin film covered with spatter under high pressure and high temperature to an epoxy resin as a support, and further, after thinning the layer, stress of the thin layer is released in a dry thermal environment. Technology and the like are included in the main purpose of the present invention.
【0013】以上に述べた、この発明の目的、利点、従
来の技術との違いは、従来の技術に比べ、より良好な電
気的、機械的な特性を持つ薄層を得る、現在最も良いと
思われる生産過程に顕著にあらわれている。The above-mentioned objects, advantages, and differences from the prior arts described above are presently the best for obtaining thin layers having better electrical and mechanical properties than the prior arts. It is noticeable in the possible production process.
【0014】この過程ではまず治具を使い選ばれた導体
箔を平板の上に周辺まで均一に押さえつけ、スパッタに
よる膜厚が一定になるようにスパッタターゲットからの
距離を一定に保つ工程がある。さらにアルゴンガスを使
ったイオンボンバートメント法、またはスパッタエッチ
法で、治具および箔をガスと反対に帯電させ、スパッタ
などのPVD法で抵抗膜を着膜する前に箔の表面から異
物、不純物を取り除く方法を提供する。In this process, first, there is a step of uniformly pressing a conductor foil selected on a flat plate to the periphery by using a jig and keeping a constant distance from a sputtering target so that a film thickness by sputtering becomes constant. Further, by ion bombardment method using argon gas or sputter etching method, the jig and the foil are charged opposite to the gas, and foreign matter and impurities are removed from the surface of the foil before the resistance film is deposited by PVD method such as sputtering. Provide a way to get rid of.
【0015】また、抵抗ターゲット材を、できればDC
マグネトロンスパッタでPVD法を使って繰り返しスパ
ッタすること。この際ニクロム―アルミ―ケイ素ターゲ
ットを使用している。The resistance target material is preferably DC
Repeated sputtering using PVD method with magnetron sputtering. At this time, a nichrome-aluminum-silicon target is used.
【0016】導体抵抗箔を支持体と薄層状に接着するに
は、抵抗体を樹脂支持体に熱圧着する。いくつも積み重
ねられた層構造が、定温定圧の制御環境下で同時に接着
される。接着された薄層にはあまりストレスは内在しな
いが続けて焼き付け、自然冷却することでさらにストレ
スを減少させることができる。In order to bond the conductor resistance foil to the support in a thin layer, the resistance is thermocompression-bonded to the resin support. A number of stacked layered structures are simultaneously bonded under a controlled environment of constant temperature and constant pressure. There is not much stress in the adhered thin layers, but it is possible to further reduce the stress by continuing baking and natural cooling.
【0017】このようにしてできあがった薄層は、均一
性においてより優れた性質をしめす。メッキや水圧機で
接着された薄層と比べ薄層表面全体にわたり抵抗値の変
異が少なく、また時間に対する抵抗値の変化もすくな
い。これらの特徴は比較的高周波信号を要求する多層プ
リント基板に組み込まれた時に一段と意味を有する。The thin layer thus produced exhibits superior properties in terms of uniformity. Compared to a thin layer bonded by plating or a hydraulic machine, there is less variation in the resistance value over the entire surface of the thin layer, and the change in resistance value with time is also small. These features are all the more significant when incorporated into a multilayer printed circuit board that requires relatively high frequency signals.
【0018】[0018]
【実施例】図1および図2乃至5は、この発明における
改良された薄層2の製作過程のフローチャートおよび主
なプロセスを追っての基板の断面図を示している。この
過程にはあらかじめ電気的性質の分かっている選ばれた
銅箔の、治具6(図6,7参照)への着装がある。箔4
は均一に平らな平板8の上全体に密着させる。こうして
均一に平らな着膜表面が得られる。1 and 2 to 5 show a flow chart of a process for producing an improved thin layer 2 according to the present invention and a sectional view of a substrate through a main process. In this process, a selected copper foil whose electrical properties are known in advance is attached to the jig 6 (see FIGS. 6 and 7). Foil 4
Is brought into close contact with the entire flat flat plate 8. In this way, a uniformly flat coating surface is obtained.
【0019】箔4の着装は、「hollow cathode effec
t」 と呼ばれる、平板8と箔4の間に生じ、平板8と箔
4間のプラズマ密度を高くする有害な間隙を排除する。
箔4に歪曲、捻り、しわのないことは熱膨張による歪み
を防ぐとともに箔の表面全体にわたってターゲットと箔
の距離を一定にたもつ。The foil 4 is dressed as "hollow cathode effec".
Eliminating a harmful gap called “t” that occurs between the flat plate 8 and the foil 4 and increases the plasma density between the flat plate 8 and the foil 4.
The fact that the foil 4 has no distortion, twist, or wrinkle prevents distortion due to thermal expansion and maintains a constant distance between the target and the foil over the entire surface of the foil.
【0020】図6に示される治具6は、平板8と、二つ
の頑丈な長方形の留め金の役をする金枠10,12と、
金枠の周囲に取り付けられたスプリング様に曲がったお
さえ兼スペイサー14より成る。金枠10,12は二枚
の箔4に同時に着膜する事を可能にする。前後の留め金
16は平板8の横側に取り付けられており、スライド式
に金枠10、12と協力し金枠が平板に押さえつけられ
る際に、箔4上に金枠を受けて箔4を引っ張り、両側の
箔4の中心部をターゲットに対し露出した状態で、平板
8の平らな面にしっかり固定する。The jig 6 shown in FIG. 6 includes a flat plate 8 and metal frames 10 and 12 serving as two sturdy rectangular clasps.
It consists of a spring-like retainer / spacer 14 mounted around the metal frame. The metal frames 10 and 12 make it possible to deposit two foils 4 simultaneously. The front and rear clasps 16 are attached to the side of the flat plate 8, and when the metal frames are slidably pressed against the flat plate in cooperation with the metal frames 10 and 12, the metal frame is received on the foil 4 and the foil 4 is fixed. It is pulled and firmly fixed to the flat surface of the flat plate 8 with the central portions of the foils 4 on both sides exposed to the target.
【0021】均一な圧力は特に金枠10,12の内側の
支え棒18に取り付けられた多数のスプリングおさえに
依って得られる。金枠が自由な状態では、スプリングお
さえ14は一定の角度で枠10,12より斜めにとび出
しており、また留め金16の下で締め付けられた状態で
は、箔4に対して平行になっている。留め金16は、一
対の締め付け用ネジ24に対し左右にスライドするおさ
え具22と、それを支える部分20よりなる。A uniform pressure is obtained, in particular, by means of a number of spring retainers mounted on the support bars 18 inside the metal frames 10,12. When the metal frame is free, the spring retainer 14 projects obliquely from the frames 10, 12 at a constant angle, and when tightened under the clasp 16, the spring retainer 14 is parallel to the foil 4. There is. The clasp 16 includes a retainer 22 that slides left and right with respect to a pair of tightening screws 24, and a portion 20 that supports the retainer 22.
【0022】図7において、上記の治具6は続いて十分
な広さの直流マグネトロンスパッタ室26に納められ
る。この装置は互いに独立したいくつかの室より成って
いるが、以下に述べるプロセスのステップを行う必要に
応じて、箔4の室間の移動が可能になっている。In FIG. 7, the jig 6 is subsequently placed in a DC magnetron sputtering chamber 26 having a sufficient size. The device consists of several chambers which are independent of each other, but allows the foil 4 to be moved between chambers as necessary to carry out the process steps described below.
【0023】ボンバードメント、またはスパッタエッチ
においては(図3参照)、治具と箔はお互いに一緒にバ
イアスになっており、アルゴン原子のグロー放電による
衝撃で箔4の表面の汚染や保護膜の層をとりのぞく。汚
染物は室の壁に付着する。露出の時間、強度、室内の気
体の状態は従来の方法で与えられる。他に可能性のある
技術としては、使用される材料に応じて、化学的に前処
理するか、反応性の高いガスを使ったスパッタエッチ法
が考えられる。In bombardment or sputter etching (see FIG. 3), the jig and the foil are biased together and the impact of the glow discharge of argon atoms causes contamination of the surface of foil 4 and formation of a protective film. Remove layers. The contaminants adhere to the walls of the chamber. The exposure time, intensity, and gas conditions in the room are given in the conventional manner. Another possible technique is the sputter etch method, which either chemically pretreats or uses a highly reactive gas, depending on the material used.
【0024】図7よりさらに分かることは、治具金型
は、運搬装置28とローラーの付いたレールに依ってさ
さえられている。運搬装置28は金型6が洗浄室の接地
と電気的に独立に成るようにできている。つまり上に述
べたスパッタエッチの際、陽性に帯電しているガスに対
して必要なだけ陰性に帯電できる様に外部電源に接続さ
れている。具体的には治具金型6が座っている接続プレ
ート54又はスパッタのシールドが電導体50と、接続
子52によって電源と接続される。さらに絶縁体56,
58,60が治具金型6を、他の洗浄室部分より隔離し
ている。As can be seen further from FIG. 7, the jig mold is supported by a carrier 28 and rails with rollers. The carrier 28 is designed such that the mold 6 is electrically independent of the grounding of the wash chamber. That is, during the above-described sputter etching, the external power source is connected so that the gas charged positively can be charged negatively as much as necessary. Specifically, the connection plate 54 on which the jig mold 6 is seated or the spatter shield is connected to the power source by the conductor 50 and the connector 52. Furthermore, the insulator 56,
58 and 60 isolate the jig die 6 from other cleaning chamber portions.
【0025】図4に示されるように、この様に洗浄のな
された導体箔4はスパッタ室に移される。ここではター
ゲットと箔が適当にバイアスされ室内の近接された内壁
に取り付けられた選ばれたターゲットより遊離した原子
に露出される。これはアルゴンのグロー放電下の環境下
でなされる。ターゲットより放たれた原子は箔4上に着
地し、薄い膜32を形成する。ふつう一回のスパッタサ
イクルで、均一な一定の厚さの膜が得られる。多数回ス
パッタサイクルを行う事により、望ましい厚さの膜32
をえる。この例においては500から800オングスト
ロームの厚さとなる。As shown in FIG. 4, the conductor foil 4 thus cleaned is transferred to the sputtering chamber. Here, the target and foil are appropriately biased and exposed to atoms freed from the selected target mounted on the inner walls of the chamber in close proximity. This is done in an environment under a glow discharge of argon. Atoms emitted from the target land on the foil 4 and form a thin film 32. A single sputter cycle usually produces a uniform and constant thickness film. A film 32 having a desired thickness can be obtained by performing many sputtering cycles.
Get In this example, the thickness is 500 to 800 angstroms.
【0026】表面の如何なる変異も、後のプロセスで更
に大きくなるか又は数が増加するので避け無くてはなら
ない。他の着膜法としては真空蒸着やCVDが考えられ
る。他のスパッタの方法としてDCダイオード、RFダ
イオード、RFマグネトロン等があげられる。Any mutations on the surface must be avoided as they will become larger or increase in number in later processes. As another film deposition method, vacuum deposition or CVD can be considered. Other sputtering methods include DC diode, RF diode, RF magnetron and the like.
【0027】56%のニッケル、38%のクローム、4
%のアルミニウム、2%のケイ素を組成とするターゲッ
トは、ここでの使用目的にかなった電気的性質を持った
抵抗膜32をあたえる。他の各種のターゲットもしくは
異なった組成のターゲットも同様の結果をあたえうる。
他の抵抗体ターゲット材として可能性のあるものには、
ニッケル−バナジウム、窒化タンタル、リン−ニッケ
ル、クローム−アルミニウム等がある。56% nickel, 38% chrome, 4
% Aluminum, 2% silicon target provides a resistive film 32 having electrical properties suitable for its intended use. Various other targets or targets of different composition can give similar results.
Other potential resistor target materials include:
There are nickel-vanadium, tantalum nitride, phosphorus-nickel, chrome-aluminum, and the like.
【0028】ニッケルの成分が50%から80%、クロ
ームの成分が20%から40%、その他の成分が0%か
ら10%のニクロムが安定性にひいで、一般に同様の目
的で使われるリン−ニッケルや、その他のメッキによる
ものに比べ広さに関しても、電気的にもより好ましい膜
を与えると思われる。Nichrome having a nickel content of 50% to 80%, a chrome content of 20% to 40%, and other components of 0% to 10% has poor stability, and is commonly used for the same purpose. It is thought that it gives a more electrically preferable film in terms of width compared to nickel and other plated materials.
【0029】望まれるプリント基板の大きさに応じて、
前述の着膜をするスパッタ室26の大きさが選ばれる。
現在使用しているものには、縦横51cm x129、5c
m の薄層を2枚形成するに十分な広さのスパッタ室があ
る。これより大きい室、小さい室も同様につかいうる。Depending on the size of the printed circuit board desired,
The size of the sputtering chamber 26 for depositing the film is selected.
51cm x 129x5c which is currently used.
There is a sputter chamber large enough to form two thin m layers. Larger and smaller chambers can be used as well.
【0030】望まれた導体と、抵抗体膜32が形成され
ると、次はこの膜32を適当なガラスエポキシ樹脂基板
36に、接着しなければならない。出来上がったった構
造2は更に図8に示される多層プリント基板へと加工さ
れる。他に使いうる絶縁基板の例としては、modified e
poxies、tetra-functional epoxies、高温エポキシ、bi
smaleimide blends、polyimides、modified polyimide
s、cyanate esters等がある。Once the desired conductor and resistor film 32 have been formed, this film 32 must then be adhered to a suitable glass epoxy resin substrate 36. The finished structure 2 is further processed into the multilayer printed circuit board shown in FIG. Another example of an insulating substrate that can be used is modified e.
poxies, tetra-functional epoxies, high temperature epoxies, bi
smaleimide blends, polyimides, modified polyimide
s, cyanate esters, etc.
【0031】上記の接着、及び図5において、形成され
た抵抗体膜32は、ガラスエポキシ樹脂絶縁基板36
に、従来の水圧接着ではなく、高温と全体に均一の圧力
によって熱圧着される。水圧接着は薄層2を多層基板3
8へ圧着する際にのみ用いられる。In the above adhesion and in FIG. 5, the formed resistor film 32 is the glass epoxy resin insulating substrate 36.
In addition, instead of the conventional hydraulic bonding, thermocompression bonding is performed by high temperature and uniform pressure throughout. For hydraulic bonding, apply the thin layer 2 to the multilayer substrate 3
Used only when crimping to 8.
【0032】この熱圧着の過程では、抵抗体膜32にそ
れほどストレスがかからない。油圧プレスを使えば絶縁
基板36に生ずる方向性の歪みが、膜32が加熱される
とともに絶縁基板36と膜32の表面全体に均一に圧力
がかかる事により避けられる。During the thermocompression bonding process, the stress is not so much applied to the resistor film 32. If a hydraulic press is used, the directional distortion generated in the insulating substrate 36 can be avoided by heating the film 32 and uniformly applying pressure to the entire surfaces of the insulating substrate 36 and the film 32.
【0033】図5に示す薄層熱圧着の過程では、いくつ
もの抵抗体膜32がそれぞれの相手となる絶縁基板36
に同時に圧着される。つまり、それぞれの膜32と絶縁
基板36のペアは、不活性体の層(図には示されていな
い)によって分けられた層状の「本」の様な構造にな
る。この「本」は袋(図には示されていない)に納めら
れ番号化がつけられる。そしてこの「本」が何冊も垂直
に重ねられオートクレーブにセットされる。In the process of thin-layer thermocompression bonding shown in FIG. 5, a number of resistor films 32 are used as insulating substrates 36 as their counterparts.
It is crimped at the same time. That is, each film 32 and insulating substrate 36 pair has a layered "book" -like structure separated by layers of inactive material (not shown). This "book" is placed in a bag (not shown) and numbered. Then, several "books" are stacked vertically and set in an autoclave.
【0034】接着は、従来のように定義される圧力、温
度、時間を加える事によりなされる。この間、抵抗体膜
32と絶縁基板36の接着面はお互いに十分な支持が得
られる様に熱による接着過程を進み恒久的結合が形成さ
れ多層基板が構築される。この例では、1インチあたり
7から10ポンドの接着強度がえられる。他の材料を使
用した場合3から7ポンドの強度となる。Bonding is performed by applying pressure, temperature and time which are conventionally defined. In the meantime, the adhesive surfaces of the resistor film 32 and the insulating substrate 36 go through an adhesive process by heat so as to sufficiently support each other, and a permanent bond is formed to construct a multilayer substrate. In this example, a bond strength of 7 to 10 pounds per inch is obtained. Strengths of 3 to 7 pounds with other materials.
【0035】こうして出来上がった薄層は比較的少ない
ストレスを内在させているがさらに通常の気圧下で熱処
理する。これにより上記の圧着過程で生じたストレスは
取り除かれエポキシ絶縁基板36は箔4により馴染む。
この過程はオートクレーブ内、または別のオーブン内
で、通常の気圧下で二度目の熱処理過程として行われ、
その後室温へ自然冷却される。The thin layer thus formed has a relatively small amount of stress in it, but is further heat-treated under normal atmospheric pressure. As a result, the stress generated in the above-mentioned pressure bonding process is removed, and the epoxy insulating substrate 36 becomes more comfortable with the foil 4.
This process is carried out in an autoclave or another oven as a second heat treatment process under normal atmospheric pressure,
After that, it is naturally cooled to room temperature.
【0036】この様に出来上がった薄層4は、袋より取
り出され、洗浄され、周辺の不要部を切り取られそれぞ
れの特異的な性質により適当にマーキングがなされる。
これから後の加工、例えば図8の構造の加工に備えて、
導体箔4上に保護膜または酸化膜を形成してもよい。The thin layer 4 thus produced is taken out from the bag, washed, unnecessary portions in the periphery thereof are cut off, and appropriate marking is made according to each unique property.
In preparation for the subsequent processing, for example, the processing of the structure shown in FIG. 8,
A protective film or an oxide film may be formed on the conductor foil 4.
【0037】最後に、図8に関して、これ以後の過程は
接地面(ground plana)の形成、導体路(conductive p
aths)の形成、またより複雑な多層体の形成等が含まれ
る。薄層体38では、導体箔4はフォトリトグラフ処理
され、多数の電極40を形成している。これらの電極4
0は、電極40間の抵抗体膜32の面積によって定めら
れる前もって決められた大きさの個々の抵抗体または抵
抗体領域42の上に形成される。もう一つの導体箔4が
接地面として絶縁体36の下面に接着される。電線を接
続する為の電極や、他のコンポーネントを装填する為の
穴(図には示されていない)や、他の接続に必要な部分
が、外の回路(図には示されていない)とこの薄層構造
38とを接続するために後に形成される。接地体導体箔
4の代わりにこの構造38に新たな抵抗体を内蔵する薄
層体を加える事も可能である。Finally, referring to FIG. 8, the subsequent steps are the formation of the ground plane (ground plana) and the conductive path (conductive p).
aths) formation, more complex multi-layer formation, and the like. In the thin layer body 38, the conductor foil 4 is photolithographically processed to form a large number of electrodes 40. These electrodes 4
0 is formed on an individual resistor or resistor region 42 of a predetermined size determined by the area of the resistor film 32 between the electrodes 40. Another conductor foil 4 is bonded to the lower surface of the insulator 36 as a ground plane. External circuitry (not shown) with electrodes for connecting wires, holes for loading other components (not shown), and other connections required And subsequently formed to connect the laminar structure 38 with Instead of the ground conductor foil 4, it is possible to add a thin layer body containing a new resistor to the structure 38.
【0038】この様に、スパッタされ熱圧着された薄層
2を使用する事により、従来のメッキ法等により形成さ
れた物より機械的にも電気的にも実際上はるかに均一な
多層構造38を形成する事が可能になった。この構造3
8は特に高周波のデジタル回路設計に有利である。As described above, by using the sputtered and thermocompression-bonded thin layer 2, the multilayer structure 38 which is practically much more mechanically and electrically uniform than the one formed by the conventional plating method or the like. Can be formed. This structure 3
8 is particularly advantageous for high frequency digital circuit design.
【図1】この薄層の製作過程のステップを示すフローチ
ャートである。FIG. 1 is a flow chart showing the steps in the process of making this thin layer.
【図2】図1製作過程に依って作られた薄層の断面図で
ある。FIG. 2 is a cross-sectional view of a thin layer made by the manufacturing process of FIG.
【図3乃至5】本発明に係る方法によって基板が層状構
造に形成されていくことを示す断面図である。3 to 5 are cross-sectional views showing that a substrate is formed into a layered structure by the method according to the present invention.
【図6】スパッタ着膜に先だって導体箔を準備するため
の治具金型の組立を示す見取り図である。FIG. 6 is a sketch drawing showing the assembly of a jig die for preparing a conductor foil prior to sputter deposition.
【図7】着膜室の中のローラー式キャリアーに取り付け
られた導体箔治具を示す。FIG. 7 shows a conductor foil jig attached to a roller type carrier in a film deposition chamber.
【図8】この薄層を使った多層構造の部分断面図であ
る。FIG. 8 is a partial cross-sectional view of a multilayer structure using this thin layer.
4 導体箔 8 平板 32 抵抗体膜 36 絶縁体 40 電極 42 抵抗体 4 Conductor foil 8 Flat plate 32 Resistor film 36 Insulator 40 Electrode 42 Resistor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 E 6921−4E ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H05K 3/46 E 6921-4E
Claims (1)
実に密着させる工程と; (b)上記の箔を、グロー放電中に必要時間露出し、箔
表面の汚れを取り除く工程と; (c)上記の箔を、グロー放電中に露出し、抵抗体ター
ゲットより箔上に抵抗体膜を形成させる工程と; (d)不活性ガスのもとで、上記抵抗体膜を基板上に全
体に均一な圧力で熱圧着する工程と;から構成されるこ
とを特徴とするプリント基板の抵抗体薄膜層形成方法。1. A step of (a) securely adhering a conductor metal foil to a flat surface of a support; (b) a step of exposing the foil to a necessary time during glow discharge to remove dirt on the foil surface. (C) exposing the foil during glow discharge to form a resistor film on the foil from a resistor target; (d) placing the resistor film on a substrate under an inert gas. And a step of thermocompression-bonding the whole body with a uniform pressure, the method comprising: forming a resistor thin film layer on a printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3048805A JPH0799378A (en) | 1991-02-22 | 1991-02-22 | Method for forming resistor thin film layer on printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3048805A JPH0799378A (en) | 1991-02-22 | 1991-02-22 | Method for forming resistor thin film layer on printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0799378A true JPH0799378A (en) | 1995-04-11 |
Family
ID=12813427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3048805A Pending JPH0799378A (en) | 1991-02-22 | 1991-02-22 | Method for forming resistor thin film layer on printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0799378A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002005604A1 (en) * | 2000-07-07 | 2002-01-17 | Mitsui Mining & Smelting Co.,Ltd. | Carrier-foiled composite copper foil, method for manufacturing printed circuit board with resistance circuit, and printed circuit board having resistance circuit |
JP2003243202A (en) * | 2002-02-18 | 2003-08-29 | Toyo Kohan Co Ltd | Resistive layer laminate material and component using the same |
KR100683108B1 (en) * | 2005-07-07 | 2007-02-15 | 박광수 | Manufacturing method of multilayer printed circuit board |
WO2012133567A1 (en) * | 2011-03-31 | 2012-10-04 | Jx日鉱日石金属株式会社 | Method for manufacturing metal foil provided with electrical resistance layer |
-
1991
- 1991-02-22 JP JP3048805A patent/JPH0799378A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002005604A1 (en) * | 2000-07-07 | 2002-01-17 | Mitsui Mining & Smelting Co.,Ltd. | Carrier-foiled composite copper foil, method for manufacturing printed circuit board with resistance circuit, and printed circuit board having resistance circuit |
JP2003243202A (en) * | 2002-02-18 | 2003-08-29 | Toyo Kohan Co Ltd | Resistive layer laminate material and component using the same |
KR100683108B1 (en) * | 2005-07-07 | 2007-02-15 | 박광수 | Manufacturing method of multilayer printed circuit board |
WO2012133567A1 (en) * | 2011-03-31 | 2012-10-04 | Jx日鉱日石金属株式会社 | Method for manufacturing metal foil provided with electrical resistance layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107535078B (en) | High frequency module | |
EP0260857A2 (en) | Multilayer wiring substrate | |
CN101276693B (en) | Method for manufacturing electronic component | |
US4031272A (en) | Hybrid integrated circuit including thick film resistors and thin film conductors and technique for fabrication thereof | |
US5039570A (en) | Resistive laminate for printed circuit boards, method and apparatus for forming the same | |
JPH05194065A (en) | Method for forming rigid joint between copper layer and aluminum oxide ceramic | |
US4741077A (en) | End terminations for capacitors | |
JPH0799378A (en) | Method for forming resistor thin film layer on printed circuit board | |
JPH04221867A (en) | Ceramic piezoelectric transformer disc and its manufacture | |
US4569743A (en) | Method and apparatus for the selective, self-aligned deposition of metal layers | |
US3971428A (en) | Method for making beam leads | |
JP3066201B2 (en) | Circuit board and method of manufacturing the same | |
CN113930733A (en) | Magnetron sputtering method for ferrite processing | |
JP2003121466A (en) | Probe unit and its manufacturing method | |
US5794327A (en) | Method for making copper electrical connections | |
EP0564693A1 (en) | Film carrier type substrate and method of manufacturing the same | |
JP3360415B2 (en) | Circuit pattern forming method | |
WO2002098193A1 (en) | A method for applying thick copper on substrates | |
JP2542428B2 (en) | Method for manufacturing double-sided flexible printed circuit board | |
JP2802181B2 (en) | Method of forming conductive film on ceramic circuit board | |
JP2000017424A (en) | Metal transfer film | |
JPS59167199A (en) | Method for leading out electrode of acoustic diaphragm | |
JPH0767003B2 (en) | Copper / organic insulation film wiring board manufacturing method | |
JPH1053867A (en) | Wiring board and its production | |
JPH04276686A (en) | Multilayer metal base substrate |