JPH0799196A - Method for forming metal film for integrated circuit - Google Patents
Method for forming metal film for integrated circuitInfo
- Publication number
- JPH0799196A JPH0799196A JP5241218A JP24121893A JPH0799196A JP H0799196 A JPH0799196 A JP H0799196A JP 5241218 A JP5241218 A JP 5241218A JP 24121893 A JP24121893 A JP 24121893A JP H0799196 A JPH0799196 A JP H0799196A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- metal
- semiconductor element
- wafer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体配線形成に用いる無電解金属めっきの
前処理において、半導体素子形成表面のみを液相で活性
化することで、裏面への金属の堆積を防止し、その結
果、次工程でのコンタミネーションを防止する。
【構成】 バリヤメタル14を堆積したコンタクトホー
ル18を有する半導体素子形成用ウエハー11を、スピ
ンコーター12上で回転させながら前処理を行い、半導
体素子形成表面のみを活性化する。このように表面処理
されたウエハー11をめっき浴13に浸積することで、
半導体素子形成表面全面のみに配線用金属15を堆積す
る。
(57) [Abstract] [Purpose] In the pretreatment of electroless metal plating used for semiconductor wiring formation, by activating only the semiconductor element formation surface in the liquid phase, metal deposition on the back surface is prevented, and as a result , Prevent contamination in the next process. A semiconductor element forming wafer 11 having a contact hole 18 in which a barrier metal 14 is deposited is pretreated while being rotated on a spin coater 12, and only the semiconductor element forming surface is activated. By immersing the wafer 11 thus surface-treated in the plating bath 13,
The wiring metal 15 is deposited only on the entire surface of the semiconductor element formation surface.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体素子や集積回路
形成用の配線形成方法に関するもので、無電解めっき法
による金属膜形成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method for forming semiconductor elements and integrated circuits, and more particularly to forming a metal film by electroless plating.
【0002】[0002]
【従来の技術】従来、半導体素子や集積回路の配線形成
のための金属膜堆積には、スパッター蒸着法やCVD法
が使用されていた。これらの方法は、金属化合物に多大
なエネルギーをかけ、金属を遊離させたり、金属化合物
を分解することにより半導体素子形成表面に金属膜を堆
積する。しかし、スパッター法では凹凸部において十分
なカバーレッジがとれないといった大きな問題がある。
またこれらの方法は真空条件下で金属を堆積するため膨
大なコストかかり、プロセス的にも複雑であるといった
問題がある。それらの問題を解決する方法として、最
近、めっき法による金属膜の堆積が注目されている。2. Description of the Related Art Heretofore, a sputter deposition method or a CVD method has been used for depositing a metal film for forming wiring of a semiconductor element or an integrated circuit. In these methods, a large amount of energy is applied to a metal compound to release the metal or decompose the metal compound to deposit a metal film on the semiconductor element formation surface. However, the sputtering method has a big problem that sufficient coverage cannot be taken in the uneven portion.
Further, these methods have a problem that the metal is deposited under a vacuum condition, resulting in enormous cost and process complexity. As a method for solving these problems, deposition of a metal film by a plating method has recently attracted attention.
【0003】めっき法には大きく分類して、電気めっき
と無電解めっき(化学めっき)の2種類が挙げられる。
しかし、電気めっきは金属堆積が電界の分布に依存する
ことから、微細な埋め込み溝やコンタクトホール内に平
坦上と同様な電界を分布させることは困難なため、カバ
ーレッジの問題を解決することができない。そこで、化
学的に基板表面での還元反応を利用し、金属を堆積する
無電解めっき法を、配線形成の金属膜堆積に応用する方
法が近年研究されつつある。The plating methods are roughly classified into two types, electroplating and electroless plating (chemical plating).
However, in electroplating, since metal deposition depends on the electric field distribution, it is difficult to distribute an electric field similar to that on a flat surface in a fine buried groove or a contact hole. Can not. Therefore, a method of applying an electroless plating method of depositing a metal by chemically utilizing a reduction reaction on the surface of a substrate to depositing a metal film for forming a wiring has been recently studied.
【0004】この無電解めっきは、還元反応によって自
己触媒的に析出してくる金属(例えば銅、銀)の塩と、
金属塩が溶媒中で水酸化物となって沈澱することを防止
する錯化剤、及び還元剤、pH調節剤からなるめっき液
に被メッキ体を浸漬させてめっきする方法である。しか
し、無電解めっき法は最初のめっき金属を析出させるた
めの核が必要で、金属堆積の核となるアクチベーター
(主に、酸性水溶液中の塩化パラジウム)を形成するア
クチベーテイング処理が活性化処理として必要となる。In this electroless plating, a salt of a metal (eg, copper or silver) which is autocatalytically deposited by a reduction reaction,
This is a method of plating by immersing an object to be plated in a plating solution composed of a complexing agent that prevents a metal salt from becoming a hydroxide in a solvent and precipitating, a reducing agent, and a pH adjusting agent. However, the electroless plating method requires a nucleus for depositing the first plated metal, and the activating process that forms an activator (mainly palladium chloride in an acidic aqueous solution) that becomes the nucleus of metal deposition is activated. Required for processing.
【0005】現段階では、活性化処理は半導体素子形成
用ウエハー全体を前処理液の中に浸漬させて行われてお
り、全体が活性化されたウエハーを、めっき浴に浸漬さ
せて金属を堆積するといった方法をとっている。At the present stage, the activation treatment is carried out by immersing the whole semiconductor element forming wafer in a pretreatment liquid, and the whole activated wafer is immersed in a plating bath to deposit metal. The method of doing is.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、この方
法では、以下の大きな問題が生じる。However, this method has the following major problems.
【0007】それは、被めっき体全体を前処理液に浸漬
させるため、めっきを行う半導体素子形成表面以外の部
分も活性化されることにより裏面にも金属が堆積され
る。裏面の金属は、次工程以降で汚染(クロスコンタミ
ネーション)の発生原因となり、半導体工程では大きな
問題となる。また、この裏面の金属を除去するには、金
属を溶解することのできる強酸で裏面のみを処理する方
法をとる必要があり、一段階工程が増えることとなる。Since the whole object to be plated is dipped in the pretreatment liquid, a portion other than the semiconductor element forming surface to be plated is also activated, so that the metal is also deposited on the back surface. The metal on the back surface causes contamination (cross-contamination) in the subsequent steps, which is a serious problem in the semiconductor process. Further, in order to remove the metal on the back surface, it is necessary to employ a method of treating only the back surface with a strong acid capable of dissolving the metal, which results in an increase in one-step process.
【0008】この問題を解決するための手段として、こ
れまでに、アクチベーターであるパラジウムをスパッタ
ー法により堆積したりや、イオン注入法によって表面近
傍に埋め込む方法が提案されている。しかしながら、こ
れらの方法では、スループットが低く、またコストも高
いといった問題があり、実用的でない。As means for solving this problem, a method of depositing palladium which is an activator by a sputtering method or a method of burying it near the surface by an ion implantation method has been proposed so far. However, these methods have problems of low throughput and high cost, and are not practical.
【0009】そこで、本発明の目的は金属膜を堆積した
い部分のみ活性化する活性化処理を液相で行うことが可
能な集積回路用金属膜形成方法を提供することである。Therefore, an object of the present invention is to provide a method for forming a metal film for an integrated circuit, which can perform an activation treatment in a liquid phase for activating only a portion where a metal film is desired to be deposited.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に本発明は、金属膜を形成すべき基板において、少なく
ともめっきを行うための活性化処理を液相で、基板の一
主面にのみ行う工程と、前記活性化処理が施された基板
を、無電解めっき処理槽内に設置し、活性化処理された
面にのみ、金属膜を形成する工程とを備える。In order to achieve the above object, the present invention is directed to a substrate on which a metal film is to be formed. In the liquid phase, at least the activation treatment for plating is performed only on one main surface of the substrate. The method includes the steps of: performing the activation treatment, placing the activation-treated substrate in an electroless plating treatment tank, and forming a metal film only on the activation-treated surface.
【0011】また、一主面のみに活性化処理を施す工程
に、スピンコートで活性化処理を行う方法を用いること
が望ましい。Further, it is desirable to use a method of performing activation treatment by spin coating in the step of subjecting the activation treatment to only one main surface.
【0012】また、本発明において、基板の一主面に少
なくとも溝、あるいは下地素地または、配線を接続する
ためのコンタクトホールが形成されていることが望まし
い。Further, in the present invention, it is desirable that at least a groove, a base material, or a contact hole for connecting wiring is formed on one main surface of the substrate.
【0013】また、本発明に係わる活性化処理として、
パラジウム化合物やすず化合物を用いることが望まし
い。Further, as the activation processing according to the present invention,
It is desirable to use a palladium compound or a tin compound.
【0014】[0014]
【作用】本発明は、前処理工程において、一主面のみを
活性化でき、活性化層上に選択的に金属が堆積するた
め、主面以外の部分への金属膜の堆積を防止することが
できる。そのため、裏面に堆積した金属膜を除去する工
程が不要で、半導体工程におけるクロスコンタミネーシ
ョンを防止することができる。また、液相での活性化処
理は、真空技術を用いた活性化処理よりも容易であり、
安価な配線を形成できる。In the present invention, in the pretreatment step, only one main surface can be activated, and the metal is selectively deposited on the activation layer. Therefore, the metal film is prevented from being deposited on the portion other than the main surface. You can Therefore, the step of removing the metal film deposited on the back surface is not required, and cross contamination in the semiconductor process can be prevented. Also, activation in the liquid phase is easier than activation using vacuum technology,
Inexpensive wiring can be formed.
【0015】従って、本発明を用いることにより、プロ
セス的に簡単で、安価な配線形成に有効である。Therefore, the use of the present invention is effective in forming a wiring which is simple in process and inexpensive.
【0016】[0016]
(実施例1)以下本発明の一実施例について図面を参照
しながら説明する。(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings.
【0017】図1は第一の実施例の無電解めっき法によ
る配線金属膜形成方法を示す図である。FIG. 1 is a diagram showing a method for forming a wiring metal film by the electroless plating method of the first embodiment.
【0018】まず図1(a)では、コンタクトホール1
8を有する絶縁膜19上に、バリヤメタルとして窒化チ
タン14を堆積した半導体素子形成用ウエハー11の半
導体素子形成表面を表にし、スピンコーター12上にセ
ットした。そして、半導体素子表面上の脱脂を行うため
に、200回転/minの速度でウエハー11を回転さ
せながらノズルからアセトンを1分間ウエハー11上に
接触させ、続いて3000回転/minにし、アセトン
を乾燥させた。その後、回転を停止させ、窒化チタン表
面の自然酸化膜を除去するために、ノズルからBHF
(HF:NH4F=1:20)溶液をウエハー11上に
塗布し、20秒間浸漬した。20秒後、1000回転/
minでウエハー11を回転し、BHFを完全に除去し
てから、水洗を1分間行った。水洗後、アクチベーター
を吸着しやすくするため、200回転/minの速度で
ウエハー11を回転させながら10%塩化すず溶液をノ
ズルから5分間放出してセンシタイジングを行なった
後、そのままの速度で水洗を30秒行った。次に、10
%塩化パラジウム溶液をノズルから5分間、同様の速度
でウエハー11を回転させながらアクチベーテイング処
理を行った後、同様に30秒間水洗を行った。First, in FIG. 1A, the contact hole 1
The semiconductor element forming surface of the semiconductor element forming wafer 11 in which titanium nitride 14 was deposited as a barrier metal on the insulating film 19 having 8 was faced up and set on the spin coater 12. Then, in order to degrease the surface of the semiconductor element, acetone is brought into contact with the wafer 11 from the nozzle for 1 minute while rotating the wafer 11 at a speed of 200 rpm, and then 3000 rpm is applied to dry the acetone. Let After that, the rotation is stopped, and in order to remove the natural oxide film on the titanium nitride surface, BHF is discharged from the nozzle.
The (HF: NH 4 F = 1: 20) solution was applied on the wafer 11 and immersed for 20 seconds. After 20 seconds, 1000 revolutions /
The wafer 11 was rotated at min for completely removing BHF, and then washed with water for 1 minute. After washing with water, in order to facilitate adsorption of the activator, while rotating the wafer 11 at a speed of 200 rpm, a 10% tin chloride solution was discharged from the nozzle for 5 minutes to perform sensitizing, and then at the same speed. It was washed with water for 30 seconds. Then 10
% Palladium chloride solution was activated from the nozzle for 5 minutes while rotating the wafer 11 at the same speed, and then rinsed with water for 30 seconds in the same manner.
【0019】次に図1(b)では、このように前処理し
たウエハー11をホルマリン150ml/L、エチレン
ジアミン10g/L、チオ尿素少量、硫酸銅29g、水
酸化ナトリウム40g/Lで調合した無電解銅めっき浴
13に空気撹拌しながら30分間浸漬させると、約1μ
mの膜厚で半導体素子形成表面全面に銅膜15を堆積す
ることができた(図1(c))。Next, in FIG. 1 (b), the wafer 11 pretreated in this way was prepared with 150 ml / L formalin, 10 g / L ethylenediamine, a small amount of thiourea, 29 g of copper sulfate, and 40 g / L of sodium hydroxide. When immersed in the copper plating bath 13 for 30 minutes while stirring with air, about 1μ
It was possible to deposit the copper film 15 on the entire surface of the semiconductor element formation surface with a film thickness of m (FIG. 1C).
【0020】そして図1(d)では、この銅めっきした
半導体素子形成用ウエハー11上にレジストを塗布し、
紫外線を用いて所望するレジスト配線パターン16を形
成し、それをマスクとして前記銀膜15のエッチングを
行ない、銅の配線を形成することができた(図1
(e))。Then, in FIG. 1 (d), a resist is applied on the copper-plated semiconductor element forming wafer 11,
A desired resist wiring pattern 16 was formed using ultraviolet rays, and the silver film 15 was etched using the resist resist pattern 16 as a mask to form a copper wiring (FIG. 1).
(E)).
【0021】(実施例2)図2は第二の実施例の無電解
めっき法による配線金属膜形成方法を示す図である。(Embodiment 2) FIG. 2 is a diagram showing a method for forming a wiring metal film by an electroless plating method according to a second embodiment.
【0022】まず図2(a)では、チタンタングステン
バリヤメタル24を堆積したシリコン酸化膜28に形成
した溝及び、コンタクトホール27を有する半導体素子
形成用ウエハー21を半導体素子形成表面を表にし、ス
ピンコーター12上にセットした。そして、200回転
/minの速度でウエハー21を回転させながらノズル
よりアセトンを1分間ウエハー21上に流し、半導体素
子表面上の脱脂を行う。流し終わったら3000回転/
minにしてアセトンを乾燥させた。その後、回転を停
止させ、ノズルから塩化パラジウム5mg/L、12M
HCl0.1ml、HF(50:1)250ml/L
溶液をウエハー21上に20秒間流した。20秒後、1
000回転/minでウエハー21を回転させ、PdC
l2ーHF溶液を完全に除去してから、水洗を1分間行
った。この工程により、半導体素子表面上の自然酸化膜
除去とアクチベーテイング処理が同時に行われる。First, in FIG. 2A, a semiconductor element forming wafer 21 having a groove formed in a silicon oxide film 28 on which a titanium-tungsten barrier metal 24 is deposited and a contact hole 27 is exposed with the semiconductor element forming surface as a front side. It was set on the coater 12. Then, while rotating the wafer 21 at a speed of 200 rotations / min, acetone is flown on the wafer 21 from the nozzle for 1 minute to degrease the surface of the semiconductor element. 3000 rpm /
Acetone was dried to a minimum. After that, the rotation is stopped, and palladium chloride 5 mg / L, 12M is discharged from the nozzle.
HCl 0.1 ml, HF (50: 1) 250 ml / L
The solution was cast on the wafer 21 for 20 seconds. 20 seconds later, 1
The wafer 21 is rotated at 000 rotations / min to perform PdC
After the l 2 -HF solution was completely removed, it was washed with water for 1 minute. By this step, the removal of the natural oxide film on the surface of the semiconductor element and the activating process are simultaneously performed.
【0023】次に図2(b)はこのように前処理したウ
エハー21をホルマリン150ml/L、エチレンジア
ミン10g/L、チオ尿素少量、硫酸銅29g/L、水
酸化ナトリウム40g/Lの割合で調合した無電解銅め
っき浴23中に空気撹はんを行いながら、ウエハー21
を静かに揺動させながら1時間浸積させると、約1μm
の膜厚で半導体素子形成表面全面に銅膜25をめっきす
ることができた(図2(c))。Next, in FIG. 2 (b), the wafer 21 pretreated in this way was prepared in the proportions of formalin 150 ml / L, ethylenediamine 10 g / L, a small amount of thiourea, copper sulfate 29 g / L and sodium hydroxide 40 g / L. The wafer 21 is agitated while being agitated in the prepared electroless copper plating bath 23.
Approximately 1 μm when immersed for 1 hour while gently rocking
It was possible to plate the copper film 25 on the entire surface of the semiconductor element formation surface with the thickness of (2) (FIG. 2C).
【0024】そして図2(d)では、化学機械的研磨
(CMP)を行ない、埋め込み溝以外の余分な部分の銅
25を除去することで、銅の埋め込み配線を形成でき
た。Then, in FIG. 2 (d), chemical mechanical polishing (CMP) was carried out to remove the copper 25 in the excess portion other than the buried groove, whereby a copper buried wiring could be formed.
【0025】なお、CMPのかわりにドライエッチング
を用いた平坦化法(エッチバック法)によっても同様の
良好な配線を形成できた。また、前記めっきされる部分
がシリコン酸化膜に形成された溝部上の全面であっても
良く、この場合にはコンタクトホール部内は、あらかじ
めタングステンなどが堆積されて埋め込まれている。Similar good wiring could be formed by a flattening method (etchback method) using dry etching instead of CMP. The portion to be plated may be the entire surface on the groove portion formed in the silicon oxide film. In this case, tungsten or the like is previously deposited and buried in the contact hole portion.
【0026】なお、実施例1および実施例2では、銅の
堆積を用いて説明したが、他に銀、ニッケル、コバル
ト、金でも同様の良好な結果が得られる。Although the first and second embodiments have been described using copper deposition, the same good results can be obtained with silver, nickel, cobalt and gold.
【0027】なお、実施例1および実施例2では、一主
面のみに活性化処理を施す工程は、スピンコートで活性
化処理を行うを用いたが、この方法の他に、例えば、主
面部以外をレジストで覆っておいて、活性化処理が施さ
れないないようにしたり、活性化処理液の液表面に、主
面部分のみを接触させる方法を用いることが挙げられる
が、もちろん本発明はこれらに限定されるものではな
い。In the first and second embodiments, the activation process is performed by spin coating in the step of performing the activation process on only one main surface. However, in addition to this method, for example, the main surface portion is used. It is possible to cover the other parts with a resist so as not to carry out the activation treatment, or to use a method in which only the main surface portion is brought into contact with the liquid surface of the activation treatment liquid. It is not limited to.
【0028】[0028]
【発明の効果】以上説明したように本発明では、無電解
金属めっき前の被めっき体の半導体素子を形成した一主
面のみを活性化させ、そのウエハーをめっき浴に浸漬さ
せることで、一主面のみに金属膜を堆積することができ
る。また、スピンコーター上でアクチベーション処理を
行うことで、他の前処理もスピンコーター上で連続して
行うことができ、処理時間の短縮を図ることができる。As described above, according to the present invention, by activating only one main surface on which the semiconductor element of the object to be plated before electroless metal plating is activated and immersing the wafer in the plating bath, The metal film can be deposited only on the main surface. Further, by performing the activation treatment on the spin coater, other pretreatments can be continuously performed on the spin coater, and the treatment time can be shortened.
【0029】よってこの方法で、安価なプロセスでクロ
スコンタミネーションの問題なく配線を形成することが
できる。Therefore, according to this method, the wiring can be formed by an inexpensive process without the problem of cross contamination.
【0030】本発明は、CVD,スパッタ技術による金
属膜堆積をめっき技術に置き換えることで工程コストの
低減と簡略化を図るものである。The present invention is intended to reduce the process cost and simplify the process by replacing the metal film deposition by the CVD or sputtering technique with the plating technique.
【図1】本発明の第1の実施例における無電解金属めっ
き法による配線金属膜の形成方法を説明するための工程
図FIG. 1 is a process diagram for explaining a method for forming a wiring metal film by an electroless metal plating method according to a first embodiment of the present invention.
【図2】本発明の第2の実施例における無電解金属めっ
き法による配線金属膜の形成方法を説明するための工程
図FIG. 2 is a process drawing for explaining a method for forming a wiring metal film by an electroless metal plating method according to a second embodiment of the present invention.
11,21 半導体素子形成用ウエハー 12 スピンコーター 13,23 銅めっき浴 14 バリヤメタル(窒化チタン) 24 バリヤメタル(チタンタングステン) 15,25 銅膜 16 レジストパターン 17 銅配線パターン 26 銅埋め込み配線 11,21 Semiconductor element forming wafer 12 Spin coater 13,23 Copper plating bath 14 Barrier metal (titanium nitride) 24 Barrier metal (titanium tungsten) 15,25 Copper film 16 Resist pattern 17 Copper wiring pattern 26 Copper embedded wiring
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 伸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shin Hashimoto 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.
Claims (4)
ともめっきを行うための活性化処理を液相で、基板の一
主面にのみ行う工程と、 前記活性化処理が施された基板を、無電解めっき処理槽
内に設置し、活性化処理された面にのみ、金属膜を形成
する工程とを備えた集積回路用金属膜形成方法。1. A step of performing at least a liquid phase activation treatment for plating on a substrate on which a metal film is to be formed, only on one main surface of the substrate; A method of forming a metal film for an integrated circuit, which comprises a step of installing the metal film only on a surface which is placed in an electroless plating treatment tank and subjected to an activation treatment.
を用いることにより、基板の一主面のみを活性化処理す
ることを特徴とする請求項1記載の集積回路用金属膜形
成方法。2. The method of forming a metal film for an integrated circuit according to claim 1, wherein in the step of performing the activation treatment, only one main surface of the substrate is activated by using a spin coating method.
地素子または、配線を接続するためのコンタクトホール
が形成されていることを特徴とする請求項1記載の集積
回路用金属膜形成方法。3. The method for forming a metal film for an integrated circuit according to claim 1, wherein at least a groove, a base element, or a contact hole for connecting a wiring is formed on one main surface of the substrate.
化合物を用いることを特徴とする請求項1記載の集積回
路用金属膜形成方法。4. The method for forming a metal film for an integrated circuit according to claim 1, wherein a palladium compound or a tin compound is used for the activation treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241218A JPH0799196A (en) | 1993-09-28 | 1993-09-28 | Method for forming metal film for integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241218A JPH0799196A (en) | 1993-09-28 | 1993-09-28 | Method for forming metal film for integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799196A true JPH0799196A (en) | 1995-04-11 |
Family
ID=17070959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5241218A Pending JPH0799196A (en) | 1993-09-28 | 1993-09-28 | Method for forming metal film for integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799196A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288940A (en) * | 1998-02-12 | 1999-10-19 | Motorola Inc | Interconnect structure in semiconductor device and method of forming the same |
| JP2001514334A (en) * | 1997-08-22 | 2001-09-11 | マイクロン テクノロジー,インコーポレイティド | Electroless copper plating on titanium-containing surface |
| US6750143B1 (en) | 1998-08-11 | 2004-06-15 | Kabushiki Kaisha Toshiba | Method for forming a plating film, and device for forming the same |
-
1993
- 1993-09-28 JP JP5241218A patent/JPH0799196A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001514334A (en) * | 1997-08-22 | 2001-09-11 | マイクロン テクノロジー,インコーポレイティド | Electroless copper plating on titanium-containing surface |
| JPH11288940A (en) * | 1998-02-12 | 1999-10-19 | Motorola Inc | Interconnect structure in semiconductor device and method of forming the same |
| US6750143B1 (en) | 1998-08-11 | 2004-06-15 | Kabushiki Kaisha Toshiba | Method for forming a plating film, and device for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5380560A (en) | Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition | |
| US6436816B1 (en) | Method of electroless plating copper on nitride barrier | |
| US5169680A (en) | Electroless deposition for IC fabrication | |
| US6824665B2 (en) | Seed layer deposition | |
| CN1094799C (en) | Palladium immersion deposition to selectively initiate electroless plating on Ti and W alloys for wafer fabrication | |
| US5167992A (en) | Selective electroless plating process for metal conductors | |
| JPH022949B2 (en) | ||
| KR100560268B1 (en) | Semiconductor wafer with electroless plating method and metal plating layer | |
| US20060079084A1 (en) | Method for applying metal features onto metallized layers using electrochemical deposition and electrolytic treatment | |
| US6534117B1 (en) | Electroless plating method and electroless plating solution | |
| US5183795A (en) | Fully planar metalization process | |
| US7432200B2 (en) | Filling narrow and high aspect ratio openings using electroless deposition | |
| KR20030079745A (en) | Method and apparatus for forming fine circuit interconnects | |
| US7045461B2 (en) | Metal plating method, pretreatment agent, and semiconductor wafer and semiconductor device obtained using these | |
| WO2001049898A1 (en) | Method for metal plating, pre-treating agent, and semiconductor wafer and semiconductor device using the same | |
| JP3341401B2 (en) | Method of forming wiring metal film by plating method | |
| JPH07321111A (en) | Method of forming electroless plated interconnection for integrated circuit | |
| US4699811A (en) | Chromium mask for electroless nickel or copper plating | |
| CN101273155B (en) | Method for partial metal plating of products | |
| JPH0799196A (en) | Method for forming metal film for integrated circuit | |
| JP2002275639A5 (en) | ||
| US6770558B2 (en) | Selective filling of electrically conductive vias for three dimensional device structures | |
| JP2002275639A (en) | Seed layer deposition | |
| US6083834A (en) | Zincate catalysis electroless metal deposition for via metal interconnection | |
| JP3904328B2 (en) | Substrate plating method |