[go: up one dir, main page]

JPH0795412A - Image data compression method - Google Patents

Image data compression method

Info

Publication number
JPH0795412A
JPH0795412A JP5236505A JP23650593A JPH0795412A JP H0795412 A JPH0795412 A JP H0795412A JP 5236505 A JP5236505 A JP 5236505A JP 23650593 A JP23650593 A JP 23650593A JP H0795412 A JPH0795412 A JP H0795412A
Authority
JP
Japan
Prior art keywords
data
circuit
smin
smax
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5236505A
Other languages
Japanese (ja)
Inventor
Masaichi Isomura
政一 礒村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5236505A priority Critical patent/JPH0795412A/en
Publication of JPH0795412A publication Critical patent/JPH0795412A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

PURPOSE:To use the visual characteristic of human eyes to obtain a satisfactorily compressed picture with a smaller number of bits by limiting the change range of variable density to a minute block unit like a prescribed number of picture elements to quantize each picture element. CONSTITUTION:Data Y is divided into blocks B by a block dividing circuit 22, and a maximum value MAX and a minimum value MIN of data Y in each block B are taken out by a detecting circuit 23. Data Y from the circuit 22 is delayed and compensated by a delay circuit 24 and is divided into subblocks SB by a block dividing circuit 25, and a maximum value SMAX and a minimum value SMIN of data Y in each subblock SB are taken out by a detecting circuit 26. A D-range encoding circuit 28 quantizes SMAX and SMIN in the range determined by MAX and MIN and encodes these quantized values by degeneracy to a very small number of codes. A D-range decoding circuit estimates and outputs a maximum value SMAX' and a minimum value SMIN' of the subblock SB in accordance with the value of codes. A quantizing circuit 30 quantizes data Y of the subblock SB inputted from a delay circuit 27 within the range determined by SMAX' and SMIN'.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像データの圧縮方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of compressing image data.

【0002】[0002]

【従来の技術】コンピュータ・グラフィクスにおいて
は、色表示能力は、一般に1画素につき256色であれ
ば充分とされている。つまり、1画素に8ビットを割り
当てればよいわけである。
2. Description of the Related Art In computer graphics, a color display capability of 256 colors per pixel is generally sufficient. In other words, it is sufficient to allocate 8 bits to 1 pixel.

【0003】しかし、最近では、自然画、例えばビデオ
カメラで取り込んだ画像を加工したり表示したいという
要求があり、この場合には、1画素につき256色の色
表示能力では不充分である。
However, recently, there is a demand for processing and displaying a natural image, for example, an image captured by a video camera, and in this case, the color display capability of 256 colors per pixel is insufficient.

【0004】ところが、コンピュータ・グラフィクスに
おいては、2000画素×2000画素程度の表示能力
を備えているので、1画素当りの色表示能力を大きくす
ると、表示用のメモリのサイズが大きくなり過ぎてしま
う。例えば、1つの画素におけるR、G、Bの各成分に
対してそれぞれ8ビットを割り当てたとすれば、1画素
につき24ビットが必要となるので、全体としては 24ビット×2000画素×2000画素=96000
000ビット≒11.4メガバイト の大きさになってしまい、これでは、その画像データの
伝送時、多大な時間がかかり、あるいはハードディスク
装置を使用しても僅かな枚数の画像しか蓄積できず、い
ずれにせよ実用性に乏しくなってしまう。
However, since the computer graphics has a display capacity of about 2000 pixels × 2000 pixels, if the color display capacity per pixel is increased, the size of the display memory becomes too large. For example, if 8 bits are assigned to each of R, G, and B components in one pixel, 24 bits are required for each pixel, so that 24 bits x 2000 pixels x 2000 pixels = 96000 as a whole.
The size becomes 000 bits ≈ 11.4 megabytes, which takes a lot of time when transmitting the image data, or even if a hard disk device is used, only a small number of images can be stored. In any case, it becomes less practical.

【0005】そこで、画質、特に解像度を劣化させずに
画像データを圧縮する方法としてADRC法と呼ばれる
圧縮方法がある。
Therefore, there is a compression method called the ADRC method as a method for compressing image data without degrading the image quality, particularly the resolution.

【0006】図3はADRC法による画像データ圧縮を
行うエンコーダ回路の一例を示し、濃淡画像信号Yが、
A/Dコンバータ1において1サンプル(1画素)が8
ビットのディジタルデータYに量子化され、このデータ
Yがブロック分割回路2において、16画素分(=4ラ
イン×4画素)ごとに1つのブロックB[i]に分割さ
れ、さらに、検出回路3において各ブロックごとにその
ブロックにおけるデータYの最大値MAX[i]および
最小値MIN[i]が取り出される。
FIG. 3 shows an example of an encoder circuit for compressing image data by the ADRC method, in which the grayscale image signal Y is
One sample (one pixel) is 8 in the A / D converter 1.
It is quantized into bit digital data Y, and this data Y is divided into one block B [i] every 16 pixels (= 4 lines × 4 pixels) in the block division circuit 2 and further in the detection circuit 3. For each block, the maximum value MAX [i] and the minimum value MIN [i] of the data Y in that block are extracted.

【0007】そして演算回路4において、これらのデー
タMAX[i]、MIN[i]からそのダイナミックレ
ンジD[i]を示す8ビットのデータD[i]が取り出
される。また、分割回路2からのデータYは、遅延回路
5において検出回路3に対する遅延補償をされてから減
算回路6において、その遅延補償されたデータYと、デ
ータMIN[i]とから、最小値MIN[i]以下が足
切りされたデータ(Y−MIN[i])が取り出され、
これが適応型エンコーダ7に供給されるとともに、デー
タDがエンコーダ7に供給されてブロックB[i]ごと
に、各データYは、絶対的なレベルを示す8ビットのデ
ータYから区間D内においてレベルMIN[i]を基準
とする4ビットの階調データDATAに再量子化され
る。
Then, in the arithmetic circuit 4, 8-bit data D [i] indicating the dynamic range D [i] is extracted from these data MAX [i] and MIN [i]. Further, the data Y from the division circuit 2 is subjected to delay compensation for the detection circuit 3 in the delay circuit 5, and then the minimum value MIN is obtained from the delay-compensated data Y and the data MIN [i] in the subtraction circuit 6. The data (Y-MIN [i]) in which [i] and the following are cut off is extracted,
This is supplied to the adaptive encoder 7, and the data D is supplied to the encoder 7 so that, for each block B [i], each data Y has a level within the section D from the 8-bit data Y indicating an absolute level. It is requantized into 4-bit gradation data DATA based on MIN [i].

【0008】したがって、1個のブロックB[i]のデ
ータYに対して、4ビット×16サンプルの階調データ
DATAと、8ビットの最小値データMIN[i]と8
ビットのダイナミックレンジデータD[i]とが得られ
ることになり、これらのデータが伝送あるいは蓄積され
る。
Therefore, for data Y of one block B [i], gradation data DATA of 4 bits × 16 samples and minimum value data MIN [i] of 8 bits MIN [i]
Bit dynamic range data D [i] is obtained, and these data are transmitted or stored.

【0009】そして、図4は、データDATAからもと
の濃淡画像信号Yを得るデコーダ回路の一例を示し、適
応型エンコーダ7および減算回路6とは逆の処理が行わ
れてもとの8ビットのデータYに復元され、このデータ
Yがブロック分解回路13において1サンプル分づつも
との時間軸順に配列され、これがD/Aコンバータ14
に供給されてもとの濃淡画像信号Yが取り出される。
FIG. 4 shows an example of a decoder circuit for obtaining the original grayscale image signal Y from the data DATA, which is the same as the original 8-bit data after the processing reverse to that of the adaptive encoder 7 and the subtraction circuit 6 is performed. Data Y of the D / A converter 14 and the data Y of the D / A converter 14
The original grayscale image signal Y is taken out even if it is supplied to.

【0010】文献:電子情報通信学会誌・1987年4
月号 720〜726、736〜741ページ
Reference: Journal of the Institute of Electronics, Information and Communication Engineers, April 1987
Month issue pages 720-726, 736-741

【0011】[0011]

【発明が解決しようとする課題】ADRC法で圧縮率を
向上させるためには、ブロックサイズを大きくすること
と、階調データDATAの量子化ビット数を減らすこと
が考えられる。しかし、従来例のように階調データDA
TAの量子化ビット数を4とした場合は、ブロックサイ
ズをどんなに大きくしても圧縮率は2倍以上にはならな
い。従って、圧縮率を2倍以上にするためには、階調デ
ータDATAの割当ビット数を減らすことが不可欠であ
る。量子化ビット数の減少は、量子化誤差が問題とな
る。輪郭を含むブロックを符号化する場合、そのダイナ
ミックレンジが当然大きくなり、少ないビット割り当て
では、量子化分解能が粗くなる。従って輪郭を含むブロ
ックはブロック全体の量子化誤差が大きくなり、輪郭を
含まないブロックに比べ量子化ノイズが目につき易く不
自然な画像になってしまう問題があった。
In order to improve the compression rate by the ADRC method, it is possible to increase the block size and reduce the number of quantization bits of the grayscale data DATA. However, as in the conventional example, the gradation data DA
When the number of quantization bits of TA is 4, the compression rate cannot be more than double, no matter how large the block size is. Therefore, in order to double the compression rate, it is indispensable to reduce the number of allocated bits of the gradation data DATA. The reduction of the number of quantization bits causes a quantization error. When encoding a block including contours, its dynamic range naturally becomes large, and the quantization resolution becomes coarse with a small bit allocation. Therefore, there is a problem that a block including a contour has a large quantization error of the entire block, and quantization noise is more noticeable than that of a block including no contour, resulting in an unnatural image.

【0012】本発明の目的は、量子化誤差を輪郭のごく
近傍にのみに集中するようにし、人間の目の視覚特性を
利用して、より少ないビット数で良好な圧縮画像が得ら
れる画像データ圧縮方法を得ることを目的とする。
The object of the present invention is to concentrate the quantization error only in the very vicinity of the contour, and by utilizing the visual characteristics of the human eye, image data in which a good compressed image can be obtained with a smaller number of bits. The purpose is to obtain a compression method.

【0013】[0013]

【課題を解決するための手段】本発明に係わる画像デー
タ圧縮方法は、画像を微小ブロックBに分割する手段
と、微小ブロックBの最大値MAXと最小値MINを求
める手段と、微小ブロックBをさらに小さい微小ブロッ
クSBに分割する手段と、微小ブロックSBの最大値S
MAXと最小値SMINを求める手段と、最大値SMA
Xと最小値SMINを最大値MAXと最小値MINで定
まる範囲内で量子化し、それら量子化値の組み合せをご
く小数の符号に縮退して符号化する手段と、前記符号を
復号し、最大値SMAX’と最小値SMIN’を得る手
段と、微小ブロックSBの濃淡を最大値SMAX’と最
小値SMIN’で定まる範囲内で量子化する手段を備え
たことを特徴とする。
An image data compression method according to the present invention comprises means for dividing an image into minute blocks B, means for obtaining the maximum value MAX and the minimum value MIN of the minute blocks B, and the minute blocks B. Means for dividing into smaller micro blocks SB and maximum value S of the micro blocks SB
Means for obtaining MAX and minimum value SMIN, and maximum value SMA
Means for quantizing X and the minimum value SMIN within a range defined by the maximum value MAX and the minimum value MIN, degenerating the combination of the quantized values into a code of a very small number, and decoding the code, and decoding the maximum value. It is characterized by comprising means for obtaining SMAX 'and the minimum value SMIN', and means for quantizing the light and shade of the minute block SB within the range determined by the maximum value SMAX 'and the minimum value SMIN'.

【0014】[0014]

【実施例】以下本発明をその実施例を示す図面に基づき
詳述する。図1は本発明を実施するための画像データ圧
縮回路の構成例を示すブロック図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings showing the embodiments thereof. FIG. 1 is a block diagram showing a configuration example of an image data compression circuit for carrying out the present invention.

【0015】濃淡画像信号Yが、A/Dコンバータ21
において1画素が8ビットのディジタルデータYに量子
化される。このデータYがブロック分割回路22におい
て、64画素分(8ライン×8画素)ごとに1つのブロ
ックBに分割され、さらに、第1の検出回路23におい
て、各ブロックBごとにそのブロックBにおけるデータ
Yの最大値MAXおよび最小値MINを示す8ビットの
データMAX、MINが取り出される。また、ブロック
分割回路22からのデータYは、第1の遅延回路24に
おいて検出回路23に対する遅延補償をされてから第2
のブロック分割回路25で、ブロックBのデータYを図
2に示すように16個のサブブロックSB[i](2ラ
イン×2画素)に分割し、第2の検出回路26でサブブ
ロックSB[i]ごとにデータYの最大値SMAX
[i]および最小値SMIN[i]を示すSMAX
[i]、SMIN[i]が取り出される。また、ブロッ
ク分割回路25からのデータYは、第2の遅延回路27
において検出回路26に対する遅延補償が行われる。
The grayscale image signal Y is transferred to the A / D converter 21.
At, one pixel is quantized into 8-bit digital data Y. This data Y is divided by the block division circuit 22 into one block B for every 64 pixels (8 lines × 8 pixels), and further, in the first detection circuit 23, the data in the block B is divided for each block B. 8-bit data MAX and MIN indicating the maximum value MAX and the minimum value MIN of Y are taken out. Further, the data Y from the block division circuit 22 is subjected to delay compensation for the detection circuit 23 in the first delay circuit 24, and then the second
2, the data Y of the block B is divided into 16 sub-blocks SB [i] (2 lines × 2 pixels), and the second detection circuit 26 sub-block SB [i]. Maximum value SMAX of data Y for each i]
SMAX indicating [i] and minimum value SMIN [i]
[I] and SMIN [i] are taken out. In addition, the data Y from the block division circuit 25 is transferred to the second delay circuit 27.
In, the delay compensation for the detection circuit 26 is performed.

【0016】Dレンジ符号化回路28は、MAXとMI
Nで定まる範囲を4等分する閾値を下からth0、th
1、th2とすると、SMAX[i]とSMIN[i]
の値に応じて、下記のように8つのケースに分けてCO
DE[i]を出力する。
The D-range coding circuit 28 uses MAX and MI.
The threshold value that divides the range defined by N into four equal parts is th0, th
1 and th2, SMAX [i] and SMIN [i]
Depending on the value of CO, CO is divided into 8 cases as follows.
Output DE [i].

【0017】1)MIN≦SMIN[i]かつSMAX
[i]<th0のとき CODE[i]=0 2)th0≦SMIN[i]かつSMAX[i]<th
1のとき CODE[i]=1 3)th1≦SMIN[i]かつSMAX[i]<th
2のとき CODE[i]=2 4)th2≦SMIN[i]かつSMAX[i]≦MA
Xのとき CODE[i]=3 5)MIN≦SMIN[i]かつSMAX[i]<th
1のとき CODE[i]=4 6)th0≦SMIN[i]かつSMAX[i]<th
2のとき CODE[i]=5 7)th1≦SMIN[i]かつSMAX[i]≦MA
Xのとき CODE[i]=6 8)MIN≦SMIN[i]かつSMAX[i]≦MA
Xのとき CODE[i]=7 上記の例では、Dレンジ符号化回路28は、MAXとM
INで定まる範囲を4等分して符号を割り当てたが、本
発明においては、必ずしも4等分である必要はなく、ま
た、場合分けも8である必要はない。
1) MIN≤SMIN [i] and SMAX
When [i] <th0 CODE [i] = 0 2) th0 ≦ SMIN [i] and SMAX [i] <th
When 1 is CODE [i] = 1 3) th1 ≦ SMIN [i] and SMAX [i] <th
When 2 is CODE [i] = 2 4) th2 ≦ SMIN [i] and SMAX [i] ≦ MA
In the case of X, CODE [i] = 3 5) MIN ≦ SMIN [i] and SMAX [i] <th
When 1 CODE [i] = 4 6) th0 ≦ SMIN [i] and SMAX [i] <th
When 2 CODE [i] = 57 7) th1 ≦ SMIN [i] and SMAX [i] ≦ MA
When X is CODE [i] = 68 8) MIN ≦ SMIN [i] and SMAX [i] ≦ MA
In the case of X, CODE [i] = 7 In the above example, the D range coding circuit 28 uses MAX and M
Although the range determined by IN is divided into four equal parts and the codes are assigned, the present invention does not necessarily have to be divided into four equal parts, and the number of cases need not be eight.

【0018】一方、Dレンジ復号化回路29はこの符号
CODE[i]の値に応じて、ブロックSBの最大値S
MAX’と最小値SMIN’を下記のように推定し出力
する。
On the other hand, the D range decoding circuit 29 determines the maximum value S of the block SB according to the value of the code CODE [i].
MAX 'and the minimum value SMIN' are estimated and output as follows.

【0019】1)CODE[i]=0のとき、 SMAX’[i]=th0、SMIN’[i]=MIN 2)CODE[i]=1のとき、 SMAX’[i]=th1、SMIN’[i]=th0 3)CODE[i]=2のとき、 SMAX’[i]=th2、SMIN’[i]=th1 4)CODE[i]=3のとき、 SMAX’[i]=MAX、SMIN’[i]=th2 5)CODE[i]=4のとき、 SMAX’[i]=th1、SMIN’[i]=MIN 6)CODE[i]=5のとき、 SMAX’[i]=th2、SMIN’[i]=th0 7)CODE[i]=6のとき、 SMAX’[i]=MAX、SMIN’[i]=th1 8)CODE[i]=7のとき、 SMAX’[i]=MAX、SMIN’[i]=MIN 上述のようにして得られたSMAX’[i]とSMI
N’[i]はブロックSB[i]内のデータYの変化の
範囲を表している。量子化回路30はSMAX’[i]
とSMIN’[i]で定まる範囲内で、遅延回路27よ
り入力するブロックSB[i]の各データYを例えば2
ビットで量子化し、量子化代表値としてデータDATA
[i][j](jはブロックSB内の画素データを表
し、j=0〜3である。)を出力する。上述のようにし
て、ブロックBの画素データをブロックSB[0]〜S
B[15]まで順次符号化する。
1) When CODE [i] = 0, SMAX '[i] = th0, SMIN' [i] = MIN 2) When CODE [i] = 1, SMAX '[i] = th1, SMIN' [I] = th0 3) When CODE [i] = 2, SMAX ′ [i] = th2, SMIN ′ [i] = th1 4) When CODE [i] = 3, SMAX ′ [i] = MAX, SMIN '[i] = th2 5) When CODE [i] = 4, SMAX' [i] = th1, SMIN '[i] = MIN 6) When CODE [i] = 5, SMAX' [i] = th2, SMIN '[i] = th0 7) When CODE [i] = 6, SMAX' [i] = MAX, SMIN '[i] = th1 8) When CODE [i] = 7, SMAX' [i ] = MAX, SMIN '[i] = MIN Obtained as described above MAX '[i] with the SMI
N '[i] represents the range of change of the data Y in the block SB [i]. The quantization circuit 30 uses SMAX '[i]
And SMIN ′ [i] within a range, each data Y of the block SB [i] input from the delay circuit 27 is, for example, 2
Quantize with bits, and use data DATA as the quantized representative value
[I] [j] (j represents pixel data in the block SB, j = 0 to 3) is output. As described above, the pixel data of the block B is transferred to the blocks SB [0] to S [S].
Sequentially encode up to B [15].

【0020】従って、ブロックBのデータYに対して、
2×4×16の階調データDATAと、3×16の符号
データCODE[16]と、8ビットの最大値データM
AXと8ビットの最小値データMINとが得られること
になり、これらのデータが伝送あるいは蓄積される。
Therefore, with respect to the data Y of the block B,
2 × 4 × 16 gradation data DATA, 3 × 16 code data CODE [16], and 8-bit maximum value data M
AX and 8-bit minimum value data MIN are obtained, and these data are transmitted or stored.

【0021】次に本発明による伸張回路の実施例につい
て詳述する。図5は本発明を実施するための画像データ
伸張回路の構成例を示すブロック図である。まず、MA
X、MIN、CODE[i]を入力し、Dレンジ復号化
回路31に供給する。Dレンジ復号化回路31はDレン
ジ復号化回路29と同様に、SMAX’[i]とSMI
N’[i][j]を出力する。
Next, an embodiment of the expansion circuit according to the present invention will be described in detail. FIG. 5 is a block diagram showing a configuration example of an image data expansion circuit for carrying out the present invention. First, MA
X, MIN, and CODE [i] are input and supplied to the D range decoding circuit 31. The D range decoding circuit 31 is similar to the D range decoding circuit 29 in that SMAX ′ [i] and SMI
Output N ′ [i] [j].

【0022】逆量子化回路32は、SMAX’[i]、
SMIN’[i]と同時にデータDATA[i][j]
を入力する。逆量子化回路32はSMAX’[i]とS
MIN’[i]で定められた範囲内の量子化値から、デ
ータDATA[i][j]に対応する量子化値を選び各
画素のデータYとする。このデータYがブロック分解回
路33において1サンプル分づつもとの時間軸順に配列
され、これがD/Aコンバータ34に供給されてもとの
濃淡画像信号Yが取り出される。
The dequantization circuit 32 uses SMAX '[i],
Data DATA [i] [j] at the same time as SMIN '[i]
Enter. The inverse quantization circuit 32 uses SMAX '[i] and S
The quantized value corresponding to the data DATA [i] [j] is selected from the quantized values within the range defined by MIN ′ [i], and is set as the data Y of each pixel. The data Y is arranged in the block decomposition circuit 33 in the order of the original time axis by one sample, and the original grayscale image signal Y is taken out when the data Y is supplied to the D / A converter 34.

【0023】[0023]

【発明の効果】以上のように本発明によれば、2ライン
×2画素程度の微少なブロック単位に、濃淡の変化範囲
を限定し、各画素を量子化するので、輪郭部分のみが粗
く量子化され、輪郭の近傍の平坦部は細かく量子化され
るので、人間の目の視覚特性に合致した量子化を行うこ
とができ、画質を劣化させずに、画像を2倍以上の圧縮
率で圧縮できる効果がある。
As described above, according to the present invention, the variation range of the light and shade is limited to a small block unit of about 2 lines × 2 pixels and each pixel is quantized, so that only the outline portion is roughly quantized. Since the flat part near the contour is finely quantized, it is possible to perform quantization that matches the visual characteristics of the human eye, and the image can be compressed at a compression ratio of 2 times or more without degrading the image quality. It has the effect of compression.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の画像データ圧縮回路の実施例の構成
を示すブロック図。
FIG. 1 is a block diagram showing the configuration of an embodiment of an image data compression circuit of the present invention.

【図2】 本発明の実施例におけるブロック分割回路2
5のブロック分割方法を示す図。
FIG. 2 is a block division circuit 2 according to an embodiment of the present invention.
The figure which shows the block division | segmentation method of 5.

【図3】 本発明の画像データ伸張回路の実施例の構成
を示すブロック図。
FIG. 3 is a block diagram showing the configuration of an embodiment of an image data expansion circuit of the present invention.

【図4】 従来の画像データ圧縮回路の構成を示すブロ
ック図。
FIG. 4 is a block diagram showing a configuration of a conventional image data compression circuit.

【図5】 従来の画像データ伸張回路の構成を示すブロ
ック図。
FIG. 5 is a block diagram showing the configuration of a conventional image data expansion circuit.

【符号の説明】[Explanation of symbols]

1 A/Dコンバータ 2 ブロック分割回路 3 検出回路 4 減算器 5 遅延回路 6 減算器 7 適応エンコーダ 11 適応デコーダ 12 加算器 13 D/Aコンバータ 21 A/Dコンバータ 22 ブロック分割回路 23 検出回路 24 遅延回路 25 ブロック分割回路 26 検出回路 27 遅延回路 28 Dレンジ符号化回路 29 Dレンジ復号化回路 30 量子化回路 31 Dレンジ復号化回路 32 逆量子化回路 33 ブロック分解回路 34 D/Aコンバータ 1 A / D converter 2 Block division circuit 3 Detection circuit 4 Subtractor 5 Delay circuit 6 Subtractor 7 Adaptive encoder 11 Adaptive decoder 12 Adder 13 D / A converter 21 A / D converter 22 Block division circuit 23 Detection circuit 24 Delay circuit 25 block division circuit 26 detection circuit 27 delay circuit 28 D range encoding circuit 29 D range decoding circuit 30 quantization circuit 31 D range decoding circuit 32 inverse quantization circuit 33 block decomposition circuit 34 D / A converter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】画像を微小ブロックBに分割する手段と、
微小ブロックBの最大値MAXと最小値MINを求める
手段と、微小ブロックBをさらに小さい微小ブロックS
Bに分割する手段と、微小ブロックSBの最大値SMA
Xと最小値SMINを求める手段と、最大値SMAXと
最小値SMINを最大値MAXと最小値MINで定まる
範囲内で量子化し、それら量子化値の組み合せをごく小
数の符号に縮退して符号化する手段と、前記符号を復号
し、最大値SMAX’と最小値SMIN’を得る手段
と、微小ブロックSBの濃淡を最大値SMAX’と最小
値SMIN’で定まる範囲内で量子化する手段を備えた
ことを特徴とする画像データ圧縮方法。
1. A means for dividing an image into minute blocks B,
A means for obtaining the maximum value MAX and the minimum value MIN of the minute block B, and the minute block B having a smaller minute block S.
Means for dividing into B and maximum value SMA of minute block SB
A means for obtaining X and the minimum value SMIN, and a maximum value SMAX and a minimum value SMIN are quantized within a range determined by the maximum value MAX and the minimum value MIN, and the combination of the quantized values is degenerated into a very small number of codes and encoded. Means, a means for decoding the code to obtain a maximum value SMAX ′ and a minimum value SMIN ′, and means for quantizing the light and shade of the minute block SB within a range determined by the maximum value SMAX ′ and the minimum value SMIN ′. An image data compression method characterized by the above.
JP5236505A 1993-09-22 1993-09-22 Image data compression method Pending JPH0795412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5236505A JPH0795412A (en) 1993-09-22 1993-09-22 Image data compression method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5236505A JPH0795412A (en) 1993-09-22 1993-09-22 Image data compression method

Publications (1)

Publication Number Publication Date
JPH0795412A true JPH0795412A (en) 1995-04-07

Family

ID=17001723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5236505A Pending JPH0795412A (en) 1993-09-22 1993-09-22 Image data compression method

Country Status (1)

Country Link
JP (1) JPH0795412A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8270747B2 (en) 2008-03-28 2012-09-18 Seiko Epson Corporation Image encoding device, image decoding device, and integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8270747B2 (en) 2008-03-28 2012-09-18 Seiko Epson Corporation Image encoding device, image decoding device, and integrated circuit

Similar Documents

Publication Publication Date Title
US6618444B1 (en) Scene description nodes to support improved chroma-key shape representation of coded arbitrary images and video objects
US6208693B1 (en) Chroma-key for efficient and low complexity shape representation of coded arbitrary video objects
US6181822B1 (en) Data compression apparatus and method
JPH03192876A (en) Picture coder
Sindhu et al. Images and its compression techniques-A Review
US5162898A (en) Color image data compressing apparatus and method
JP2583627B2 (en) Method and apparatus for compressing and decompressing statistically encoded data for digital color video
JP3360695B2 (en) Image data quantization circuit
KR100304798B1 (en) Animation Moving Image Coding Method
JP2003264830A (en) Image encoder and image decoder
US7450769B2 (en) Image processing method for facilitating data transmission
KR100389893B1 (en) Image Coding Apparatus Using Image Feature Classification
US5136615A (en) Predictive decoder
KR100220582B1 (en) Image encoder having adaptive coding
US20050129110A1 (en) Coding and decoding method and device
JPH0795412A (en) Image data compression method
JPH0795411A (en) Image data compression method
JPH08251420A (en) Color image processing unit
JPS63284974A (en) Picture compression system
JPH0795420A (en) Image data compression method
JP3642158B2 (en) Image encoding device, image encoding method, image decoding device, image decoding method, and transmission method
JPH06315143A (en) Image processor
JP2005086226A (en) Imaging device
JPH02305271A (en) Picture data compressing method
JP2501027B2 (en) Image transmission system