[go: up one dir, main page]

JPH0795311B2 - Redundant processing device - Google Patents

Redundant processing device

Info

Publication number
JPH0795311B2
JPH0795311B2 JP63161065A JP16106588A JPH0795311B2 JP H0795311 B2 JPH0795311 B2 JP H0795311B2 JP 63161065 A JP63161065 A JP 63161065A JP 16106588 A JP16106588 A JP 16106588A JP H0795311 B2 JPH0795311 B2 JP H0795311B2
Authority
JP
Japan
Prior art keywords
memory
processing device
standby
protect
failure detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63161065A
Other languages
Japanese (ja)
Other versions
JPH0212443A (en
Inventor
孝雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63161065A priority Critical patent/JPH0795311B2/en
Publication of JPH0212443A publication Critical patent/JPH0212443A/en
Publication of JPH0795311B2 publication Critical patent/JPH0795311B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、二重化処理装置に関し、特にメモリ内容の二
重化を安全に実施できるようにした二重化処理装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a duplication processing device, and more particularly to a duplication processing device capable of safely duplicating memory contents.

[従来の技術] 従来、この種の二重化処理装置では、オンラインプログ
ラムはアクティブ側処理装置およびメモリで実行され、
メモリ更新は両系に行うことでメモリ内容を二重化して
いる。また、待機予備装置であるスタンバイ系では、故
障検出を行うテストプログラムをアクト側のオンライン
プログラムの実行と平行して実行し、待機予備装置の故
障をチェックして故障を未然に防ぐように構成されてい
た。
[Prior Art] Conventionally, in this type of duplex processing device, an online program is executed in an active processing device and a memory,
By updating the memory on both systems, the memory contents are duplicated. The standby system, which is a standby standby device, is configured to execute a test program for failure detection in parallel with the execution of the online program on the ACT side to check the standby standby device for failures and prevent them from occurring. Was there.

[解決すべき課題] 上述した従来技術によるチェックでは、以下のような問
題点があった。
[Problems to be Solved] The above-described conventional check has the following problems.

すなわち、スタンバイテストプログラムが、障害やソフ
トバグにより暴走した際に、アクト側から常に更新され
るべきオンラインプログラムエリアの内容が破壊される
という問題がある。
That is, there is a problem that the contents of the online program area, which should be constantly updated from the act side, are destroyed when the standby test program runs away due to a failure or a software bug.

このため、わずかの障害でもスタンバイメモリを破壊
し、故障検出機能が、システム信頼度をかえって悪化さ
せてしまうという問題点があった。
For this reason, there is a problem that even a slight failure destroys the standby memory, and the failure detection function rather deteriorates the system reliability.

本発明は上述した問題点にかんがみてなされたもので、
スタンバイメモリのアクト側からの更新による二重化
と、スタンバイテストプログラムの故障やソフトバグの
暴走によるスタンバイメモリの破壊を防止し、故障検出
機能の安全な実行を行えるようにした二重化処理装置の
提供を目的とする。
The present invention has been made in consideration of the above problems,
The purpose is to provide a duplication processing unit that prevents duplication of the standby memory by updating from the act side and prevents the standby memory from being destroyed due to a failure of the standby test program or runaway of a software bug, and that enables the safe execution of the failure detection function. And

[課題の解決手段] 上記目的を達成するために本発明は、いずれかがアクテ
ィブ系となれる二つの処理装置と、各処理装置に接続さ
れたメモリとを有する二重化処理装置であって、アクテ
ィブ系の処理装置は、自系に接続されたメモリから命令
およびデータを読み出し、書き込みは自系および他系の
メモリに対して行う手段を有しており、さらに、この場
合の他系のメモリへの書き込みは、自系と他系間に設け
られた待ち合せ手段により、他系メモリが空であるとき
に行うよう構成され、かつ、アクティブ系処理装置から
のメモリライトアクセス要求に対するプロテクトチェッ
クを行うプロテクト手段と、アクティブ系処理装置の実
行とは独立してスタンバイ系からのメモリライトアクセ
スに対するプロテクトチェックを行うプロテクト手段と
の二種類のメモリライトプロテクト手段を有する構成と
してある。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides a duplexing processing device having two processing devices, one of which is an active system, and a memory connected to each processing device. The processor has a means for reading instructions and data from the memory connected to its own system and writing the instructions and data to the memories of its own system and other systems. Write is configured by a waiting means provided between the own system and the other system when the other system memory is empty, and protect means for performing a protect check for a memory write access request from the active system processing device. And a protection means for performing a protection check for memory write access from the standby system independently of the execution of the active system processing unit. And two types of memory write protect means.

[実施例] 第1図は本発明の一実施例を示すブロック図である。[Embodiment] FIG. 1 is a block diagram showing an embodiment of the present invention.

図において、1−1,1−2は各々処理装置、2−1,2−2
は各々メモリである。
In the figure, 1-1 and 1-2 are processing devices and 2-1 and 2-2, respectively.
Are memories.

3−1,3−2は各々他系メモリ更新用のキューであり、
スタンバイ側のキューがメモリ更新を行う。
3-1 and 3-2 are queues for updating other system memory,
The queue on the standby side updates the memory.

4−1,4−2は各々バスアービタである。4-1 and 4-2 are bus arbiters, respectively.

5−1,5−2は、自系がアクト時およびスタンバイ時の
アクト系からのメモリ更新要求に対するメモリプロテク
ト手段、6−1,6−2はメモリプロテクト手段であり、
自系がスタンバイ時、故障検出プログラムからのメモリ
更新要求に対するプロテクトを行なう。
5-1 and 5-2 are memory protect means for the memory update request from the act system when the own system is in act and in standby, and 6-1 and 6-2 are memory protect means,
When the local system is in standby, it protects against memory update requests from failure detection programs.

7−1,7−2は故障検出プログラム実行モードフラグで
あり、自系の処理装置がスタンバイ側であり、かつ、メ
モリライト要求されたときにセットされる。また、リセ
ットは、メモリライト要求終了時に行われる。
7-1 and 7-2 are failure detection program execution mode flags, which are set when the processor of the own system is on the standby side and a memory write request is made. Further, the reset is performed at the end of the memory write request.

以下、本装置の動作について説明する。The operation of this device will be described below.

今、処理装置1−1がアクティブ系、処理装置1−2が
スタンバイ系とする。
Now, it is assumed that the processing device 1-1 is an active system and the processing device 1-2 is a standby system.

処理装置1−1は、メモリ2−1より命令、データを読
み出し、プログラムを実行する。
The processing device 1-1 reads an instruction and data from the memory 2-1 and executes a program.

書き込み時は、メモリ2−1,2−2の両方に対して書き
込みを行なう。
At the time of writing, writing is performed to both the memories 2-1 and 2-2.

メモリ2−1への書き込み時には、プロテクト手段5−
1より、そのときのライトアドレス32ビットの上位20ビ
ットで決定するメモリページ番号により、プロテクト手
段5−1の中のプロテクトメモリを読み出して、プロテ
クトされているか否をチェックする。プロテクトされて
いる場合、プロテクトエラとして割り込みを発生する。
エラでなければ自系メモリ2−1にライトを行なう。
When writing to the memory 2-1, the protection means 5-
From 1 to the memory page number determined by the upper 20 bits of the write address 32 bits at that time, the protected memory in the protect means 5-1 is read to check whether or not it is protected. If it is protected, an interrupt occurs as a protect error.
If there is no error, the own memory 2-1 is written.

同時にこの時、キュー3−2には、書き込み時のアドレ
ス、データが積み込まれる。キューは、自律的にこれら
の情報をキューからはき出し、今度は故障検出実行モー
ドフラグ7−2を“0"として、プロテクト手段5−2に
よりプロテクトか否をチェックし、書き込み可であれば
アービタによりスタンバイメモリ2−2との通信権を獲
得して、メモリ2−2に書き込む。
At the same time, the queue 3-2 is loaded with the address and data at the time of writing. The queue autonomously ejects these pieces of information from the queue, sets the failure detection execution mode flag 7-2 to "0" this time, and checks whether or not it is protected by the protect means 5-2, and if it is writable, uses the arbiter. The communication right with the standby memory 2-2 is acquired and written in the memory 2-2.

スタンバイ処理装置1−2は、この時、メモリ2−2上
のオンラインエリアと重複しないエリア上に故障検出プ
ログラムを有しており、アクト側処理装置1−1の実行
と独立に故障検出プログラムを実行する。
At this time, the standby processing device 1-2 has a failure detection program in an area that does not overlap with the online area in the memory 2-2, and the failure detection program is executed independently of the execution of the act processing device 1-1. Run.

この故障検出プログラムがメモリアクセスする場合は、
処理装置により故障検出実行モードフラグ7−2が“1"
にセットされ、このときのメモリライトアクセスのプロ
テクトチェックは、プロテクト手段6−2で行なわれ
る。
When this fault detection program accesses the memory,
The failure detection execution mode flag 7-2 is set to "1" by the processing device.
The protect check of the memory write access at this time is performed by the protect means 6-2.

なお、故障検出実行モードフラグ7−1,7−2を設け
ず、自系がスタンバイ系のとき、メモリアクセスが処理
装置からであれば、プロテクト手段により、またメモリ
アクセスがキューからであればプロテクト手段により、
メモリプロテクトを行うよう一義的に決定する方法も可
能である。
If the failure detection execution mode flags 7-1 and 7-2 are not provided and the self system is the standby system, the memory access is performed by the protection device, and the memory access is performed by the queue. By means
A method of uniquely determining to perform memory protection is also possible.

[発明の効果] 以上述べたように本発明は、スタンバイメモリのアクト
側からの更新による二重化と、スタンバイ故障検出機能
の安全な実行を図れるという効果がある。
[Effects of the Invention] As described above, the present invention has an effect that the standby memory can be duplicated by updating from the act side and the standby failure detection function can be safely executed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すブロック図である。 1−1,1−2:処理装置 2−1,2−2:メモリ 3−1,3−2:キュー 4−1,4−2:バスアービタ 5−1,5−2:プロテクト手段 6−1,6−2:プロテクト手段 7−1,7−2:故障検出実行モードフラグ FIG. 1 is a block diagram showing an embodiment of the present invention. 1-1, 1-2: Processing device 2-1, 2-2: Memory 3-1, 3-2: Queue 4-1, 4-2: Bus arbiter 5-1, 5-2: Protecting means 6-1 , 6-2: Protecting means 7-1, 7-2: Failure detection execution mode flag

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】いずれかがアクティブ系となれる二つの処
理装置と、各処理装置に接続されたメモリとを有する二
重化処理装置であって、 アクティブ系の処理装置は、自系に接続されたメモリか
ら命令およびデータを読み出し、書き込みは自系および
他系のメモリに対して行う手段を有しており、 さらに、この場合の他系のメモリへの書き込みは、自系
と他系間に設けられた待ち合せ手段により、他系メモリ
が空であるときに行うよう構成され、 かつ、アクティブ系処理装置からのメモリライトアクセ
ス要求に対するプロテクトチェックを行うプロテクト手
段と、アクティブ系処理装置の実行とは独立してスタン
バイ系からのメモリライトアクセスに対するプロテクト
チェックを行うプロテクト手段との二種類のメモリライ
トプロテクト手段を有する ことを特徴とする二重化処理装置。
1. A duplexing processing device having two processing devices, one of which is an active system, and a memory connected to each processing device, wherein the active system processing device is a memory connected to its own system. It has a means to read and write instructions and data from and to the memory of its own system and other systems, and in this case, writing to the memory of other system is provided between its own system and other system. The queuing means is configured to perform when the other system memory is empty, and the protect means for performing the protect check for the memory write access request from the active system processing device and the execution of the active system processing device are independent. Two types of memory write protect means, that is, a protect means for performing a protect check for a memory write access from a standby system Duplication processing apparatus characterized by having.
JP63161065A 1988-06-30 1988-06-30 Redundant processing device Expired - Lifetime JPH0795311B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63161065A JPH0795311B2 (en) 1988-06-30 1988-06-30 Redundant processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63161065A JPH0795311B2 (en) 1988-06-30 1988-06-30 Redundant processing device

Publications (2)

Publication Number Publication Date
JPH0212443A JPH0212443A (en) 1990-01-17
JPH0795311B2 true JPH0795311B2 (en) 1995-10-11

Family

ID=15727949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63161065A Expired - Lifetime JPH0795311B2 (en) 1988-06-30 1988-06-30 Redundant processing device

Country Status (1)

Country Link
JP (1) JPH0795311B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827762B2 (en) * 1991-05-22 1996-03-21 沖電気工業株式会社 Common memory controller
JP2772619B2 (en) * 1994-06-28 1998-07-02 株式会社シーエーシー Circulating bath for polysaccharide aqueous solution
JP2920611B2 (en) * 1995-12-11 1999-07-19 株式会社シーエーシー Topical treatment for dermatitis

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60238956A (en) * 1984-05-11 1985-11-27 Nec Corp Supervisory device of main storage device
JPH0827761B2 (en) * 1986-01-22 1996-03-21 株式会社日立製作所 Dual-system simultaneous writing method for dual memory

Also Published As

Publication number Publication date
JPH0212443A (en) 1990-01-17

Similar Documents

Publication Publication Date Title
US6449699B2 (en) Apparatus and method for partitioned memory protection in cache coherent symmetric multiprocessor systems
US8627140B2 (en) Failure management method and computer
JPH041374B2 (en)
US20050015672A1 (en) Identifying affected program threads and enabling error containment and recovery
EP1839156B1 (en) Managing multiprocessor operations
JP3590075B2 (en) Virtual storage data processing apparatus and method
US7536694B2 (en) Exception handling in a multiprocessor system
JPH04237349A (en) Cache memory system and cache memory controller
CA2551045C (en) Input-output control apparatus, input-output control method, process control apparatus and process control method
EP0117930B1 (en) Interactive work station with auxiliary microprocessor for storage protection
JPH0795311B2 (en) Redundant processing device
JPH0814797B2 (en) Checking method in redundant processing equipment
JPS59231650A (en) Software protection processing system
JPS6057091B2 (en) Common memory storage protection method
JPS6250863B2 (en)
JP3340284B2 (en) Redundant system
JPH0635747A (en) Debug supporting device
JPH08129508A (en) Computer system and its shared memory control method
JPS592297A (en) Projection method of shared memory
JPH056706B2 (en)
JPS6138504B2 (en)
JP2003271463A (en) Doubling memory device
JPH02118745A (en) Memory back-up device
JPS59112494A (en) Memory testing system
JPH0361216B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071011

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 13