[go: up one dir, main page]

JPH0792962A - ポートアドレス入出力優先アーキテクチャー - Google Patents

ポートアドレス入出力優先アーキテクチャー

Info

Publication number
JPH0792962A
JPH0792962A JP6210988A JP21098894A JPH0792962A JP H0792962 A JPH0792962 A JP H0792962A JP 6210988 A JP6210988 A JP 6210988A JP 21098894 A JP21098894 A JP 21098894A JP H0792962 A JPH0792962 A JP H0792962A
Authority
JP
Japan
Prior art keywords
data
controller
graphic
address
video data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6210988A
Other languages
English (en)
Other versions
JP3577111B2 (ja
Inventor
K Habert Brian
ケイ．ハーバート ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
NCR Voyix Corp
Original Assignee
AT&T Global Information Solutions Co
AT&T Global Information Solutions International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Global Information Solutions Co, AT&T Global Information Solutions International Inc filed Critical AT&T Global Information Solutions Co
Publication of JPH0792962A publication Critical patent/JPH0792962A/ja
Application granted granted Critical
Publication of JP3577111B2 publication Critical patent/JP3577111B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【目的】 本発明は、グラフィックコントローラーチッ
プに供する方法およびアーキテクチャーを与えるもので
ある。 【構成】 本グラフィックコントローラー１２はビデオ
データおよびグラフィックデータを格納するためのディ
スプレーメモリ２６を有する。グラフィックコントロー
ラーはまた、上記メモリに接続され、そのメモリ内に格
納されているデータに論理演算を行なうための論理コン
トローラーを有する。ビデオデータおよびグラフィック
データは単一アクセスポート３８からグラフィックコン
トローラーが利用することができる。このグラフィック
コントローラーはまたアドレス範囲検出器を有する。こ
の検出器は、上記ポートに与えられたデータのアドレス
を検査すると共に、そのアドレスがビデオデータの存在
を示すときは論理コントローラーの論理演算を中断す
る。ビデオデータはその後、優先的にディスプレーメモ
リへ転送される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はグラフィックデータおよ
びビデオデータの双方を表示する能力を有するコンピュ
ーターシステムに関する。本発明は特に、そのようなコ
ンピューターシステムに供するグラフィックコントロー
ラーに関する。
【０００２】
【従来の技術】「グラフィックデータ」という言葉はデ
ィスプレースクリーン上に再生されたときに比較的に時
間依存しないデータを指す。例えば、グラフィックデー
タはワードプロセッサから入力されたテキストおよびス
プレッドシートアプリケーションから入力された図がこ
れに含まれる。「ビデオデータ」という言葉はディスプ
レースクリーン上に再生されたときに時間依存するデー
タを指す。例えば、ビデオデータにはテレビジョン映像
が含まれる。
【０００３】ディスプレースクリーン上にビデオデータ
あるいはグラフィックデータのどちらのデータをどのよ
うに表示するかについてはかなり前から知られている。
例えばパーソナルコンピューター ディスプレー グラフ
ィックデータを表示し、テレビジョン受像器はビデオデ
ータ像を表示する。近年になって、二つの技術を統合す
る技術が開発された。そのような統合は、スクリーンの
一領域にグラフィックデータを表示しながら、それと同
時にスクリーンの他の領域あるいはウィンドウにビデオ
画（video picture）を表示するコンピューターディス
プレースクリーンの形をとるのが普通である。
【０００４】同一の媒体にビデオデータとグラフィック
データを統合する形態は、しばしば「マルチメディア」
と呼称される。マルチメディアシステムはただ一種類の
データを扱うシステムよりも複雑である。なぜならば異
なる特性および種々のデータの型に必要な条件を満たす
必要があるからである。例えば、ビデオデータのディス
プレーはスクリーンへのデータの中断（割り込み）に非
常に敏感である。ビデオデータの受信に生じた僅かな遅
延でさえも、切れ切れの映像を生じうる。同様に、しば
しばビデオ表示を伴うオーデオの再生はデータの中断に
敏感である。オーディオデータの中断は、ポツポツいう
音、カリカリいう音、その他の耳障りな音として意識さ
れる。これとは対照的に、グラフィックデータは表示に
おける少々の遅延にはそれほど敏感でない。しかし、グ
ラフィックデータの送信あるいは表示に対する遅延がコ
ンピューターのＣＰＵを遅延させると、システム性能は
悪影響を受ける。
【０００５】ビデオデータとの関係でパーソナルコンピ
ューターが有するもう一つの困難はグラフィックデータ
に比較して、ビデオデータには比較的大量のデータが必
要とされることである。
【０００６】マルチメディアアプリケーションを処理す
る従来のパーソナルコンピューターアーキテクチャーで
は、すべてのデータをグラフィックコントローラーを通
して送信しなければならない。大量のビデオデータを処
理しなければならないことに対する一つの解決策は、グ
ラフィックポート上に二つのアクセスポートを用意する
ことである。一つのポートは標準のパーソナルコンピュ
ーターバスに接続し、もう一つのポートはビデオプロセ
ッサに接続する。グラフィックポートはグラフィックデ
ータのみを受信し、ビデオポートはビデオデータのみを
受信する。ビデオデータ専用のポートおよびグラフィッ
クデータ専用のポートを備えれば、ビデオデータの転送
はシステム性能を改善することができる。
【０００７】しかしながら、二つのポートを使う方法の
欠点は、グラフィックコントローラー上に付加的なピン
が必要なことである。とくにグラフィックコントローラ
ーの大きさが小さくなると、ピン数の付加は達成困難と
なる。二ポート方法の別の不利点は、バッファおよびマ
ルチプレクサーのような余分の信号線および論理制御素
子が必要となることで、これらはすべてコスト増を来た
す。
【０００８】二ポートによる解決法の別の不利点は、第
二ポートに標準形状がないことである。これは、二重ポ
ートグラフィックカードおよびビデオプロセッサが、専
用の非標準形状に基づくビデオ接続と対をなして販売さ
れることを意味する。これは購入者にとって選択の余地
が狭まり、コスト増大につながる。
【０００９】
【発明が解決しようとする課題】それゆえ、本発明の課
題は、コンピューターに供する新規かつ改良されたグラ
フィックコントローラーを提供することである。
【００１０】本発明の別の課題はディスプレーにビデオ
データの規則的な流れを与える新規かつ改良された方法
を提供することである。
【００１１】本発明のさらに別の課題は、マルチメディ
アコンピューターに供する新規かつ改良されたアーキテ
クチャーを提供することである。
【００１２】本発明のさらに別の課題は、入出力ピンの
数が小さいマルチメディアコンピューターシステムに供
するグラフィックコントローラーを提供することであ
る。
【００１３】本発明のさらに別の課題は、同一スクリー
ン上にビデオデータとグラフィックデータとを同時に表
示する方法とシステムを与えることである。
【００１４】本発明のさらに別の課題は、オーディオが
明瞭に響き、ビデオイメージが円滑に現われるようにオ
ーディオ／ビデオデータおよびグラフィックデータを同
時に表示するための方法およびシステムを提供すること
である。
【００１５】本発明のさらに別の課題は、工業標準のロ
ーカルバスに円滑なビデオ信号および明瞭なオーディオ
信号を生成することのできるアーキテクチャーを提供す
ることである。
【００１６】本発明のさらに別の課題は、工業標準のビ
デオおよびオーディオ制御ボードを使ってビデオおよび
オーディオのアップグレード化を可能にするアーキテク
チャーを提供することである。
【００１７】
【課題を解決するための手段】本発明は、その一形態と
して、グラフィックコントローラーチップに供するアー
キテクチャーである。このグラフィックコントローラー
はビデオデータおよびグラフィックデータを格納するた
めのディスプレーメモリを有する。グラフィックコント
ローラーはまた、このメモリに接続され、そのメモリ内
に格納されているデータに論理演算を行なうための論理
コントローラーを有する。ビデオデータおよびグラフィ
ックデータはグラフィックコントローラーが単一アクセ
スポートから利用することができる。このグラフィック
コントローラーはまた、上記ポートおよび論理コントロ
ーラーに接続されたアドレス範囲検出器を有し、この検
出器は上記ポートに与えられたデータのアドレスを第一
アドレス範囲と比較すると共に、そのアドレスが前記第
一範囲内にあるときは論理コントローラーの論理演算へ
の割り込み（演算の中断）を行なうためのものである。
【００１８】本発明はもう一つの形態として、ディスプ
レーメモリへデータを与える方法である。この方法は、
データのアドレスに基づいてビデオデータおよびグラフ
ィックデータを識別した上で、ディスプレーメモリへの
ビデオデータを優先的に転送すべく、データに対する他
の論理演算を動作不能にする。
【００１９】本発明は、さらに別の形態として、ビデオ
データおよびグラフィックデータがバスからディスプレ
ーメモリへ転送されるコンピューターシステムにおい
て、該バスから該ディスプレーメモリへのビデオデータ
の流れの中断を低減する方法である。この方法は、該バ
ス上にビデオデータが存在するか否かを決定し、ディス
プレーメモリ内のグラフィックデータに対する論理演算
よりも、上記バスからディスプレーメモリへのビデオデ
ータの転送に対しより高い優先性を与えるステップを含
む。
【００２０】
【実施例】図１は本発明の一形態を備えたパーソナルコ
ンピューターアーキテクチャーを示す。ローカルバス１
０はアドレス線、データ線および制御線を有する。グラ
フィックコントローラー１２、ビデオプロセッサ１４、
バスインターフェース１６、およびローカルバスコント
ローラー１８はそれぞれ、ローカルバス１０に接続され
る。
【００２１】ＣＰＵ２０の制御の下に発生されたデータ
はここでは「グラフィックデータ」と呼称する。グラフ
ィックデータの内には、スプレッドシート、ワードプロ
セッサその他の通常のパーソナルコンピューターソフト
アプリケーションで利用できるようなデータが含まれ
る。グラフィックデータは、ローカルバスコントローラ
ー１８およびローカルバス１０を介してグラフィックコ
ントローラー１２に転送され、システム端末２２上に表
示される。
【００２２】時間に対する敏感性をもつデータをここで
は「ビデオ」データと呼称する。ビデオデータの中には
テレビジョン信号あるいはＣＤ ＲＯＭから入手できる
ような運動性のある絵画のみならず、オーディオ信号も
含まれる。図１にはビデオデータの信号源の一例として
ＣＤ ＲＯＭ２４が示されている。ＣＤ ＲＯＭ２４はイ
ンターフェース１６を介してローカルバス１０に接続さ
れる。ビデオプロセッサ１４はＣＤ ＲＯＭ２４から転
送されたビデオデータへの補助的なサービスを提供す
る。例えば、ビデオプロセッサ１４はイメージの寸法を
変えるようにデータを縮尺変更し、データへのアドレス
指定し、等々を行なうことができる。
【００２３】本発明の重要な特長の一つは、グラフィッ
クデータおよびビデオデータの両方がローカルバス１０
を介してグラフィックコントローラー１２に転送される
点である。グラフィックデータおよびビデオデータはロ
ーカルバス１０のタイムシェア（すなわちグラフィック
データまたはビデオデータの一方のみが任意の一時にロ
ーカルバス１０を介して転送できるような協同利用）を
しなければならないが、本発明は、ディスプレー端末２
２へのビデオデータの円滑な流れを可能にする。 図２
はさらに詳細にグラフィックコントローラー１２を示
す。グラフィックコントローラー１２はグラフィックデ
ータおよびビデオデータの両方を格納するディスプレー
メモリ２６を含む。ディスプレーメモリ２６は、種々の
デバイスからのリクエストを調停することによりディス
プレーメモリ２６へのアクセスを制御するためのメモリ
コントローラー／調停器２８に接続される。例えば、Ｄ
ＲＡＭリフレッシュ３０、カーソルフェッチ（cursor f
etch）３２、ＣＲＴコントローラー３４、およびデータ
コントローラー３６はすべて、メモリコントローラー／
調停器２８に接続されており、メモリコントローラー／
調停器２８がそれらのリクエストを調停することにより
ディスプレーメモリ２６へのアクセスを選択的に与え
る。データコントローラー３６はローカルバス１０へ接
続するためのアクセスポート３８を有する。ディスプレ
ー端末２２への接続はＣＲＴコントローラー３４を介し
て行なう。
【００２４】図３はデータコントローラー３６のさらに
詳細な図である。データコントローラー３６はアドレス
範囲検出器（address range detector）４０およびアド
レス範囲検出器４２を含む。アドレス範囲検出器４０は
アクセスポート３８、レジスター４４、データバッファ
５８、論理コントローラー４８、およびメモリコントロ
ーラー／調停器２８に接続される。アドレス範囲検出器
４２はアクセスポート３８、４６、論理コントローラー
４８、およびデータバッファ５０に接続される。レジス
ター４４および４６は、予定範囲のアドレスを表わす値
を格納する。レジスター４４はビデオデータに指定され
たアドレス範囲を確定する値を格納し、アクセスポート
４６はグラフィックデータデータに指定されたアドレス
範囲を確定する値を格納する。例えば、レジスター４６
はそれぞれ低アドレス値Ａ００００（１６進数）および
高アドレス値ＡＦＦＦＦを格納する。これらの値はカラ
ーグラフィックモードで動作するＩＢＭとの互換ＶＧＡ
デバイスに対する通常のアドレス範囲に相当する。レジ
スター４４には別のアドレス範囲を確定する低および高
値を与えることができる。通常、この範囲は、他の予定
アドレス範囲との重複を回避するためプロテクトモード
で動作するＩＢＭパーソナルコンピューターでは１ＭＢ
の上方にマップされる。（カラーディスプレーグラフィ
ックカードを使った実モードオペレーションに対しては
Ｂセグメントの上方部分にマップすることもできる）。
【００２５】アドレス範囲検出器４０は、レジスター４
４内に格納された値により確定された範囲内に当該アド
レスがあるときはバス１０上のアドレスのみに応答す
る。同様に、アドレス範囲検出器４２はアクセスポート
４６内に格納された値によって確定される範囲内にアド
レスがあるときはバス１０上のアドレスのみに応答す
る。本発明の一つの特徴は、レジスター４４および４６
内に格納されたアドレス範囲値をプログラム化すること
ができる点である。これは、これら範囲値をパーソナル
コンピューターのユーザーが再定義できることを意味す
る。
【００２６】データコントローラー３６はさらに論理コ
ントローラー４８を含む。論理コントローラー４８はデ
ータバッファ５０に接続されると共に、メモリコントロ
ーラー／調停器２８を介してディスプレーメモリ２６に
も接続される。好ましい実施例では、論理コントローラ
ー４８はブロックレベルトランズファー（block level
transfer, BLT）エンジンである。ブロックレベルトラ
ンズファーエンジンの主な機能は、ディスプレーメモリ
２６内に格納されているデータに論理演算を施すことで
ある。例えば、ブロックレベルトランズファーエンジン
はＡＮＤ演算、ＯＲ演算その他の論理関数をディスプレ
ーメモリ２６内のデータに施すことができ、このエンジ
ンは、バックグラウンドデータの保存とか、メモリのア
クティブ領域とオフスクリーン領域との間のデータの移
動のような、描画演算を補助することができる。
【００２７】論理コントローラー４８は動作不能化線５
２によりアドレス範囲検出器に接続される。動作不能化
線５２はアクセスポート３８におけるデータのアドレス
がその範囲に該当するときは常に、すなわちアクセスポ
ート３８にあるデータがビデオデータであるときは常
に、アドレス範囲検出器４０から論理コントローラー４
８へ動作不能化信号を送信する。論理コントローラー４
８はまた、線５４のＡＤＤＲ−ＩＮＦＯ線によりアドレ
ス範囲検出器４２に接続される。加えて、データバッフ
ァ５０はイネーブル線５６によりアドレス範囲検出器４
２に接続される。データコントローラー３６は、アクセ
スポート３８とディスプレーメモリ２６との間に接続さ
れたデータ路６０を有する。データバッファ５８はデー
タバッファ５８内に配置されており、データアドレスが
アドレス範囲検出器４０内で比較される間、アクセスポ
ート３８から受信したデータを暫定的に格納する。メモ
リコントローラー／調停器２８はその調停に基づいて選
択的に、データ路６０をディスプレーメモリ２６に接続
する。データ路６０はアドレス範囲検出器４０の範囲内
に該当するアドレスを有するデータ、すなわちビデオデ
ータ、を送信する。データコントローラー３６はまた、
データバッファ５０を介してアクセスポート３８と論理
コントローラー４８との間に接続された、データ路６２
を含む。データバッファ５０はアクセスポート３８から
受信したデータを、そのアドレスがアドレス範囲検出器
４２内で比較される間、暫定的に格納する。データ路６
２はアドレス範囲検出器４２の範囲内にアドレスを有す
るデータ、すなわちグラフィックデータ、を送信する。
【００２８】動作上、本発明のアーキテクチ７ャーは、
ローカルバス１０がビデオデータおよびグラフィックデ
ータの両方を送信することができるように設計されてい
る。パーソナルコンピューターのユーザーあるいはプロ
グラマーは通常、ビデオデータに対して第一アドレス範
囲を定義し、グラフィックデータに対して第二の重複し
ないアドレス範囲を定義する。通常、この第一範囲は低
アドレスおよび上方アドレス値により定義され、アドレ
ス範囲検出器４０がこれらの値を使用するようにレジス
ター４４に与えられる。同様にして、第二範囲のアドレ
ス値もまた、低および上方アドレス値により定義され、
アドレス範囲検出器４２がこれらの値を使用するように
アクセスポート４６に与えられる。
【００２９】バス１０を介してグラフィックデータが与
えられるときはグラフィックデータは常に、そのアドレ
スがアドレス範囲検出器４２内で検査される間、暫定的
にデータバッファ５０内に格納される。次いでアドレス
範囲検出器４２から線５６を介してデータバッファ５０
に当該グラフィックデータを論理コントローラー４８に
転送するためのイネーブル信号が送られる。論理コント
ローラー４８はメモリコントローラー／調停器２８に対
してディスプレーメモリ２６へのアクセスを求めるリク
エストを行なう。ディスプレーメモリ２６へのアクセス
が許可されると、論理コントローラー４８はディスプレ
ーメモリ２６へ直接にグラフィックデータを転送する
か、あるいは多分、ディスプレーメモリ２６にそれまで
存在していたデータに関係わる何らかの論理演算をグラ
フィックデータに行なう。例えば、論理コントローラー
４８はディスプレーメモリ２６内にそれまで存在してい
たデータと新規データとの論理的ＡＮＤ伝残を行ない、
その結果得られるデータをディスプレーメモリ２６に転
送する。
【００３０】バス１０を介してビデオデータが与えられ
るときはビデオデータは常に、そのアドレスがアドレス
範囲検出器４０内で検査される間、暫定的にデータバッ
ファ５８内に格納される。次いでそのビデオデータをデ
ィスプレーメモリ２６に転送するためのイネーブル信号
が線５２を介してデータバッファ５８へ送られる。
【００３１】メモリコントローラー／調停器２８がディ
スプレーメモリ２６へのアクセスを許可するときは、ビ
デオデータは直接にディスプレーメモリ２６に転送され
る。
【００３２】論理コントローラー４８はまた、バス１０
から新規のグラフィックデータを受信することなしにデ
ィスプレーメモリ２６内のデータに論理演算を行なう指
令を受けることができる。例えば、論理コントローラー
４８はデータをアクティブスクリーン領域からオフスク
リーン領域へ移動し、色を変え、等々できる。論理コン
トローラー４８の演算は、特にブロックレベルトランズ
ファーエンジンとして実施した場合は、ディスプレー端
末上に表示すべきデータを効率良く操作する手段であ
る。
【００３３】本発明の一つの特徴は、メモリオペレーシ
ョンに関する優先方式である。例えば、論理コントロー
ラー４８がディスプレーメモリ２６内のデータに一つの
論理演算を開始した後にビデオデータがバス１０を介し
て転送される、と仮定しよう。バス１０上のビデオデー
タはアドレス範囲検出器４０により同定される。アドレ
ス範囲検出器４０は次いで線５２を介して論理コントロ
ーラー４８に動作不能化信号を送信し、その論理演算を
中断する。メモリコントローラー／調停器２８は次いで
ディスプレーメモリ２６へのアクセスを許可し、ビデオ
データが直接にディスプレーメモリ２６に転送される。
【００３４】これとは対照的に、バス１０を介してグラ
フィックデータを受信するときは、論理コントローラー
４８により行なわれるディスプレーメモリ２６内のデー
タに対する論理演算に中断を起こさない。その代わり
に、当該グラフィックデータは、その論理演算が完結す
るまで、論理コントローラー４８内に暫定的に格納され
る。
【００３５】要約すると、本発明はローカルバス１０か
らディスプレーメモリ２６へ規則的なビデオデータの流
れを与えるアーキテクチャーと方法とを与える。アドレ
ス範囲検出器４０、４２は、バス１０上のデータのアド
レスに基づいて、ビデオデータとグラフィックデータと
を識別する。アドレス範囲検出器４０によりビデオデー
タが検出されたときはいつでも、論理コントローラー４
８が停止され、もしくは動作不能にされ、ディスプレー
メモリ２６への転送に対する優先性はビデオデータに与
えられる。この優先性は、ディスプレーメモリ２６内の
データに対する、他の論理演算に勝るものである。
【００３６】
【発明の効果】以上の構成により、本発明はディスプレ
ーにビデオデータの規則的な流れを与えることができ
る。また本発明のアーキテクチャーはマルチメディアコ
ンピューターに供した場合、入出力ピンの数が小さなグ
ラフィックコントローラーを提供することができる。さ
らに、本発明は、同一スクリーン上にビデオデータとグ
ラフィックデータとを同時に表示することができ、その
場合、オーディオが明瞭に響き、ビデオイメージが円滑
に現われるようにオーディオ／ビデオデータおよびグラ
フィックデータを同時に表示するための方法およびシス
テムを提供することができる。
【００３７】さらに本発明のアーキテクチャーは、工業
標準のローカルバスに円滑なビデオ信号および明瞭なオ
ーディオ信号を生成することができる。その場合、工業
標準のビデオおよびオーディオ制御ボードを使ってビデ
オおよびオーディオのアップグレード化が可能である。
【図面の簡単な説明】
【図１】 本発明の一形態を実施したマルチメディアコ
ンピューターシステムのアーキテクチャーを示す図であ
る。
【図２】 図１に示すグラフィックコントローラーのブ
ロック線図である。
【図３】 図２に示すデータコントローラーのブロック
線図である。
【符号の説明】 １０ ローカルバス １２ グラフィックコントローラー １４ ビデオプロセッサ １６ バスインターフェース １８ ローカルバスコントローラー ２０ ＣＰＵ ２２ ディスプレー端末 ２４ ＣＤ ＲＯＭ ２６ ディスプレーメモリ ２８ メモリコントローラー／調停器 ３０ ＤＲＡＭリフレッシュ ３２ カーソルフェッチ ３４ ＣＲＴコントローラー ３６ データコントローラー ３８ アクセスポート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 1/00 Ｇ０９Ｇ 5/00 ５１０ Ｘ 9471−5Ｇ ５２０ Ｗ 9471−5Ｇ ５５５ Ｍ 9471−5Ｇ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 パーソナルコンピューターのローカルバ
    スからディスプレーメモリへデータを与える方法であっ
    て、 該ローカルバス上のデータのアドレスを検査することに
    よりビデオデータとグラフィックデータとを識別するス
    テップと、 該ディスプレーメモリへのビデオデータの優先的転送を
    許可すべく該ディスプレーメモリ内のデータに対する他
    の論理オペレーションを動作不能にするステップと、を
    含む方法。
  2. 【請求項２】 グラフィックコントローラーであって ａ）ディスプレーメモリと、 ｂ）該メモリに接続された論理コントローラーにして、
    該メモリ内に格納されているデータに論理演算を行なう
    コントローラーと、 ｃ）外部アドレス／データバスに接続されたアクセスポ
    ートと、 ｄ）該ポートおよび論理コントローラーに接続されたア
    ドレス範囲検出器にして、該ポートに与えられたデータ
    のアドレスを第一アドレス範囲と比較すると共に、該ア
    ドレスが該第一範囲内にあるときは該論理コントローラ
    ーの論理演算に割り込むためのアドレス範囲検出器とを
    含むグラフィックコントローラー。
  3. 【請求項３】 バスからディスプレーメモリへビデオデ
    ータおよびグラフィックデータが転送されるコンピュー
    ターシステムにおいて、該バスから該ディスプレーメモ
    リへのビデオデータの流れに割り込む回数を低減する方
    法であって、 ビデオデータが該バス上に存在するか否かを決定するス
    テップと、 該ディスプレーメモリ内のグラフィックデータに論理演
    算を行なうことよりも、該バスから該ディスプレーメモ
    リへのビデオデータの転送に対してより高い優先性を与
    えるステップとを含む方法。
JP21098894A 1993-09-10 1994-09-05 ポートアドレス入出力優先アーキテクチャー Expired - Lifetime JP3577111B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/119,295 1993-09-10
US08/119,295 US5752010A (en) 1993-09-10 1993-09-10 Dual-mode graphics controller with preemptive video access

Publications (2)

Publication Number Publication Date
JPH0792962A true JPH0792962A (ja) 1995-04-07
JP3577111B2 JP3577111B2 (ja) 2004-10-13

Family

ID=22383621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21098894A Expired - Lifetime JP3577111B2 (ja) 1993-09-10 1994-09-05 ポートアドレス入出力優先アーキテクチャー

Country Status (2)

Country Link
US (1) US5752010A (ja)
JP (1) JP3577111B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598525A (en) 1995-01-23 1997-01-28 Cirrus Logic, Inc. Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems
US5940610A (en) * 1995-10-05 1999-08-17 Brooktree Corporation Using prioritized interrupt callback routines to process different types of multimedia information
US6558049B1 (en) * 1996-06-13 2003-05-06 Texas Instruments Incorporated System for processing video in computing devices that multiplexes multiple video streams into a single video stream which is input to a graphics controller
US6184906B1 (en) * 1997-06-30 2001-02-06 Ati Technologies, Inc. Multiple pipeline memory controller for servicing real time data
GB2329984B (en) * 1997-10-01 2002-07-17 Thomson Training & Simulation A Multi-Processor Computer System
US6499087B1 (en) * 1997-11-14 2002-12-24 Agere Systems Guardian Corp. Synchronous memory sharing based on cycle stealing
US7782328B1 (en) * 1998-03-24 2010-08-24 Ati Technologies Ulc Method and apparatus of video graphics and audio processing
US6624816B1 (en) 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US7099973B2 (en) * 2003-03-26 2006-08-29 Freescale Semiconductor, Inc. Method and system of bus master arbitration
DE102004041657A1 (de) * 2004-08-27 2006-03-09 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Betrieb einer solchen
JP4443474B2 (ja) * 2005-06-14 2010-03-31 株式会社ソニー・コンピュータエンタテインメント コマンド転送制御装置およびコマンド転送制御方法
US20080235422A1 (en) * 2007-03-23 2008-09-25 Dhinesh Sasidaran Downstream cycle-aware dynamic interconnect isolation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439760A (en) * 1981-05-19 1984-03-27 Bell Telephone Laboratories, Incorporated Method and apparatus for compiling three-dimensional digital image information
US4550315A (en) * 1983-11-03 1985-10-29 Burroughs Corporation System for electronically displaying multiple images on a CRT screen such that some images are more prominent than others
US4954818A (en) * 1985-10-18 1990-09-04 Hitachi, Ltd. Multi-window display control system
US4928253A (en) * 1986-01-25 1990-05-22 Fujitsu Limited Consecutive image processing system
US4868557A (en) * 1986-06-04 1989-09-19 Apple Computer, Inc. Video display apparatus
US5170154A (en) * 1990-06-29 1992-12-08 Radius Inc. Bus structure and method for compiling pixel data with priorities
US5245322A (en) * 1990-12-11 1993-09-14 International Business Machines Corporation Bus architecture for a multimedia system
US5264837A (en) * 1991-10-31 1993-11-23 International Business Machines Corporation Video insertion processing system
US5276437A (en) * 1992-04-22 1994-01-04 International Business Machines Corporation Multi-media window manager

Also Published As

Publication number Publication date
US5752010A (en) 1998-05-12
JP3577111B2 (ja) 2004-10-13

Similar Documents

Publication Publication Date Title
US5870622A (en) Computer system and method for transferring commands and data to a dedicated multimedia engine
US6832269B2 (en) Apparatus and method for supporting multiple graphics adapters in a computer system
US5774680A (en) Interfacing direct memory access devices to a non-ISA bus
US5621902A (en) Computer system having a bridge between two buses with a direct memory access controller and an alternative memory access controller
US5732224A (en) Computer system having a dedicated multimedia engine including multimedia memory
US6128669A (en) System having a bridge with distributed burst engine to decouple input/output task from a processor
US5748983A (en) Computer system having a dedicated multimedia engine and multimedia memory having arbitration logic which grants main memory access to either the CPU or multimedia engine
US4757441A (en) Logical arrangement for controlling use of different system displays by main proessor and coprocessor
TW508501B (en) Memory controller hub
US5740383A (en) Dynamic arbitration priority
US5892978A (en) Combined consective byte update buffer
US6675251B1 (en) Bridge device for connecting multiple devices to one slot
JP3577111B2 (ja) ポートアドレス入出力優先アーキテクチャー
US5812800A (en) Computer system which includes a local expansion bus and a dedicated real-time bus and including a multimedia memory for increased multi-media performance
US5784592A (en) Computer system which includes a local expansion bus and a dedicated real-time bus for increased multimedia performance
US5623645A (en) Method and apparatus for acquiring bus transaction data with no more than zero-hold-time
US5079692A (en) Controller which allows direct access by processor to peripheral units
US6757798B2 (en) Method and apparatus for arbitrating deferred read requests
JPH06214945A (ja) コンピュータシステム及び情報の高速転送方法
US5414831A (en) Apparatus and method for accessing a plurality of computer devices having a common address
JP3114209B2 (ja) 情報処理装置および表示部の高速化方法および表示制御ワンチップｉｃ
JP2514334B2 (ja) 制御装置
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
TW468133B (en) Multiple screen PC based system
JPH03129478A (ja) 図形処理装置並びに、それを用いたデータ処理装置と、図形描画方法及び中央処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term