JPH0782364B2 - 誤差信号発生装置 - Google Patents
誤差信号発生装置Info
- Publication number
- JPH0782364B2 JPH0782364B2 JP60212829A JP21282985A JPH0782364B2 JP H0782364 B2 JPH0782364 B2 JP H0782364B2 JP 60212829 A JP60212829 A JP 60212829A JP 21282985 A JP21282985 A JP 21282985A JP H0782364 B2 JPH0782364 B2 JP H0782364B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- value
- designated
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 49
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P5/00—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors
- H02P5/46—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors for speed regulation of two or more dynamo-electric motors in relation to one another
- H02P5/52—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors for speed regulation of two or more dynamo-electric motors in relation to one another additionally providing control of relative angular displacement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/16—Controlling the angular speed of one shaft
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
- Control By Computers (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誤差信号発生装置に関し、特に周期的動作の周
波数または位相を制御するための誤差信号をディジタル
処理により複数個発生する誤差信号発生装置に関する。
波数または位相を制御するための誤差信号をディジタル
処理により複数個発生する誤差信号発生装置に関する。
被制御値を指定値に制御するための誤差信号発生装置を
ディジタル化して性能を高め、無調整化をはかり、IC化
することが行なわれている。
ディジタル化して性能を高め、無調整化をはかり、IC化
することが行なわれている。
周期的動作の位相または周波数を制御するための誤差信
号発生装置の一応用例として、ビデオテープレコーダの
モーターの位相および回転速度を制御するためのものが
ある。
号発生装置の一応用例として、ビデオテープレコーダの
モーターの位相および回転速度を制御するためのものが
ある。
一般にビデオテープレコーダは回転ヘッド駆動用のシリ
ンダモータとテープ走行用のキャプスタンモータとを備
えており、これら両モータの位相および回転速度はビデ
オテープレコーダの動作モードにより指定される種々の
指定値に制御される必要がある。
ンダモータとテープ走行用のキャプスタンモータとを備
えており、これら両モータの位相および回転速度はビデ
オテープレコーダの動作モードにより指定される種々の
指定値に制御される必要がある。
これらモータは、一回転ごとにパルスを一個発生するこ
とにより回転速度を検出する速度検出器と、モータが特
定位相にあるときパルスを発生して位相を検出する位相
検出器とを有している。速度検出パルスの周期は動作モ
ードにより指定される指定周期とディジタル的に比較さ
れて速度誤差信号が生成される。位相検出パルスと位相
基準パルスとの位相差は動作モードにより指定される指
定位相差とディジタル的に比較されて位相誤差信号を生
成する。
とにより回転速度を検出する速度検出器と、モータが特
定位相にあるときパルスを発生して位相を検出する位相
検出器とを有している。速度検出パルスの周期は動作モ
ードにより指定される指定周期とディジタル的に比較さ
れて速度誤差信号が生成される。位相検出パルスと位相
基準パルスとの位相差は動作モードにより指定される指
定位相差とディジタル的に比較されて位相誤差信号を生
成する。
一台のビデオテープレコーダは、シリンダーモータ・キ
ャプスタンモータについてそれぞれ位相誤差信号・速度
誤差信号を生成するために、二つずつの位相誤差信号発
生機能・速度誤差信号発生機能ブロックが必要である。
即ち、従来のビデオテープレコーダはこれら四種の誤差
信号を並列処理にて発生するために、それぞれの誤差信
号に対応した四つの機能ブロックを独立して備えてい
た。
ャプスタンモータについてそれぞれ位相誤差信号・速度
誤差信号を生成するために、二つずつの位相誤差信号発
生機能・速度誤差信号発生機能ブロックが必要である。
即ち、従来のビデオテープレコーダはこれら四種の誤差
信号を並列処理にて発生するために、それぞれの誤差信
号に対応した四つの機能ブロックを独立して備えてい
た。
以上説明したように、位相または周波数を制御するため
の誤差信号をディジタル処理により複数個発生する従来
の誤差信号発生装置は、各誤差信号ごとに独立に並列処
理していたので回路規模が大きくなり、したがってLSI
化するとチップの占有面積が大きくなりすぎるという欠
点がある。
の誤差信号をディジタル処理により複数個発生する従来
の誤差信号発生装置は、各誤差信号ごとに独立に並列処
理していたので回路規模が大きくなり、したがってLSI
化するとチップの占有面積が大きくなりすぎるという欠
点がある。
本発明の目的は上記欠点を解決して、回路規模が小さ
く、LSI化してもチップの占有面積が小さい誤差信号発
生装置を提供することにある。
く、LSI化してもチップの占有面積が小さい誤差信号発
生装置を提供することにある。
本発明の誤差信号発生装置は、周期的動作の位相または
周波数であるｎ個（ｎは２以上の整数）の被制御値を制
御するためのｎ個の誤差信号として、位相基準信号に対
する位相検出信号の位相差または周波数検出信号である
ｎ個の検出結果を指定位相差または指定周波数であるｎ
個の指定値、あるいはｎ個の指定値の組の複数組から選
択された一つの組とディジタル的に比較してｎ個の比較
結果を出力する誤差信号発生装置において、前記ｎ個の
被制御値に対応するｎ個の状態を順次周期的にとる時分
割制御信号を発生する制御回路と、前記位相基準信号ま
たは前記周波数検出信号が入力し、かつ前記時分割制御
信号の状態が入力した前記位相基準信号または周波数検
出信号に対応するとき、同じく対応する前記指定値に対
しあらかじめ定められた値のプリセットデータを発生し
バスラインに出力するプリセット値発生回路と、前記ｎ
個の被制御値に対応し前記時分割制御信号が指定するア
ドレスに前記バスラインのデータを周期的に書込み、読
出す計数値メモリーと、前記バスラインのデータに“1"
を周期的に加算または減算して前記バスラインに出力す
る加算器と、前記位相検出信号または前記周波数検出信
号が入力し、かつ前記時分割信号の状態が入力した前記
位相検出信号または前記周波数検出信号に対応すると
き、前記ｎ個の被制御値に対応し前記時分割制御信号が
指定するアドレスに前記バスラインのデータを書込む誤
差信号メモリーとを備えて構成される。
周波数であるｎ個（ｎは２以上の整数）の被制御値を制
御するためのｎ個の誤差信号として、位相基準信号に対
する位相検出信号の位相差または周波数検出信号である
ｎ個の検出結果を指定位相差または指定周波数であるｎ
個の指定値、あるいはｎ個の指定値の組の複数組から選
択された一つの組とディジタル的に比較してｎ個の比較
結果を出力する誤差信号発生装置において、前記ｎ個の
被制御値に対応するｎ個の状態を順次周期的にとる時分
割制御信号を発生する制御回路と、前記位相基準信号ま
たは前記周波数検出信号が入力し、かつ前記時分割制御
信号の状態が入力した前記位相基準信号または周波数検
出信号に対応するとき、同じく対応する前記指定値に対
しあらかじめ定められた値のプリセットデータを発生し
バスラインに出力するプリセット値発生回路と、前記ｎ
個の被制御値に対応し前記時分割制御信号が指定するア
ドレスに前記バスラインのデータを周期的に書込み、読
出す計数値メモリーと、前記バスラインのデータに“1"
を周期的に加算または減算して前記バスラインに出力す
る加算器と、前記位相検出信号または前記周波数検出信
号が入力し、かつ前記時分割信号の状態が入力した前記
位相検出信号または前記周波数検出信号に対応すると
き、前記ｎ個の被制御値に対応し前記時分割制御信号が
指定するアドレスに前記バスラインのデータを書込む誤
差信号メモリーとを備えて構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は、本発明の誤差信号発生装置の一実施例を示す
ブロック図である。
ブロック図である。
第１図に示す実施例は、四つの被制御値の検出信号、す
なわち二つの位相（P1・P2と呼ぶ）と二つの周波数（F1
・F2と呼ぶ）の検出信号である位相検出信号PG1・PG2な
らびに周波数検出信号FG1・FG2から四つの誤差信号PE1
・PE2・FE1・FE2を生成する。位相基準信号SG1・SG2は
位相P1・P2の制御の基準となる二つの基準位相を表わす
信号である。位相P1・P2と二つの基準位相との位相差が
制御されるべき二つの指定位相差ならびに周波数F1・F2
が制御されるべき二つの指定周波数からなる四つの指定
値の組が複数組設定されており、モード指定信号MSはそ
のうちの一組を指定する。
なわち二つの位相（P1・P2と呼ぶ）と二つの周波数（F1
・F2と呼ぶ）の検出信号である位相検出信号PG1・PG2な
らびに周波数検出信号FG1・FG2から四つの誤差信号PE1
・PE2・FE1・FE2を生成する。位相基準信号SG1・SG2は
位相P1・P2の制御の基準となる二つの基準位相を表わす
信号である。位相P1・P2と二つの基準位相との位相差が
制御されるべき二つの指定位相差ならびに周波数F1・F2
が制御されるべき二つの指定周波数からなる四つの指定
値の組が複数組設定されており、モード指定信号MSはそ
のうちの一組を指定する。
制御回路１は２ビットの時分割制御信号101（図中信号
線に付記する括弧内の数字でビット数を表わす）を発生
し、クロック信号CLの周期で時分割制御信号101を４状
態（状態P1・P2・F1・F2と呼ぶ）に切替える。時分割制
御信号101が状態P1・P2・F1またはF2である期間、第１
図に示す実施例は被制御値P1・P2・F1またはF2に関する
処理のみを行う、すなわち第１図に示す実施例は時分割
制御信号101により制御される時分割動作をする。
線に付記する括弧内の数字でビット数を表わす）を発生
し、クロック信号CLの周期で時分割制御信号101を４状
態（状態P1・P2・F1・F2と呼ぶ）に切替える。時分割制
御信号101が状態P1・P2・F1またはF2である期間、第１
図に示す実施例は被制御値P1・P2・F1またはF2に関する
処理のみを行う、すなわち第１図に示す実施例は時分割
制御信号101により制御される時分割動作をする。
読出し信号発生回路２は、位相基準信号SG1・SG2あるい
は周波数検出信号FG1・FG2のうち一つが入力すると時分
割制御信号101の状態が入力した信号に対応するとき、
読出し信号102を発生する。読出し信号発生回路２には
計数値検出部６からの信号も入力するが、この信号によ
る動作については後に説明する。
は周波数検出信号FG1・FG2のうち一つが入力すると時分
割制御信号101の状態が入力した信号に対応するとき、
読出し信号102を発生する。読出し信号発生回路２には
計数値検出部６からの信号も入力するが、この信号によ
る動作については後に説明する。
プリセット値発生回路３は、前に説明した四つの指定値
の組の複数組に対応して四つのプリセットデータの組を
複数組記憶しており、読出し信号102が入力したときア
ドレスデコーダ31出力が指定するアドレスのプリセット
データを16ビットのバスライン10に出力する。アドレス
デコーダ31は、モード指定信号MSによりプリセットデー
タの組の一つを指定し、指定された組から一つのプリセ
ットデータを時分割制御信号101により指定する動作を
する。
の組の複数組に対応して四つのプリセットデータの組を
複数組記憶しており、読出し信号102が入力したときア
ドレスデコーダ31出力が指定するアドレスのプリセット
データを16ビットのバスライン10に出力する。アドレス
デコーダ31は、モード指定信号MSによりプリセットデー
タの組の一つを指定し、指定された組から一つのプリセ
ットデータを時分割制御信号101により指定する動作を
する。
計数値メモリー４は、４被制御値に対応して四つの記憶
領域を有し、アドレスデコーダ41を介して時分割制御信
号101が指定するアドレスにバスライン10のデータを書
込み・読出すことにより、バスライン10のデータを４記
憶領域ごとに一定期間保持する動作をする。
領域を有し、アドレスデコーダ41を介して時分割制御信
号101が指定するアドレスにバスライン10のデータを書
込み・読出すことにより、バスライン10のデータを４記
憶領域ごとに一定期間保持する動作をする。
半加算器５は、クロック入力回路51を介して入力するク
ロック信号CLの周期でバスライン10のデータから“1"を
減算し減算結果をバスライン10に出力する。クロック入
力回路51には計数値検出部６からの信号と時分割制御信
号101も入力するが、これら信号信号による動作につい
ては後に説明する。半加算器５のかわりに全加算器を用
い、その２入力のうち一方を“0"とするようにしてもよ
い。
ロック信号CLの周期でバスライン10のデータから“1"を
減算し減算結果をバスライン10に出力する。クロック入
力回路51には計数値検出部６からの信号と時分割制御信
号101も入力するが、これら信号信号による動作につい
ては後に説明する。半加算器５のかわりに全加算器を用
い、その２入力のうち一方を“0"とするようにしてもよ
い。
計数値メモリー４の書込み・読出しタイミングと半加算
器５のデータ取込み・出力タイミングを調整して、計数
値メモリー４・半加算器５が一体となって計数値メモリ
ー４の各記憶データを（クロック信号の４周期で）“1"
ずつ減少させるダウンカウンタとして動作するようにす
る。
器５のデータ取込み・出力タイミングを調整して、計数
値メモリー４・半加算器５が一体となって計数値メモリ
ー４の各記憶データを（クロック信号の４周期で）“1"
ずつ減少させるダウンカウンタとして動作するようにす
る。
計数値検出部６はGH部・GL部・GR部を有し、GH部はGH
（P1）〜GH（F2）検出回路に、GL部はGL（P1）〜GL（F
2）検出回路に、GR部はGR（P1）・GR（P2）検出回路に
細分されている。各検出回路はそれぞれ固有の値を内蔵
しており、GH部の各検出回路はその固有値がバスライン
10のデータ以上のとき状態“1"さもないとき状態“0"を
とる信号を出力し、GL部・GR部の各検出回路はその固有
値がバスライン10のデータ以下のとき状態“1"さもない
とき状態“0"をとる信号を出力している。GH部・GL部・
GR部はこれらの信号を４ビットまたは２ビットの信号と
して出力する。
（P1）〜GH（F2）検出回路に、GL部はGL（P1）〜GL（F
2）検出回路に、GR部はGR（P1）・GR（P2）検出回路に
細分されている。各検出回路はそれぞれ固有の値を内蔵
しており、GH部の各検出回路はその固有値がバスライン
10のデータ以上のとき状態“1"さもないとき状態“0"を
とる信号を出力し、GL部・GR部の各検出回路はその固有
値がバスライン10のデータ以下のとき状態“1"さもない
とき状態“0"をとる信号を出力している。GH部・GL部・
GR部はこれらの信号を４ビットまたは２ビットの信号と
して出力する。
セレクタ71は、計数値検出部６のGH部出力・GL部出力か
ら時分割制御信号101が指定する一つずつのビットを選
択し出力する。誤差信号ゲート回路７は、セレクタ71の
２出力が共に状態“1"であるときのみバスライン10のデ
ータを誤差信号メモリー９に出力する。
ら時分割制御信号101が指定する一つずつのビットを選
択し出力する。誤差信号ゲート回路７は、セレクタ71の
２出力が共に状態“1"であるときのみバスライン10のデ
ータを誤差信号メモリー９に出力する。
書込み信号発生回路８は、位相検出信号PG1・PG2あるい
は周波数検出信号FG1・FG2のうち一つが入力すると時分
割制御信号101の状態が入力した信号に対応するとき、
書込み信号103を発生する。
は周波数検出信号FG1・FG2のうち一つが入力すると時分
割制御信号101の状態が入力した信号に対応するとき、
書込み信号103を発生する。
誤差信号メモリー９は４被制御値に対応して四つの記憶
領域を有し、書込み信号103が入力したとき誤差信号ゲ
ート回路７出力の下位10ビットを、アドレスデコーダ91
を介して時分割制御信号101が指定するアドレスに書込
む。書込まれた四つのデータは読出されて誤差信号PE1
〜FE2となる。
領域を有し、書込み信号103が入力したとき誤差信号ゲ
ート回路７出力の下位10ビットを、アドレスデコーダ91
を介して時分割制御信号101が指定するアドレスに書込
む。書込まれた四つのデータは読出されて誤差信号PE1
〜FE2となる。
第２図は、第１図に示す実施例の位相制御動作を説明す
るためのタイムチャートであり、時分割制御信号101が
（４クロック周期ごとに一回とる）状態P1である期間の
みを示しており、バスライン10のデータ値も（その他の
状態の期間を無視して）連続的に書いてある。
るためのタイムチャートであり、時分割制御信号101が
（４クロック周期ごとに一回とる）状態P1である期間の
みを示しており、バスライン10のデータ値も（その他の
状態の期間を無視して）連続的に書いてある。
位相基準信号SG1が入力しその（立下りの）直後で時分
割制御信号101が状態P1になるクロックタイミングに、
読出し信号発生回路２が読出し信号102を発生し、プリ
セット値発生回路３は被制御値P1に対応するプリセット
データ（その値をPP1とする）を出力し、バスライン10
のデータが値PP1となる。その後時分割制御信号101が新
たに状態P1になるごとにバスライン10のデータは“1"ず
つ減少する。計数値検出部６のGH（P1）・GL（P1）・GR
（P1）検出回路の固有値をHP1・LP1・RP1とする。バス
ライン10のデータがHP1以下、LP1以上で時分割制御信号
101が状態P1である期間、すなわち第２図に図示する区
間Ａで誤差信号ゲート回路７が開き、この区間内に位相
検出信号PG1が入力するとその（立上りの）直後で時分
割制御信号101が状態P1になるクロックタイミングに書
込み信号発生回路８が書込み信号103を発生するので、
誤差信号メモリー９はこのときのバスライン10のデータ
の下位10ビット（その値をPE1とする）を書込む。位相
基準信号SG1の周期をτP1、位相P1の指定位相差をθ１
とし、位相基準信号SG1の入力より時間τ１＝τP1・θ
１/2πだけ後の時刻にバスライン10のデータが値“0"に
なるようにプリセットデータの値PP1を設定する。した
がって誤差信号メモリー９に書込まれた値は位相検出信
号PG1で表わされる位相P1の指定位相差θ１に対する誤
差に比例し進み・遅れで符号をかえる誤差信号PE1とな
っている。
割制御信号101が状態P1になるクロックタイミングに、
読出し信号発生回路２が読出し信号102を発生し、プリ
セット値発生回路３は被制御値P1に対応するプリセット
データ（その値をPP1とする）を出力し、バスライン10
のデータが値PP1となる。その後時分割制御信号101が新
たに状態P1になるごとにバスライン10のデータは“1"ず
つ減少する。計数値検出部６のGH（P1）・GL（P1）・GR
（P1）検出回路の固有値をHP1・LP1・RP1とする。バス
ライン10のデータがHP1以下、LP1以上で時分割制御信号
101が状態P1である期間、すなわち第２図に図示する区
間Ａで誤差信号ゲート回路７が開き、この区間内に位相
検出信号PG1が入力するとその（立上りの）直後で時分
割制御信号101が状態P1になるクロックタイミングに書
込み信号発生回路８が書込み信号103を発生するので、
誤差信号メモリー９はこのときのバスライン10のデータ
の下位10ビット（その値をPE1とする）を書込む。位相
基準信号SG1の周期をτP1、位相P1の指定位相差をθ１
とし、位相基準信号SG1の入力より時間τ１＝τP1・θ
１/2πだけ後の時刻にバスライン10のデータが値“0"に
なるようにプリセットデータの値PP1を設定する。した
がって誤差信号メモリー９に書込まれた値は位相検出信
号PG1で表わされる位相P1の指定位相差θ１に対する誤
差に比例し進み・遅れで符号をかえる誤差信号PE1とな
っている。
計数値検出部６のGH（P1）・GL（P1）検出回路とセレク
タ71と誤差信号ゲート回路７とは、位相検出信号PG1が
区間Ａ外で入力する場合、すなわち誤差が過大の場合誤
差信号PE1の書込みを禁止する作用をする。またGR（P
1）検出回路の固有値RP1は、位相基準信号SG1が正常に
入力している場合のバスライン10のデータの最小値より
わずかに小さい値に設定してあり、読出し信号発生回路
２は、GR（P1）検出回路出力が状態“0"で時分割制御信
号101が状態P1のときも読出し信号102を発生するように
なっているので、GR（P1）検出回路は位相基準信号SG1
のたまたまの欠落を補う作用をする。
タ71と誤差信号ゲート回路７とは、位相検出信号PG1が
区間Ａ外で入力する場合、すなわち誤差が過大の場合誤
差信号PE1の書込みを禁止する作用をする。またGR（P
1）検出回路の固有値RP1は、位相基準信号SG1が正常に
入力している場合のバスライン10のデータの最小値より
わずかに小さい値に設定してあり、読出し信号発生回路
２は、GR（P1）検出回路出力が状態“0"で時分割制御信
号101が状態P1のときも読出し信号102を発生するように
なっているので、GR（P1）検出回路は位相基準信号SG1
のたまたまの欠落を補う作用をする。
以上で位相P1の制御動作についての説明を終える。位相
P2の制御動作も上記と同様である。
P2の制御動作も上記と同様である。
第３図は、第１図に示す実施例の周波数制御動作を説明
するためのタイムチャートであり、時分割制御信号101
が状態F1である期間のみを連続的に書いてある。
するためのタイムチャートであり、時分割制御信号101
が状態F1である期間のみを連続的に書いてある。
周波数検出信号FG1が入力しその（立上りの）直後で時
分割制御信号101が状態F1になるクロックタイミング
に、読出し信号発生回路２が読出し信号102を発生し、
プリセット値発生回路３は被制御値F1に対応するプリセ
ットデータ（その値をPF1とする）を出力し、バスライ
ン10のデータが値PF1になる。その後バスライン10のデ
ータは“1"ずつ減少する。（データが減少せず一定値に
留まる期間については後に説明する）。計数値検出部６
のGH（F1）・GL（F1）検出回路の固有値をHF1・LF1とす
ると、バスライン10のデータがHF1以下、LF1以上で時分
割制御信号101が状態F1である期間、すなわち第３図に
図示する区間Ｂで誤差信号ゲート回路７が開く。書込み
信号発生回路８も読込み信号発生回路２が読出し信号10
2を発生するクロック周期に書込み信号103を発生する
が、この発生タイミングをそのクロック周期内で読出し
信号102のそれより早くして、バスライン10のデータが
値PF1に復帰する前に誤差信号メモリー９がバスライン1
0のデータの下位10ビットを書込むようにする。周波数
検出信号FG1の周期が周波数F1の指定周波数の周期τF1
に等しいとき誤差信号メモリー９に書込まれる値が“0"
になるようにプリセットデータの値PF1を設定する。し
たがって誤差信号メモリー９に書込まれた値は周波数検
出信号FG1で表わされる周波数F1の指定周波数に対する
誤差に比例し誤差の正・負で符号をかえる誤差信号FE1
となっている。
分割制御信号101が状態F1になるクロックタイミング
に、読出し信号発生回路２が読出し信号102を発生し、
プリセット値発生回路３は被制御値F1に対応するプリセ
ットデータ（その値をPF1とする）を出力し、バスライ
ン10のデータが値PF1になる。その後バスライン10のデ
ータは“1"ずつ減少する。（データが減少せず一定値に
留まる期間については後に説明する）。計数値検出部６
のGH（F1）・GL（F1）検出回路の固有値をHF1・LF1とす
ると、バスライン10のデータがHF1以下、LF1以上で時分
割制御信号101が状態F1である期間、すなわち第３図に
図示する区間Ｂで誤差信号ゲート回路７が開く。書込み
信号発生回路８も読込み信号発生回路２が読出し信号10
2を発生するクロック周期に書込み信号103を発生する
が、この発生タイミングをそのクロック周期内で読出し
信号102のそれより早くして、バスライン10のデータが
値PF1に復帰する前に誤差信号メモリー９がバスライン1
0のデータの下位10ビットを書込むようにする。周波数
検出信号FG1の周期が周波数F1の指定周波数の周期τF1
に等しいとき誤差信号メモリー９に書込まれる値が“0"
になるようにプリセットデータの値PF1を設定する。し
たがって誤差信号メモリー９に書込まれた値は周波数検
出信号FG1で表わされる周波数F1の指定周波数に対する
誤差に比例し誤差の正・負で符号をかえる誤差信号FE1
となっている。
計数値検出部６のGL（F1）検出回路出力が状態“0"で時
分割制御信号101が状態F1のとき、クロック入力回路51
はクロック信号CLの出力を禁止し、半加算器５はダウン
カウントを停止する。したがってGL（F1）検出回路は、
バスライン10のデータが値（LF1−１）以下になるのを
禁止するように作用する。またGH（F1）・GL（F1）検出
回路とセレクタ71と誤差信号ゲート回路７とは、誤差が
過大の場合誤差信号FE1の書込みを禁止する作用をす
る。
分割制御信号101が状態F1のとき、クロック入力回路51
はクロック信号CLの出力を禁止し、半加算器５はダウン
カウントを停止する。したがってGL（F1）検出回路は、
バスライン10のデータが値（LF1−１）以下になるのを
禁止するように作用する。またGH（F1）・GL（F1）検出
回路とセレクタ71と誤差信号ゲート回路７とは、誤差が
過大の場合誤差信号FE1の書込みを禁止する作用をす
る。
以上で周波数F1の制御動作についての説明を終える。周
波数F2の制御動作も上記と同様である。
波数F2の制御動作も上記と同様である。
計数値検出部６がセレクタ71・誤差信号ゲート回路７な
どと共に動作して、誤差信号PE1〜FE2が過大になったと
きその書込みを禁止したり、また位相基準信号SG1・SG2
の欠落を補なったりする作用がなくとも第１図に示す実
施例は動作でき、またこれらの作用は本発明の目的・効
果に直接関係することではないので、計数値検出部６・
セレクタ71・誤差信号ゲート回路７は本発明の必須要素
ではない。
どと共に動作して、誤差信号PE1〜FE2が過大になったと
きその書込みを禁止したり、また位相基準信号SG1・SG2
の欠落を補なったりする作用がなくとも第１図に示す実
施例は動作でき、またこれらの作用は本発明の目的・効
果に直接関係することではないので、計数値検出部６・
セレクタ71・誤差信号ゲート回路７は本発明の必須要素
ではない。
以上詳細に説明したように本発明の誤差信号発生装置
は、従来被制御値の数だけ別個に備えていた同一機能の
各回路ブロックをそれぞれ一箇所に統合するかあるいは
一個のみとし、それらをバスラインで接続し時分割動作
させるので、加算器については使用数の直接の減少、プ
リセット値発生回路については、上述のように、それぞ
れの検出信号に対応するプリセット値を時分割で出力す
る為に、出力端子や出力バッファ等出力インタフェース
のための構成を各プリセットデータに共通にすることが
でき、計数値メモリーについても同様に時分割動作の為
その入出力端子等を共通にし、また誤差信号メモリーも
その入力端子等を共通化して、入力または出力インタフ
ェースの構成回路要素の減少により大幅な回路規模の減
少をはかることができ、LSI化したときチップの占有面
積を小さくできるという効果がある。
は、従来被制御値の数だけ別個に備えていた同一機能の
各回路ブロックをそれぞれ一箇所に統合するかあるいは
一個のみとし、それらをバスラインで接続し時分割動作
させるので、加算器については使用数の直接の減少、プ
リセット値発生回路については、上述のように、それぞ
れの検出信号に対応するプリセット値を時分割で出力す
る為に、出力端子や出力バッファ等出力インタフェース
のための構成を各プリセットデータに共通にすることが
でき、計数値メモリーについても同様に時分割動作の為
その入出力端子等を共通にし、また誤差信号メモリーも
その入力端子等を共通化して、入力または出力インタフ
ェースの構成回路要素の減少により大幅な回路規模の減
少をはかることができ、LSI化したときチップの占有面
積を小さくできるという効果がある。
また本願発明においては、被制御値のそれぞれに対応し
て設けられた所定のプリセット値を加算、減算して誤差
信号を発生しているので、このプリセット値のそれぞれ
を調整することにより、誤差信号が被制御値の指定値か
らのずれに比例し、ずれの正負に応じて符号を変えるよ
うに設定することもでき、誤差の検出及び被制御値の制
御をより容易にすることができる。
て設けられた所定のプリセット値を加算、減算して誤差
信号を発生しているので、このプリセット値のそれぞれ
を調整することにより、誤差信号が被制御値の指定値か
らのずれに比例し、ずれの正負に応じて符号を変えるよ
うに設定することもでき、誤差の検出及び被制御値の制
御をより容易にすることができる。
第１図は、本発明の誤差信号発生装置の一実施例を示す
ブロック図、 第２図・第３図は、第１図に示す実施例の位相制御動作
・周波数制御動作を説明するためのタイムチャートであ
る。 １……制御回路、３……プリセット値発生回路、４……
計数値メモリー、５……半加算器、９……誤差信号メモ
リー。
ブロック図、 第２図・第３図は、第１図に示す実施例の位相制御動作
・周波数制御動作を説明するためのタイムチャートであ
る。 １……制御回路、３……プリセット値発生回路、４……
計数値メモリー、５……半加算器、９……誤差信号メモ
リー。
Claims (1)
- 【請求項１】周期的動作の位相または周波数である複数
の被制御値を制御するための前記複数個の誤差信号とし
て、位相基準信号及び位相検出信号の二つのパルスであ
る第１、第２の制御信号または相次いで入力される周波
数検出信号の二つのパルスである第１、第２の制御信号
に基づく位相差または周波数を、指定位相差または指定
周波数である前記複数個の指定値あるいは指定値の組の
複数組から選択された一つの組と比較して比較結果を出
力する誤差信号発生装置において、 前記複数の被制御値に対応する前記複数個の状態を順次
周期的にとる時分割制御信号を発生する制御回路と、 前記第１の制御信号が入力しかつ前記時分割制御信号の
状態が入力した前記第１の制御信号に対応するとき、同
じく対応する前記指定値に応じた所定のプリセットデー
タをバスラインに出力するプリセット値発生回路と、 前記被制御値に対応し前記時分割制御信号が指定するア
ドレスに前記バスラインのデータを周期的に書込み、読
出す計数値メモリと、 前記バスラインのデータに"1"を周期的に加算または減
算する加算器と、 前記第２の制御信号が入力しかつ前記時分割制御信号の
状態が入力した前記第２の制御信号に対応するとき、前
記被制御値に対応し前記時分割制御信号が指定するアド
レスに前記バスラインのデータを書込む誤差信号メモリ
とを備えることを特徴とする誤差信号発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212829A JPH0782364B2 (ja) | 1985-09-25 | 1985-09-25 | 誤差信号発生装置 |
| US06/911,682 US4731568A (en) | 1985-09-25 | 1986-09-25 | Error signal generator |
| DE8686113210T DE3686468T2 (de) | 1985-09-25 | 1986-09-25 | Fehlersignalgenerator. |
| EP86113210A EP0220502B1 (en) | 1985-09-25 | 1986-09-25 | Error signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212829A JPH0782364B2 (ja) | 1985-09-25 | 1985-09-25 | 誤差信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6272003A JPS6272003A (ja) | 1987-04-02 |
| JPH0782364B2 true JPH0782364B2 (ja) | 1995-09-06 |
Family
ID=16629048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60212829A Expired - Lifetime JPH0782364B2 (ja) | 1985-09-25 | 1985-09-25 | 誤差信号発生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4731568A (ja) |
| EP (1) | EP0220502B1 (ja) |
| JP (1) | JPH0782364B2 (ja) |
| DE (1) | DE3686468T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910006576Y1 (ko) * | 1988-07-13 | 1991-08-26 | 삼성전자 주식회사 | 푸쉬스위치 방식을 채용한 vtr에서의 트래킹 제어회로 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149117A (en) * | 1977-03-17 | 1979-04-10 | Ampex Corporation | Circuit and method for servo speed control |
| JPS54124182A (en) * | 1978-03-20 | 1979-09-26 | Matsushita Electric Ind Co Ltd | Digital servo system of rotary body |
| US4385821A (en) * | 1980-04-03 | 1983-05-31 | E. I. Du Pont De Nemours And Company | Automatic velocity and position controller for a film processor |
| US4536806A (en) * | 1982-04-02 | 1985-08-20 | Ampex Corporation | Microprocessor controlled multiple servo system for a recording and/or reproducing apparatus |
| CA1210149A (en) * | 1982-09-28 | 1986-08-19 | Shigeru Tajima | Digital capstan servo circuit |
| JPS59206967A (ja) * | 1983-05-11 | 1984-11-22 | Hitachi Ltd | 機能回路ブロツク |
-
1985
- 1985-09-25 JP JP60212829A patent/JPH0782364B2/ja not_active Expired - Lifetime
-
1986
- 1986-09-25 EP EP86113210A patent/EP0220502B1/en not_active Expired - Lifetime
- 1986-09-25 US US06/911,682 patent/US4731568A/en not_active Expired - Lifetime
- 1986-09-25 DE DE8686113210T patent/DE3686468T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3686468T2 (de) | 1993-03-18 |
| US4731568A (en) | 1988-03-15 |
| EP0220502A2 (en) | 1987-05-06 |
| JPS6272003A (ja) | 1987-04-02 |
| EP0220502A3 (en) | 1988-08-10 |
| EP0220502B1 (en) | 1992-08-19 |
| DE3686468D1 (de) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0782364B2 (ja) | 誤差信号発生装置 | |
| JPH01103186A (ja) | 誤差信号発生装置 | |
| JPH0119597Y2 (ja) | ||
| JP2557636B2 (ja) | 回転制御装置 | |
| JP2558649B2 (ja) | 磁気テ−プの記録速度判別装置 | |
| JP3609891B2 (ja) | マイクロコンピュータ | |
| JPH0510739B2 (ja) | ||
| JPH0115005Y2 (ja) | ||
| JPH0535505B2 (ja) | ||
| JP2987833B2 (ja) | 回転ドラムのスイッチングパルス発生装置 | |
| JP2940533B2 (ja) | 記録再生装置におけるポーズモード制御装置 | |
| JPS61172245A (ja) | 磁気記録再生装置の制御方法 | |
| JPS5986055U (ja) | 磁気記録再生装置 | |
| JPS6194577A (ja) | デジタルサ−ボ装置 | |
| JP3251007B2 (ja) | デイスクドライブ装置 | |
| JP2880634B2 (ja) | Ｐｗｍ合成回路及びそれを使用したｖｔｒ | |
| JPH0797914B2 (ja) | 速度位相サ−ボ装置 | |
| JPS6352366A (ja) | 磁気記録再生装置 | |
| JPS6359608A (ja) | 分周装置 | |
| JPH08129807A (ja) | タイミング制御装置 | |
| JPH06101951B2 (ja) | デジタル位相サ−ボ回路 | |
| JPH04221452A (ja) | サ−ボ制御装置用パタ−ンジェネレ−タ及びｖｔｒのサ−ボ制御装置 | |
| JPH09167399A (ja) | パルス入力アンプ及びマイクロコンピュータ | |
| JPH0817592B2 (ja) | 回転制御装置 | |
| JPH09167476A (ja) | マイクロコンピュータ |