[go: up one dir, main page]

JPH0779330A - Close contact image sensor - Google Patents

Close contact image sensor

Info

Publication number
JPH0779330A
JPH0779330A JP5178522A JP17852293A JPH0779330A JP H0779330 A JPH0779330 A JP H0779330A JP 5178522 A JP5178522 A JP 5178522A JP 17852293 A JP17852293 A JP 17852293A JP H0779330 A JPH0779330 A JP H0779330A
Authority
JP
Japan
Prior art keywords
state
block
signal
transistors
changed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5178522A
Other languages
Japanese (ja)
Other versions
JP2856034B2 (en
Inventor
Takashi Kitagawa
隆 喜多川
Fujio Okumura
藤男 奥村
Seisaku Minamibayashi
清作 南林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5178522A priority Critical patent/JP2856034B2/en
Publication of JPH0779330A publication Critical patent/JPH0779330A/en
Application granted granted Critical
Publication of JP2856034B2 publication Critical patent/JP2856034B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Scanning Arrangements (AREA)
  • Facsimile Heads (AREA)

Abstract

PURPOSE:To prevent deterioration in the S/N of a picture signal due to a field- through of a transistor (TR) transferring a picture signal in the close contact image sensor of the system extracting picture signals outputted from plural photoelectric conversion elements in the unit of a predetermined number separately for plural number of times and storing the picture signals sequentially. CONSTITUTION:The close contact image sensor provided with plural photoelectric conversion elements 11-11 to 11-mn, TRs 10-11 to 10mn blocked in the unit of a predetermined number of TRs to extract picture signals outputted from the elements in the unit of a predetermined number for plural number of times separately, a predetermined number of storage means 15-1 to 15-n storing the extracted picture signals and a means 3 applying a control signal sequentially to gates of the TRs of each block is provided with a dummy block (comprising the photoelectric conversion elements 11-01 to 11-0n and TRs 10-01 to 1-0n or the like) generating a field-through to cancel the field-through of an initial block for one scanning period.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像を光学的に読み取っ
て電気信号に変換するイメージセンサに関し、特にファ
クシミリ等の原稿読取に用いられる密着型イメージセン
サに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor for optically reading an image and converting it into an electric signal, and more particularly to a contact image sensor used for reading a document such as a facsimile.

【0002】[0002]

【従来の技術】この種の密着型イメージセンサの一例を
図10に示す。センサ基板1上に多数個の光電変換素子
11−11〜11−1n,11−21〜11−2n,1
1−m1〜11−mn(以下、11−11〜11−m
n)が一直線に配列され、各光電変換素子11−11〜
11−mnにはそれぞれFETで構成されるトランジス
タ10−11〜10−1n,10−21〜10−2n,
10−m1〜10−mn(以下、10−11〜10−m
n)のドレインと、他端が接地されたコンデンサ12−
11〜12−1n,12−21〜12−2n,12−m
1〜12−mn(以下、12−11〜12−mn)が接
続される。そして、前記トランジスタ10−11〜10
−mnのソースは選択的に読出配線13−1〜13−n
に接続され、これを通して画信号検出回路2に接続され
る。これらの読出配線13−1〜13−nにはそれぞれ
対地容量15−1〜15−nが接続される。また、各ト
ランジスタ10−11〜10−mnのゲートは選択的に
ゲート配線14−1〜14−mに接続され、これらを通
して駆動回路3に設けたシフトレジスタ31に接続され
る。また、前記光電変換素子11−11〜11−mnの
他端には前記駆動回路3に設けた直流電源32が接続さ
れる。
2. Description of the Related Art An example of this type of contact image sensor is shown in FIG. A large number of photoelectric conversion elements 11-11 to 11-1n, 11-21 to 11-2n, 1 on the sensor substrate 1.
1-m1 to 11-mn (hereinafter, 11-11 to 11-m
n) are arranged in a straight line and each photoelectric conversion element 11-11 to 11-11.
11-mn includes transistors 10-11 to 10-1n, 10-21 to 10-2n, which are FETs, respectively.
10-m1 to 10-mn (hereinafter, 10-11 to 10-m
n) the drain and the other end of which is grounded to the capacitor 12-
11-12-1n, 12-21-12-2n, 12-m
1 to 12-mn (hereinafter, 12-11 to 12-mn) are connected. Then, the transistors 10-11 to 10
The source of −mn is selectively read wirings 13-1 to 13-n
, And is connected to the image signal detection circuit 2 through this. Ground capacitances 15-1 to 15-n are connected to these read wirings 13-1 to 13-n, respectively. The gates of the transistors 10-11 to 10-mn are selectively connected to the gate wirings 14-1 to 14-m, and are connected to the shift register 31 provided in the drive circuit 3 through these. The DC power supply 32 provided in the drive circuit 3 is connected to the other ends of the photoelectric conversion elements 11-11 to 11-mn.

【0003】一方、前記画信号検出回路2には、第1か
ら第3のアナログスイッチSW−11〜SW−1n,S
W−21〜SW−2n,SW−31〜SW−3nが設け
られ、前記読出配線13−1〜13−nに接続される。
第1のアナログスイッチSW−11〜SW−1nはパル
ス回路20からの信号により動作される。また、第2の
アナログスイッチSW−21〜SW−2nはパルス回路
21からの信号により動作される。同様に第3のアナロ
グスイッチSW−31〜SW−3nはシフトレジスタ2
2からの信号により動作される。なお、アナログスイッ
チSW−11〜SW−1nには直流電源24が接続され
る。また、読出配線13−1〜13−nにはコンデンサ
25−1〜25−nが接続されており、かつ前記読出配
線13−1〜13−nの終端部にはアンプ23が接続さ
れて信号を出力するように構成されている。
On the other hand, the image signal detection circuit 2 includes first to third analog switches SW-11 to SW-1n, S.
W-21 to SW-2n and SW-31 to SW-3n are provided and connected to the read wirings 13-1 to 13-n.
The first analog switches SW-11 to SW-1n are operated by the signal from the pulse circuit 20. Further, the second analog switches SW-21 to SW-2n are operated by the signal from the pulse circuit 21. Similarly, the third analog switches SW-31 to SW-3n are connected to the shift register 2
It is operated by the signal from 2. A DC power supply 24 is connected to the analog switches SW-11 to SW-1n. Capacitors 25-1 to 25-n are connected to the read wirings 13-1 to 13-n, and an amplifier 23 is connected to the terminal portions of the read wirings 13-1 to 13-n to output signals. Is configured to output.

【0004】このような構成の密着型イメージセンサの
動作を、図11のタイムチャートを参照して説明する。
1直線上に配置された光電変換素子11−11〜11−
mnには、駆動回路3の直流電源31より直流電圧が印
加される。そして、原稿の濃淡に対応した明るさの光が
入射されると、これに応じたレベルの電気信号を画信号
として出力し、この画信号は各々コンデンサ12−11
〜12−mnに蓄積される。一方、トランジスタ10−
11〜10−mnには駆動回路3のシフトレジスタ31
よりゲート配線14−1〜14−mを通じてそれぞれ図
14(a1),(a2)〜(aM)のゲート制御信号B
1,B2〜BMが印加される。このため、トランジスタ
10−11〜10−mnはこのゲート制御信号に従って
1走査期間毎に一定期間オン状態になり、コンデンサ1
2−11〜12−mnに蓄積された画信号は読出し配線
13−1〜13−nの対地容量15−1〜15−nに転
送される。例えば、コンデンサ12−11の画信号はt
1の期間に対地容量15−1へ転送され、コンデンサ1
2−1nの画信号はt1の期間に対地容量15−nへ転
送され、コンデンサ12−21の画信号はt2の期間に
対地容量15−1へ転送され、コンデンサ12−m1の
画信号はt2の期間に対地容量15−1へ転送され、コ
ンデンサ12−mnの画信号はt2の期間に対地容量1
5−nへ転送される。
The operation of the contact image sensor having such a structure will be described with reference to the time chart of FIG.
Photoelectric conversion elements 11-11 to 11- arranged on one straight line
A DC voltage is applied to mn from the DC power supply 31 of the drive circuit 3. Then, when light having a brightness corresponding to the light and shade of the document is incident, an electric signal having a level corresponding to the light is output as an image signal, and the image signal is respectively supplied to the capacitor 12-11.
~ 12-mn. On the other hand, the transistor 10-
11 to 10-mn include the shift register 31 of the drive circuit 3.
The gate control signal B shown in FIGS. 14A1 and 14A2 to 14A through the gate wirings 14-1 to 14-m, respectively.
1, B2 to BM are applied. Therefore, the transistors 10-11 to 10-mn are turned on for a certain period every scanning period according to the gate control signal, and the capacitor 1
The image signals accumulated in 2-11 to 12-mn are transferred to the ground capacitances 15-1 to 15-n of the read wirings 13-1 to 13-n. For example, the image signal of the capacitor 12-11 is t
In the period of 1, it is transferred to the ground capacity 15-1 and the capacitor 1
The image signal of 2-1n is transferred to the ground capacitance 15-n in the period of t1, the image signal of the capacitor 12-21 is transferred to the ground capacitance 15-1 in the period of t2, and the image signal of the capacitor 12-m1 is t2. Is transferred to the ground capacitance 15-1 during the period of, and the image signal of the capacitor 12-mn receives the ground capacitance of 1 during the period of t2.
5-n.

【0005】画信号検出回路2のアナログスイッチSW
−21〜SW−2nは、パルス回路21より印加される
図11(b)の制御信号PHによってオン状態になり、
対地容量15−1〜15−nに転送されていた画信号は
各々コンデンサ25−1〜25−nに再度転送される。
例えば、コンデンサ12−11の画信号はt4の期間に
コンデンサ25−1に転送され、コンデンサ12−1n
の画信号はt4の期間にコンデンサ25−nに転送さ
れ、コンデンサ12−21の画信号はt5の期間にコン
デンサ25−1に転送され、コンデンサ12−m1の画
信号はt6の期間にコンデンサ25−1に転送され、コ
ンデンサ12−mnの画信号はt6の期間にコンデンサ
25−nに転送される。t4,t5,t6の期間は各々
t1,t2,t3の期間に対して一定の位相関係になる
ように、パルス回路21は構成される。
Analog switch SW of the image signal detection circuit 2
-21 to SW-2n are turned on by the control signal PH of FIG. 11 (b) applied from the pulse circuit 21,
The image signals transferred to the ground capacitances 15-1 to 15-n are transferred again to the capacitors 25-1 to 25-n, respectively.
For example, the image signal of the capacitor 12-11 is transferred to the capacitor 25-1 during the period of t4, and the image signal of the capacitor 12-1n
Image signal is transferred to the capacitor 25-n during the period t4, the image signal of the capacitor 12-21 is transferred to the capacitor 25-1 during the period t5, and the image signal of the capacitor 12-m1 is transferred to the capacitor 25-t during the period t6. -1, and the image signal of the capacitor 12-mn is transferred to the capacitor 25-n during the period of t6. The pulse circuit 21 is configured such that the periods of t4, t5, and t6 have a constant phase relationship with the periods of t1, t2, and t3, respectively.

【0006】また、アナグロスイッチSW−11〜SW
−1nは、パルス回路20より印加される図11(c)
の制御信号PRによって、アナグロスイッチSW−21
〜SW−2nがオン状態からオフ状態になった直後にオ
ン状態になり、対地容量15−1〜15−n及びコンデ
ンサ12−11〜12−mnは直流電源24より印加さ
れる直流電圧にリセットされる。例えば、対地容量15
−1〜15−nは制御信号PRがオンとなる期間でいず
れもリセットされ、コンデンサ12−11〜12−1n
はt7の期間にリセットされ、コンデンサ12−21は
t8の期間にリセットされ、コンデンサ12−m1〜1
2−mnはt9の期間にリセットされる。
Further, the analog-groove switches SW-11 to SW
-1n is applied from the pulse circuit 20 in FIG.
Control signal PR of the anaguro switch SW-21
~ SW-2n is turned on immediately after it is turned off, and the ground capacitances 15-1 to 15-n and the capacitors 12-11 to 12-mn are reset to the DC voltage applied from the DC power supply 24. To be done. For example, ground capacity 15
-1 to 15-n are all reset during the period when the control signal PR is turned on, and the capacitors 12-11 to 12-1n
Are reset during the period of t7, the capacitors 12-21 are reset during the period of t8, and the capacitors 12-m1 to 1
2-mn is reset during the period of t9.

【0007】更に、アナグロスイッチSW−31〜SW
−3nは、各々、シフトレジスタ22より印加される図
11(d1)〜(dN)の制御信号P1〜PNによって
オン状態になり、コンデンサ25−1〜25−nに転送
されていた画信号が順次アンプ23を通じて出力され
る。例えば、コンデンサ12−11の画信号はt10の
期間に出力され、コンデンサ12−1nの画信号はt1
1の期間に出力され、コンデンサ12−21の画信号は
t12の期間に出力され、コンデンサ12−m1の画信
号はt13の期間に出力され、コンデンサ12−mnの
画信号はt14の期間に出力される。
Further, the analog-groove switches SW-31 to SW
-3n is turned on by the control signals P1 to PN of FIG. 11 (d1) to (dN) applied from the shift register 22, and the image signals transferred to the capacitors 25-1 to 25-n are The signals are sequentially output through the amplifier 23. For example, the image signal of the capacitor 12-11 is output during the period of t10, and the image signal of the capacitor 12-1n is t1.
The image signal of the capacitor 12-21 is output during the period of t12, the image signal of the capacitor 12-m1 is output during the period of t13, and the image signal of the capacitor 12-mn is output during the period of t14. To be done.

【0008】[0008]

【発明が解決しようとする課題】この従来の密着型イメ
ージセンサにおいては、画信号を転送するトランジスタ
10−11〜10−mnのフィードスルーによって、ゲ
ート制御信号B1〜BMが画信号出力に印加されるた
め、S/Nが劣化するという問題がある。即ち、トラン
ジスタ10−11〜10−mnのフィードスルーにおい
ては、ゲート制御信号B1の立ち上がり時t15に読出
配線13−1〜13−nの対地容量15−1〜15−n
に蓄積されている画信号に印加されるフィードスルーが
問題となる。このフィードスルーにより、対地容量15
−1〜15−nに蓄積されている画信号の直流レベルは
上昇する。したがって、図11(e)及び(f)に示す
ように、原稿が全黒或いは全白の時の画信号出力は、光
電変換素子11−11〜11−mn、コンデンサ12−
11〜12−mnに対応する期間t19で直流レベルが
上がり、S/Nが劣化する。期間t20の直流レベルの
低下は画信号の無効部分であるのでS/Nへの影響はな
い。
In this conventional contact type image sensor, the gate control signals B1 to BM are applied to the image signal output by the feedthrough of the transistors 10-11 to 10-mn for transferring the image signal. Therefore, there is a problem that the S / N is deteriorated. That is, in the feedthroughs of the transistors 10-11 to 10-mn, the ground capacitances 15-1 to 15-n of the read wirings 13-1 to 13-n at the time t15 when the gate control signal B1 rises.
The feedthrough applied to the image signal accumulated in the image becomes a problem. With this feedthrough, the ground capacity is 15
The DC levels of the image signals stored in -1 to 15-n increase. Therefore, as shown in FIGS. 11E and 11F, the image signal output when the original is all black or all white is the photoelectric conversion elements 11-11 to 11-mn and the capacitor 12-.
In the period t19 corresponding to 11 to 12-mn, the DC level rises and the S / N deteriorates. Since the decrease of the DC level in the period t20 is the ineffective part of the image signal, it does not affect the S / N.

【0009】なお、ゲート制御信号B1〜BMがコンデ
ンサ12−11〜12−mnに蓄積されている画信号に
印加されるフィードスルーは、コンデンサ12−11〜
12−mnの全部に対して均一に印加され、かつゲート
制御信号B1〜BM各々の立上がりと立下がりでキャン
セルされるため、画信号出力の直流レベルの変動はほと
んどなく、大きな問題にはならない。また、対地容量1
5−1〜15−nに蓄積されている画信号に印加されて
いるフィードスルーの中で、ゲート制御信号B2の立上
がり時t16に起きるフィードスルーはゲート制御信号
B1の立下がりによるフィードスルーとキャンセルされ
るため、画信号出力の直流レベルの変動はほとんどな
く、大きな問題にはならない。更に、ゲート制御信号B
Mの立下がり時t18に起こるフィードスルーによって
対地容量15−1〜15−nに蓄積されている画信号の
直流レベルは低下する。しかしながら、この直流レベル
が低下する画信号は光電変換素子11−11〜11−m
nからコンデンサ12−11〜12−mnに蓄積される
画信号の有効部分でない無効部分であり、直流レベルが
低下しても大きな問題にはならない。本発明の目的は、
トランジスタのフィードスルーによるS/Nの劣化を防
止した密着型イメージセンサを提供することにある。
The feedthrough applied to the image signals stored in the capacitors 12-11 to 12-mn by the gate control signals B1 to BM is the capacitors 12-11 to 12-11.
Since it is uniformly applied to all 12-mn and is canceled by the rising and falling of each of the gate control signals B1 to BM, there is almost no change in the DC level of the image signal output, which is not a big problem. Also, ground capacity 1
Among the feedthroughs applied to the image signals stored in 5-1 to 15-n, the feedthrough occurring at t16 when the gate control signal B2 rises is canceled and the feedthrough caused by the fall of the gate control signal B1. Therefore, there is almost no change in the DC level of the image signal output, which is not a big problem. Further, the gate control signal B
The DC level of the image signals accumulated in the ground capacitances 15-1 to 15-n decreases due to the feedthrough occurring at t18 when M falls. However, the image signal of which the DC level is lowered is the photoelectric conversion elements 11-11 to 11-m.
It is an ineffective part which is not an effective part of the image signal accumulated in the capacitors 12-11 to 12-mn from n and does not cause a big problem even if the DC level is lowered. The purpose of the present invention is to
An object of the present invention is to provide a contact-type image sensor in which S / N deterioration due to transistor feedthrough is prevented.

【0010】[0010]

【課題を解決するための手段】本発明の密着型イメージ
センサは、一直線上に配置された複数の光電変換素子か
らの画信号を同数のコンデンサに蓄積し、かつこの蓄積
された画信号をトランジスタにより一定数のブロック単
位で複数回に分けて順次取り出し、かつ取り出した画信
号を一定数ずつ複数回に分けて蓄積手段に順次蓄積する
ようにし、かつ前記トランジスタに対してブロック毎に
位相の異なる制御信号に従って順次オン状態として蓄積
手段への画信号の取り出しを行なう密着型イメージセン
サにおいて、トランジスタにおけるフィールドスルーを
キャンセルために、トランジスタに印加される制御信号
と逆の極性の信号を蓄積手段に印加する手段を設ける。
また、ブロックがオン状態からオフ状態に変えられるタ
イミングと、次にオフ状態からオン状態に変えられるブ
ロックがオフ状態からオン状態に変えられるタイミング
を一致させる手段を設ける。更に、第1〜第3のスイッ
チを設け、これらスイッチにより画信号の取り出しと蓄
積手段のリセットが行われる密着型イメージセンサにお
いては、所定の期間の一部または全部の期間でリセット
を行うようにする手段を設ける。
A contact image sensor of the present invention stores image signals from a plurality of photoelectric conversion elements arranged in a straight line in the same number of capacitors, and stores the stored image signals in a transistor. By this, a predetermined number of blocks are sequentially extracted in a plurality of times, and the extracted image signals are sequentially stored in an accumulating unit in a predetermined number of times, and the phases of the transistors are different for each block. In a contact-type image sensor that sequentially turns on according to a control signal to extract an image signal to a storage unit, a signal having a polarity opposite to that of a control signal applied to the transistor is applied to the storage unit in order to cancel field through in the transistor. The means to do is provided.
Further, there is provided means for matching the timing at which the block is changed from the ON state to the OFF state with the timing at which the block which is next changed from the OFF state to the ON state is changed from the OFF state to the ON state. Further, in the contact image sensor in which the first to third switches are provided and the image signals are taken out and the storage means is reset by these switches, the reset is performed in a part or all of a predetermined period. The means to do is provided.

【0011】[0011]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1実施例の回路図であるなお、図
1において、図10に示した従来構成と同一部分には同
一符号を付して個々の説明は省略する。この実施例では
図10に示した従来の密着型イメージセンサの構成に加
え、光電変換素子11−01〜11−0n、コンデンサ
12−01〜12−0n、トランジスタ10−01〜1
0−0nが読出配線13−1〜13−nの数だけ新たに
設けられる。即ち、トランジスタ10−01〜10−0
nのドレインに各々光電変換素子11−01〜11−0
nとコンデンサ12−01〜12−0nが接続され、ソ
ースにそれぞれ読出配線13−1〜13−nが接続され
る。そして、各トランジスタ10−01〜10−0nの
ゲートに駆動回路3のシフトレジスタ31Aよりゲート
配線14−0を通じてゲート制御信号B0が印加される
構成とされる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. 1 is a circuit diagram of a first embodiment of the present invention. In FIG. 1, the same parts as those of the conventional configuration shown in FIG. In this embodiment, in addition to the structure of the conventional contact type image sensor shown in FIG. 10, photoelectric conversion elements 11-01 to 11-0n, capacitors 12-01 to 12-0n, transistors 10-01 to 1 are used.
0-0n is newly provided by the number of read wirings 13-1 to 13-n. That is, the transistors 10-01 to 10-0
The photoelectric conversion elements 11-01 to 11-0 are respectively connected to the drains of n.
n and capacitors 12-01 to 12-0n are connected, and read wirings 13-1 to 13-n are connected to the sources, respectively. Then, the gate control signal B0 is applied to the gates of the transistors 10-01 to 10-0n from the shift register 31A of the drive circuit 3 through the gate wiring 14-0.

【0012】この構成の動作を図2のタイムチャートを
参照して説明する。図2(a0)のゲート制御信号B0
がゲートに印加される。従来の密着型イメージセンサで
問題になっていたゲート制御信号B1の立上がり時t1
5のフィードスルーは、ゲート制御信号B0の立上がり
によるフィードスルーとキャンセルされる。したがっ
て、図2(e)及び(f)に示すように、原稿が全黒及
び全白の時の画信号出力の直流レベルは、期間t19と
他の有効部分で同一になり、S/Nの劣化がなくなる。
ゲート制御信号B0の立上がり時t21のフィードスル
ーによる画信号出力の期間t22における直流レベルの
上昇、及びゲート制御信号BMの立下がり時t18のフ
ィードスルーによる画信号出力の期間t20における直
流レベルの低下は、いずれも画信号の無効部分であるの
でS/Nへの影響はない。
The operation of this configuration will be described with reference to the time chart of FIG. The gate control signal B0 of FIG. 2 (a0)
Is applied to the gate. When the gate control signal B1 rises, which is a problem in the conventional contact image sensor, t1
The feedthrough of 5 is canceled with the feedthrough caused by the rise of the gate control signal B0. Therefore, as shown in FIGS. 2E and 2F, the DC level of the image signal output when the original is all black and all white is the same in the period t19 and other effective portions, and the S / N There is no deterioration.
The rise of the DC level in the period t22 of the image signal output due to the feedthrough at the rising t21 of the gate control signal B0 and the fall of the DC level in the period t20 of the image signal output due to the feedthrough at the falling t18 of the gate control signal BM , And both have no effect on the S / N because they are invalid portions of the image signal.

【0013】図3は本発明の第2実施例の回路図であ
る。この実施例では、図1の実施例の光電変換素子11
−01〜11−0n、コンデンサ12−01〜12−0
n、トランジスタ10−01〜10−0nの代わりに、
コンデンサ16−1〜16−nが読出配線13−1〜1
3−nの数だけ新たに設けられる。コンデンサ16−1
〜16−nはトランジスタ10−11〜10−mnのフ
ィードスルーの量に相当する容量値に設定され、一方の
端子は各々読出配線13−1〜13−nに接続され、他
方の端子には駆動回路3のシフトレジスタ31Aよりゲ
ート配線14−0を通じてゲート制御信号B0が印加さ
れる構成とされる。
FIG. 3 is a circuit diagram of a second embodiment of the present invention. In this embodiment, the photoelectric conversion element 11 of the embodiment of FIG.
-01 to 11-0n, capacitors 12-01 to 12-0
n, instead of the transistors 10-01 to 10-0n,
The capacitors 16-1 to 16-n are read wirings 13-1 to 13-1.
3-n are newly provided. Capacitor 16-1
To 16-n are set to capacitance values corresponding to the amount of feedthrough of the transistors 10-11 to 10-mn, one terminal is connected to the read wirings 13-1 to 13-n, and the other terminal is connected to the other terminals. The gate control signal B0 is applied from the shift register 31A of the drive circuit 3 through the gate wiring 14-0.

【0014】この構成によれば、図4にタイムチャート
を示すように、ゲート制御信号1の立上がり時t15の
フィードスルーはゲート制御信号B0の立下がりにコン
デンサ16−1〜16−nを通じて印加されるフィード
スルーとキャンセルされ、図4(e)及び(f)に示す
ように画信号出力の直流レベルは期間19と他の有効部
分と同一になり、S/Nの劣化がなくなる。また、画信
号検出回路2のパルス回路20Aより出力される図4
(c)のスイッチSW−11〜SW−1nの制御信号P
Rは、期間t23及びt24でオンされる。ゲート制御
信号B0の立上がり時t21及びゲート制御信号BMの
立下がり時t18のフィードスルーによる対地容量15
−1〜15−nの画信号の直流レベルの変動は期間t2
3及びt24でリセットされるため、画信号出力の期間
t22及びt20における直流レベルの変動は起こらな
い。
According to this structure, as shown in the time chart of FIG. 4, the feedthrough at the time t15 when the gate control signal 1 rises is applied to the falling of the gate control signal B0 through the capacitors 16-1 to 16-n. 4E and 4F, the DC level of the image signal output becomes the same as that in the period 19 and other effective portions, and the S / N does not deteriorate. In addition, the output from the pulse circuit 20A of the image signal detection circuit 2 shown in FIG.
Control signal P of the switches SW-11 to SW-1n in (c)
R is turned on in the periods t23 and t24. Ground capacitance 15 due to feedthrough at t21 when the gate control signal B0 rises and at t18 when the gate control signal BM falls.
The fluctuations in the DC level of the image signals of -1 to 15-n occur during the period t2.
Since it is reset at 3 and t24, the DC level does not change during the image signal output periods t22 and t20.

【0015】図5は本発明の第3実施例の回路図であ
る。図10に示した従来の密着型イメージセンサでは、
トランジスタ10−m1〜10−mnにゲート配線14
−mを通じて駆動回路3のシフトレジスタ91より図1
1(aM)のゲート制御信号BMが印加されていたのに
対し、この実施例では図5の駆動回路3のシフトレジス
タ31Bよりゲート制御信号BMが印加されるように構
成される。この構成によれば、図6にタイムチャートを
示すように、図6(aM))のゲート制御信号BMは他
のゲート制御信号B1〜B(M−1)よりパルス幅が広
く、立下がりがt15及びt25でゲート制御信号B1
の立上がりと一致している。したがって、ゲート制御信
号B1の立上がり時t15及びt25に対地容量15−
1〜15−nの画信号に印加されるフィードスルーは、
ゲート制御信号BMの立下がりで印加されるフィードス
ルーとキャンセルされる。このため、対地容量15−1
〜15−nの画信号及び図6(e)及び(f)の画信号
出力の直流レベルの変動は起こらない。
FIG. 5 is a circuit diagram of a third embodiment of the present invention. In the conventional contact image sensor shown in FIG.
Gate wiring 14 is connected to the transistors 10-m1 to 10-mn.
1 through the shift register 91 of the drive circuit 3.
While the gate control signal BM of 1 (aM) is applied, the gate control signal BM is applied from the shift register 31B of the drive circuit 3 of FIG. 5 in this embodiment. According to this configuration, as shown in the time chart of FIG. 6, the gate control signal BM of FIG. 6 (aM) has a wider pulse width than the other gate control signals B1 to B (M-1), and the falling edge is low. Gate control signal B1 at t15 and t25
Coincides with the rise of. Therefore, when the gate control signal B1 rises t15 and t25, the ground capacitance 15-
The feedthrough applied to the image signals of 1 to 15-n is
The feedthrough applied at the fall of the gate control signal BM is canceled. Therefore, the ground capacity 15-1
The fluctuation of the DC level of the image signal of 15-n and the image signal output of FIGS. 6E and 6F does not occur.

【0016】この実施例では、従来の密着型イメージセ
ンサのゲート制御信号BMのパルス幅の差t26の期間
にコンデンサ12−m1〜12−mnに蓄積される画信
号はt27〜t30の期間にスイッチSW−11〜SW
−1n、トランジスタ10−m1〜10−mnを通じて
リセットされる。したがって、t26の期間はコンデン
サ12−m1〜12−mnに画信号が蓄積されず、図6
(f)の原稿が全白の時の画信号は期間t31において
信号レベルが若干低下する。
In this embodiment, the image signals accumulated in the capacitors 12-m1 to 12-mn during the period of the pulse width difference t26 of the gate control signal BM of the conventional contact image sensor are switched during the period of t27 to t30. SW-11 to SW
−1n, and the transistors 10-m1 to 10-mn are reset. Therefore, during the period of t26, image signals are not accumulated in the capacitors 12-m1 to 12-mn, and
The signal level of the image signal when the document shown in (f) is completely white slightly decreases during the period t31.

【0017】図7〜図9は本発明の第4実施例から第6
実施例の動作を示すタイムチャートであり、各実施例の
回路構成は図5の構成と同じであるので、図5を参照し
て説明する。但し、一部の構成、即ち駆動回路3のシフ
トレジスタ31Bと、画信号検出回路2のパルス回路2
0の各構成及びその動作が若干相違しているが、便宜上
図5に示されている符号を用いて説明する。
7 to 9 show the fourth to sixth embodiments of the present invention.
6 is a time chart showing the operation of the embodiment, and since the circuit configuration of each embodiment is the same as the configuration of FIG. 5, it will be described with reference to FIG. However, a part of the configuration, that is, the shift register 31B of the drive circuit 3 and the pulse circuit 2 of the image signal detection circuit 2
Although each configuration of 0 and its operation are slightly different, the description will be given using the reference numerals shown in FIG. 5 for convenience.

【0018】図7に示す本発明の第4実施例において、
従来の密着型イメージセンサでは、トランジスタ10−
11〜10−1nにゲート配線14−1を通じて駆動回
路3のシフトレジスタ31より図11(a1)のゲート
制御信号B1が印加されていたのに対し、この実施例で
は駆動回路3のシフトレジスタ31Bより図7(a1)
のゲート制御信号B1が印加される。このゲート制御信
号B1は他のゲート制御信号B2〜BMよりパルス幅が
広く、立上がりがt18でゲート制御信号BMの立下が
りと一致している。したがって、ゲート制御信号B1の
立上がり時t18に対地容量15−1〜15−nの画信
号に印加されているフィードスルーは、ゲート制御信号
BMの立下がりで印加されるフィードスルーとキャンセ
ルされる。このため、対地容量15−1〜15−nの画
信号及び図7(e)及び(f)の画信号出力の直流レベ
ルの変動は起こらない。
In the fourth embodiment of the present invention shown in FIG.
In the conventional contact image sensor, the transistor 10-
The gate control signal B1 of FIG. 11 (a1) is applied from 11 to 10-1n from the shift register 31 of the drive circuit 3 to the shift register 31B of the drive circuit 3 through the gate wiring 14-1 in this embodiment. From Figure 7 (a1)
Gate control signal B1 is applied. The gate control signal B1 has a wider pulse width than the other gate control signals B2 to BM, and has a rising edge at t18, which coincides with the falling edge of the gate control signal BM. Therefore, the feedthrough applied to the image signals of the ground capacitances 15-1 to 15-n at the time t18 of the rise of the gate control signal B1 is canceled with the feedthrough applied at the fall of the gate control signal BM. Therefore, the DC levels of the image signals of the ground capacitances 15-1 to 15-n and the image signal outputs of FIGS. 7E and 7F do not change.

【0019】また、この実施例と従来の密着型イメージ
センサのゲート制御信号B1のパルス幅の差t32の期
間、画信号検出回路2のスイッチSW−11〜SW−1
n及びSW−21〜SW−2nは各々、パルス回路20
及び21より印加される図7(b)及び(c)の制御信
号PH及びPRによってオフ状態にある。したがって、
t32の期間にトランジスタ10−11〜10−1nが
オン状態てあっても、コンデンサ12−11〜12−1
nに蓄積される画信号はリセットされず、図7(f)の
原稿が全白の時の画信号の信号レベルの低下はない。
Further, the switches SW-11 to SW-1 of the image signal detecting circuit 2 during the period t32 of the pulse width of the gate control signal B1 of this embodiment and the conventional contact type image sensor.
n and SW-21 to SW-2n are pulse circuits 20 respectively.
7 and 21 are turned off by the control signals PH and PR shown in FIGS. 7B and 7C. Therefore,
Even if the transistors 10-11 to 10-1n are in the ON state during the period of t32, the capacitors 12-11 to 12-1
The image signal stored in n is not reset, and the signal level of the image signal when the original of FIG.

【0020】図8に示す本発明の第5実施例において、
従来の密着型イメージセンサのゲート制御信号B1〜B
(M−1)の立下がりのタイミングは、次のゲート制御
信号B2〜BMの立上がりのタイミング及びスイッチS
W−11〜SW−1メの制御信号PRの立下がりのタイ
ミングとほぼ一致していた。これに対してこの実施例で
は、駆動回路3のシフトレジスタ31Bで発生する図8
(a1)〜(aM)のゲート制御信号B1〜BMは、従
来の密着型イメージセンサよりも早く、スイッチSW−
11〜SW−1nの制御信号がオン状態にあるt33〜
t34のタイミングで立下がる。
In the fifth embodiment of the present invention shown in FIG.
Gate control signals B1 to B of the conventional contact image sensor
The falling timing of (M-1) is the same as the rising timing of the next gate control signals B2 to BM and the switch S.
It almost coincided with the falling timing of the control signal PR of W-11 to SW-1. On the other hand, in this embodiment, the shift register 31B of the drive circuit 3 generates the signal shown in FIG.
The gate control signals B1 to BM of (a1) to (aM) are faster than those of the conventional contact image sensor, and the switch SW-
The control signals of 11 to SW-1n are in the ON state t33 to
It falls at the timing of t34.

【0021】対地容量15−1〜15−nの画信号に
は、図8(a1)〜(aM)のゲート制御信号B1〜B
Mの立上がり時t15〜t17にのみフィードスルーが
印加される。ゲート制御信号B1〜BMの立下がり時t
33〜t34に印加されるフィードスルーは、印加後も
図8(c)のスイッチSW−11〜SW−1n制御信号
PRによって対地容量15−1〜15−nがリセットさ
れるため、コンデンサ12−11〜12−mnより転送
される画信号には印加されない。したがって、図8
(e)及び(f)の画信号出力の直流レベルは、有効部
分t35が無効部分よりも上昇するが、有効部分t35
内で均一に上昇するためにS/Nの劣化はない。
The image signals of the ground capacitances 15-1 to 15-n include the gate control signals B1 to B of FIGS. 8 (a1) to 8 (aM).
The feedthrough is applied only at the rising time t15 to t17 of M. When the gate control signals B1 to BM fall t
The feedthrough applied to 33 to t34 is the capacitor 12- because the ground capacitances 15-1 to 15-n are reset by the switch SW-11 to SW-1n control signal PR in FIG. 8C even after the application. It is not applied to the image signals transferred from 11 to 12-mn. Therefore, FIG.
The DC level of the image signal outputs of (e) and (f) is higher in the effective portion t35 than in the ineffective portion, but is effective portion t35.
There is no deterioration in S / N because it rises uniformly within the interior.

【0022】図9に示す本発明の第6実施例において、
駆動回路3のシフトレジスタ31Bより図9(a1)〜
(aM)のゲート制御信号B1〜BMが印加される。こ
れらのゲート制御信号B1〜BMは、図8(a1)〜
(aM)のゲート制御信号B1〜BMと同様にt33〜
t34のタイミングで立下がり、かつ図9(b)のスイ
ッチ制御信号PHがオン状態の期間にオフ状態になる。
対地容量15−1〜15−nの画信号には図9(a1)
〜(aM)のゲート制御信号B1〜BMの立上がり時t
15〜t17及び立下がり時t36〜t37のフィード
スルーが印加されるが、立上がり時t15のフィードス
ルーは立下がり時t36のフィードスルーとキャンセル
され、立上がり時t17のフィードスルーは立下がり時
t37のフィードスルーとキャンセルされるため、画信
号の直流レベルの変動はない。また、立上がり時t38
〜t39及び立下がり時t33〜t34のフィードスル
ーは、印加後も図9(c)のスイッチ制御信号PRによ
って対地容量15−1〜15−nがリセットされるた
め、画信号には印加されない。従って、図9(e)及び
(f)の画信号出力の直流レベルの変動は起こらない。
In the sixth embodiment of the present invention shown in FIG.
From the shift register 31B of the drive circuit 3 shown in FIG.
The gate control signals B1 to BM of (aM) are applied. These gate control signals B1 to BM are shown in FIG.
Similarly to the gate control signals B1 to BM of (aM), t33 to
It falls at the timing of t34, and turns off during the period when the switch control signal PH in FIG. 9B is on.
9 (a1) for the image signals of the ground capacities 15-1 to 15-n.
~ (AM) gate control signals B1 to BM rise time t
The feedthroughs from 15 to t17 and t36 to t37 at the fall are applied, but the feedthrough at the rise t15 is canceled from the feedthrough at the fall t36, and the feedthrough at the rise t17 is the feed at the fall t37. Since it is canceled through, the DC level of the image signal does not change. Also, at the time of rising t38
.About.t39 and falling t33 to t34 are not applied to the image signal because the ground capacitances 15-1 to 15-n are reset by the switch control signal PR in FIG. 9C even after application. Therefore, the fluctuation of the DC level of the image signal output in FIGS. 9E and 9F does not occur.

【0023】[0023]

【発明の効果】以上説明したように本発明は、光電変換
素子からの画信号をトランジスタにより一定数のブロッ
ク単位で複数回に分けて順次取り出して蓄積手段に順次
蓄積する構成において、トランジスタに印加される制御
信号と逆の極性の信号を蓄積手段に印加する手段を設け
ているので、トランジスタにおけるフィールドスルーを
キャンセルし、画信号出力のS/Nの劣化を解消するこ
とができる効果がある。この場合、1走査期間の最初の
ブロックのフィードスルーをキャンセルするためのフィ
ードスルーを発生するダミーブロック、或いは1走査期
間の最後のブロックのフィードスルーと次の走査期間の
最初のブロックのフィードスルーをキャンセルする手
段、或いは全ブロックで均一なフィードスルーを印加す
る手段、或いは全ブロック各々の中でフィードスルーを
キャンセルする手段を備えることにより、それぞれ好適
なS/Nの劣化の解消が可能となる。
As described above, according to the present invention, the image signal from the photoelectric conversion element is applied to the transistor in a structure in which the image signal is sequentially taken out by the transistor in a plurality of blocks in a fixed number of blocks and sequentially stored in the storage means. Since a means for applying a signal having a polarity opposite to that of the control signal to the storage means is provided, there is an effect that field through in the transistor can be canceled and deterioration of S / N of the image signal output can be eliminated. In this case, a dummy block that generates a feedthrough for canceling the feedthrough of the first block of one scanning period, or a feedthrough of the last block of the one scanning period and a feedthrough of the first block of the next scanning period is used. By providing a means for canceling, a means for applying a uniform feedthrough in all blocks, or a means for canceling feedthrough in each of all blocks, it is possible to suitably eliminate the S / N deterioration.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のイメージセンサの第1実施例の回路図
である。
FIG. 1 is a circuit diagram of a first embodiment of an image sensor of the present invention.

【図2】第1実施例の各部の動作を示すタイムチャート
である。
FIG. 2 is a time chart showing the operation of each part of the first embodiment.

【図3】本発明の第2実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図4】第2実施例の各部の動作を示すタイムチャート
である。
FIG. 4 is a time chart showing the operation of each part of the second embodiment.

【図5】本発明の第3実施例の回路図である。FIG. 5 is a circuit diagram of a third embodiment of the present invention.

【図6】第3実施例の各部の動作を示すタイムチャート
である。
FIG. 6 is a time chart showing the operation of each part of the third embodiment.

【図7】本発明の第4実施例の動作を示すタイムチャー
トである。
FIG. 7 is a time chart showing the operation of the fourth embodiment of the present invention.

【図8】本発明の第5実施例の動作を示すタイムチャー
トである。
FIG. 8 is a time chart showing the operation of the fifth embodiment of the present invention.

【図9】本発明の第6実施例の動作を示すタイムチャー
トである。
FIG. 9 is a time chart showing the operation of the sixth embodiment of the present invention.

【図10】従来のイメージセンサの一例の回路図であ
る。
FIG. 10 is a circuit diagram of an example of a conventional image sensor.

【図11】図10のイメージセンサの各部の動作を示す
タイムチャートである。
11 is a time chart showing the operation of each part of the image sensor of FIG.

【符号の説明】[Explanation of symbols]

1 センサ基板 2 画信号検出回路 3 駆動回路 10−01〜10−mn トランジスタ 11−01〜11−mn 光電変換素子 12−01〜12−mn コンデンサ 13−1〜13−n 読出配線 14−1〜14−n ゲート配線 15−1〜15−n 対地容量 20,20A,21 パルス回路 22 シフトレジスタ 31,31A,31B シフトレジスタ SW−11〜SW−1n スイッチ SW−21〜SW−2n スイッチ SW−31〜SW−3n スイッチ DESCRIPTION OF SYMBOLS 1 Sensor substrate 2 Image signal detection circuit 3 Driving circuit 10-01 to 10-mn Transistor 11-01 to 11-mn Photoelectric conversion element 12-01 to 12-mn Capacitor 13-1 to 13-n Read wiring 14-1 to 14-n Gate wiring 15-1 to 15-n Ground capacitance 20, 20A, 21 Pulse circuit 22 Shift register 31, 31A, 31B Shift register SW-11 to SW-1n switch SW-21 to SW-2n switch SW-31 ~ SW-3n switch

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 一直線上に配置された複数の光電変換素
子と、前記光電変換素子各々から出力される画信号が蓄
積される前記光電変換素子と同数のコンデンサと、前記
コンデンサに蓄積された画信号を一定数を単位として複
数回に分けて順次取り出すように一定数ずつ複数のブロ
ックに分けられた前記コンデンサと同数のトランジスタ
と、前記取り出された画信号が前記一定数ずつ複数回に
分けて順次蓄積される一定数の蓄積手段とを備え、前記
複数のトランジスタが各々のブロック内の全部のトラン
ジスタのゲートに対し共通に印加されかつブロック毎に
位相の異なる制御信号に従って順次オン状態にされるこ
とにより前記蓄積手段への画信号の取り出しが行われる
密着型イメージセンサにおいて、前記複数のブロックの
中で1走査期間において最初にオフ状態からオン状態に
変えられるブロックがオフ状態からオン状態へ変えられ
るタイミングにおいて、前記ブロックのトランジスタの
ゲートへ印加される制御信号と逆の極性の信号が前記一
定数の蓄積手段に印加されることを特徴とする密着型イ
メージセンサ。
1. A plurality of photoelectric conversion elements arranged in a straight line, capacitors of the same number as the photoelectric conversion elements in which image signals output from each of the photoelectric conversion elements are accumulated, and images accumulated in the capacitors. The same number of transistors as the capacitors are divided into a plurality of blocks by a certain number so that the signal is divided into a plurality of times by a certain number of units and sequentially extracted, and the extracted image signal is divided by the certain number of times into a plurality of times. A predetermined number of accumulating means for accumulating sequentially, the plurality of transistors being commonly applied to the gates of all the transistors in each block, and sequentially turned on according to control signals having different phases for each block. As a result, in the contact type image sensor in which the image signal is taken out to the accumulating unit, one scanning period among the plurality of blocks is performed. Then, at the timing when the block that is first changed from the off state to the on state is changed from the off state to the on state, a signal having a polarity opposite to the control signal applied to the gate of the transistor of the block is applied to the certain number of storage means. A contact type image sensor characterized by being applied.
【請求項2】 逆の極性の信号を印加する手段が、前記
複数のブロックの中の一つのブロックのトランジスタと
共に前記蓄積手段に接続された一定数のトランジスタ
と、1走査期間に最初にオフ状態からオン状態に変えら
れるブロックがオフ状態からオン状態へ変えられるタイ
ミングにおいて、前記一定数のトランジスタがオン状態
からオフ状態へ変えられる制御信号を前記一定数のトラ
ンジスタの全部のゲートへ印加する手段とである請求項
1の密着型イメージセンサ。
2. A means for applying a signal of opposite polarity, together with a transistor of one block of the plurality of blocks, and a fixed number of transistors connected to the storage means, is first turned off in one scanning period. Means for applying a control signal to all the gates of the certain number of transistors at a timing when the block that can be changed from the on state to the on state is changed from the off state to the on state. The contact image sensor according to claim 1.
【請求項3】 逆の極性の信号を印加する手段が、前記
一定数の蓄積手段との間にそれぞれ接続される別の一定
数のコンデンサと、1走査期間に最初にオフ状態からオ
ン状態に変えられるブロックがオフ状態からオン状態へ
変えられるタイミングにおいて、前記各ブロックのトラ
ンジスタのゲートへ印加される制御信号と同電圧でかつ
逆の極性の信号を前記別の一定数のコンデンサを介して
印加する手段とである請求項1の密着型イメージセン
サ。
3. A means for applying signals of opposite polarities, and another constant number of capacitors respectively connected between said fixed number of storage means, and first turned off state during one scanning period. At the timing of changing the changed block from the OFF state to the ON state, a signal having the same voltage and the opposite polarity to the control signal applied to the gate of the transistor of each block is applied through the other constant capacitor. The contact type image sensor according to claim 1.
【請求項4】 一直線上に配置された複数の光電変換素
子と、前記光電変換素子各々から出力される画信号が蓄
積される前記光電変換素子と同数のコンデンサと、前記
コンデンサに蓄積された画信号を一定数を単位として複
数回に分けて順次取り出すように一定数ずつ複数のブロ
ックに分けられた前記コンデンサと同数のトランジスタ
と、前記取り出された画信号が前記一定数ずつ複数回に
分けて順次蓄積される一定数の蓄積手段とを備え、前記
複数のトランジスタが各々のブロック内の全部のトラン
ジスタのゲートに対し共通に印加されかつブロック毎に
位相の異なる制御信号に従って順次オン状態にされるこ
とにより前記蓄積手段への画信号の取り出しが行われる
密着型イメージセンサにおいて、前記複数のブロックの
各ブロックがオン状態からオフ状態に変えられるタイミ
ングと、次にオフ状態からオン状態に変えられるブロッ
クがオフ状態からオン状態に変えられるタイミングとが
一致されていることを特徴とする密着型イメージセン
サ。
4. A plurality of photoelectric conversion elements arranged in a straight line, capacitors of the same number as the photoelectric conversion elements in which image signals output from each of the photoelectric conversion elements are accumulated, and images accumulated in the capacitors. The same number of transistors as the capacitors are divided into a plurality of blocks by a certain number so that the signal is divided into a plurality of times by a certain number of units and sequentially extracted, and the extracted image signal is divided by the certain number of times into a plurality of times. A predetermined number of accumulating means for accumulating sequentially, the plurality of transistors being commonly applied to the gates of all the transistors in each block, and sequentially turned on according to control signals having different phases for each block. In the contact-type image sensor in which the image signal is taken out to the storage means, each block of the plurality of blocks is in an ON state. The contact image sensor, wherein the timing at which the state is changed to the off state is matched with the timing at which the block that is subsequently changed from the off state to the on state is changed from the off state to the on state.
【請求項5】 1走査期間内で最後にオン状態からオフ
状態に変えられるブロックを除き、前記複数のブロック
の各ブロックが同時間ずつ順次オン状態にされる請求項
4の密着型イメージセンサ。
5. The contact-type image sensor according to claim 4, wherein each block of the plurality of blocks is sequentially turned on for the same period of time except for a block which is finally changed from an on state to an off state within one scanning period.
【請求項6】 1走査期間内で最初にオン状態にされる
ブロックを除き、前記複数のブロックの各ブロックが同
時間ずつ順次オン状態にされる請求項4の密着型イメー
ジセンサ。
6. The contact image sensor according to claim 4, wherein each block of the plurality of blocks is sequentially turned on for the same time except for a block which is first turned on within one scanning period.
【請求項7】 一直線上に配置された複数の光電変換素
子と、前記光電変換素子各々から出力される画信号が蓄
積される前記光電変換素子と同数のコンデンサと、前記
コンデンサに蓄積された画信号を一定数を単位として複
数回に分けて順次取り出すように一定数ずつ複数のブロ
ックに分けられた前記コンデンサと同数のトランジスタ
と、前記取り出された画信号が前記一定数ずつ複数回に
分けて順次蓄積される一定数の蓄積手段と、前記蓄積手
段に蓄積された画信号が同時に取り出される一定数の第
1のスイッチと、前記第1のスイッチで取り出された画
信号が蓄積される一定数の第2のコンデンサと、前記第
1のコンデンサ及び前記蓄積手段が所定電圧にリセット
される一定数の第2のスイッチとを備え、前記一定数ず
つ複数のブロックに分けられた前記複数のトランジスタ
が各々のブロック内の全部のトランジスタのゲートに対
し共通に印加され、かつブロック毎に位相の異なる制御
信号によって順次オン状態にされることにより前記蓄積
手段への画信号の取り出しが行われ、かつ前記複数のト
ランジスタがブロック毎に順次オン状態にされる毎に前
記第1のスイッチによる画信号の取り出しとそれに続く
前記第2のスョチによるリセットが行われる密着型イメ
ージセンサにおいて、前記複数のブロックの各ブロック
がオン状態からオフ状態に変えられるタイミングが、次
にオフ状態からオン状態に変えられるブロックがオフ状
態からオン状態へ変えられるタイミングよりも早く、か
つ各ブロックがオン状態からオフ状態にされた後で次に
オフ状態からオン状態に変えられるブロックがオフ状態
からオン状態へ変えられるまでの期間の一部または全部
の期間前記第2のスイッチによるリセットが行われるこ
とを特徴とする密着型イメージセンサ。
7. A plurality of photoelectric conversion elements arranged in a straight line, capacitors of the same number as the photoelectric conversion elements in which image signals output from each of the photoelectric conversion elements are accumulated, and images accumulated in the capacitors. The same number of transistors as the capacitors are divided into a plurality of blocks by a certain number so that the signal is divided into a plurality of times by a certain number of units and sequentially extracted, and the extracted image signal is divided by the certain number of times into a plurality of times. A certain number of accumulating means that are sequentially accumulated, a certain number of first switches from which the image signals accumulated in the accumulating means are simultaneously extracted, and a certain number of image signals extracted from the first switch are accumulated A second capacitor, and a predetermined number of second switches for resetting the first capacitor and the accumulating means to a predetermined voltage. The divided transistors are commonly applied to the gates of all the transistors in each block, and are sequentially turned on by a control signal having a different phase for each block. Of the image signal by the first switch and subsequent reset by the second switch, every time the plurality of transistors are sequentially turned on for each block. In the above, the timing at which each block of the plurality of blocks is changed from the ON state to the OFF state is earlier than the timing at which the block that is subsequently changed from the OFF state to the ON state is changed from the OFF state to the ON state, and each block is After being turned from the on state to the off state, the switch from the off state to the on state can be changed next. Tsu contact image sensor click, characterized in that the reset by a period of some or all the second switches period until changed from the OFF state to the ON state is performed.
【請求項8】 前記第1のスイッチによる画信号の取り
出しが行われる期間は、前記各ブロックがオフ状態にさ
れる請求項7の密着型イメージセンサ。
8. The contact image sensor according to claim 7, wherein each of the blocks is turned off during a period in which an image signal is taken out by the first switch.
JP5178522A 1993-06-28 1993-06-28 Contact image sensor Expired - Lifetime JP2856034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5178522A JP2856034B2 (en) 1993-06-28 1993-06-28 Contact image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5178522A JP2856034B2 (en) 1993-06-28 1993-06-28 Contact image sensor

Publications (2)

Publication Number Publication Date
JPH0779330A true JPH0779330A (en) 1995-03-20
JP2856034B2 JP2856034B2 (en) 1999-02-10

Family

ID=16049948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5178522A Expired - Lifetime JP2856034B2 (en) 1993-06-28 1993-06-28 Contact image sensor

Country Status (1)

Country Link
JP (1) JP2856034B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313947A (en) * 1991-01-11 1992-11-05 Fuji Xerox Co Ltd Image sensor and its driving method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313947A (en) * 1991-01-11 1992-11-05 Fuji Xerox Co Ltd Image sensor and its driving method

Also Published As

Publication number Publication date
JP2856034B2 (en) 1999-02-10

Similar Documents

Publication Publication Date Title
US7280140B2 (en) Image sensor reading during reset and reading on release from reset
US7098950B2 (en) Image sensor with stabilized black level and low power consumption
US6377303B2 (en) Strobe compatible digital image sensor with low device count per pixel analog-to-digital conversion
EP2063632A1 (en) Image sensor with multiple integration periods
JP2001128070A (en) Self-compensated correlated double sampling circuit
KR20010070339A (en) Image sensor and pixel reading method used this image sensor
CN112866593B (en) Pixel circuit and infrared imaging system
US7518647B2 (en) Image sensor for removing horizontal noise
JPH04179996A (en) Sample-hold circuit and liquid crystal display device using the same
EP1134971B1 (en) Timing signal generating device and method of generating timing signals
US20030193594A1 (en) Image sensor with processor controlled integration time
US5777671A (en) Solid state imager having high frequency transfer mode
US6429413B1 (en) Image sensor having unit light receiving circuit with sample-and-hold means
CN112262569A (en) Image sensor with a plurality of pixels
US4829485A (en) Method of reading signals in a charge-storage line sensor in which each storage device is sequentially read and then reset during a subsequent dead time interval
JPH0779330A (en) Close contact image sensor
JP3011196B2 (en) Image sensor
US4716317A (en) Control method for an integrated circuit using a three-level clock pulse signal
JP2004282236A (en) Solid-state imaging apparatus, and driving apparatus for solid-state imaging element
JP2014096669A (en) Driving method of photoelectric conversion device, photoelectric conversion device, photoelectric conversion system
KR100638698B1 (en) Solid?state imaging apparatus and control method
JPH09200614A (en) Solid-stage image pickup device
JP3624585B2 (en) Solid-state imaging device and driving method thereof
US20170374308A1 (en) Group selection circuit, and column readout device and method thereof
US6952226B2 (en) Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance