JPH0775292B2 - Bias circuit - Google Patents
Bias circuitInfo
- Publication number
- JPH0775292B2 JPH0775292B2 JP61054761A JP5476186A JPH0775292B2 JP H0775292 B2 JPH0775292 B2 JP H0775292B2 JP 61054761 A JP61054761 A JP 61054761A JP 5476186 A JP5476186 A JP 5476186A JP H0775292 B2 JPH0775292 B2 JP H0775292B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mos transistor
- voltage
- bias
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイアス回路、特に半導体基体上に生成した演
算増幅器のバイアス電流を供給するのに好適なバイアス
回路に関する。Description: FIELD OF THE INVENTION The present invention relates to a bias circuit, and more particularly to a bias circuit suitable for supplying a bias current of an operational amplifier generated on a semiconductor substrate.
従来の演算増幅器のバイアス回路は、第２図に示すよう
なゲートとドレインを接続したダイオード接続MOSトラ
ンジスタにより電源電圧を分圧し、そのトランジスタを
流れる電流をカレントミラー回路によつて取り出しバイ
アス電流を得ていた。The bias circuit of a conventional operational amplifier divides the power supply voltage by a diode-connected MOS transistor whose gate and drain are connected as shown in FIG. 2, and the current flowing through the transistor is taken out by a current mirror circuit to obtain a bias current. Was there.
しかし、電源電圧およびMOSトランジスタの閾値電圧が
ばらついた場合カレントミラー回路に流れる電流が大き
く変動するので特に演算増幅器のような安定なバイアス
電流を必要とする装置には適していなかつた。However, when the power supply voltage and the threshold voltage of the MOS transistor vary, the current flowing in the current mirror circuit fluctuates greatly, so that it is not suitable for a device such as an operational amplifier which requires a stable bias current.
本発明の目的は、電源電圧およびMOSトランジスタの閾
値電圧のばらつきに対して安定なバイアス電流を供給す
ることにある。An object of the present invention is to supply a stable bias current against variations in power supply voltage and threshold voltage of MOS transistors.
上記のようなバイアス電流を得るため、MOSトランジス
タの閾値電圧によつてのみ変化し、電源電圧に対しては
安定な電位を発生し、その電位をカレントミラー回路の
定電流MOSトランジスタに供給し、閾値電圧のばらつき
に対して安定なバイアス電流を発生させるように構成し
た。In order to obtain the bias current as described above, it changes only by the threshold voltage of the MOS transistor, generates a stable potential with respect to the power supply voltage, and supplies the potential to the constant current MOS transistor of the current mirror circuit, It is configured to generate a stable bias current with respect to variations in threshold voltage.
以下、本発明の一実施例を第１図により説明する。本バ
イアス回路は、ダイオード接続MOSトランジスタ１〜
３、MOSトランジスタ１とカレントミラーとなるMOSトラ
ンジスタ4,フイードバツクを施した電流源回路のMOSト
ランジスタ５〜８、MOSトランジスタ4,5のドレイン接続
点をゲート信号とするMOSトランジスタ11−１、およびM
OSトランジスタ11−１を電流源として演算増幅器に必要
な電位を発生するMOSトランジスタ9,10,12〜14で構成さ
れる。バイアス回路の出力25,26は、第３図に示す演算
増幅器のMOSトランジスタ15,21および20に供給される。An embodiment of the present invention will be described below with reference to FIG. This bias circuit includes diode-connected MOS transistors 1 to
3, a MOS transistor 1 and a MOS transistor 4 serving as a current mirror, MOS transistors 5 to 8 of a current source circuit with feedback, a MOS transistor 11-1 having a drain connection point of the MOS transistors 4 and 5 as a gate signal, and M
It is composed of MOS transistors 9, 10, 12 to 14 which use the OS transistor 11-1 as a current source to generate a potential required for the operational amplifier. The outputs 25 and 26 of the bias circuit are supplied to the MOS transistors 15, 21 and 20 of the operational amplifier shown in FIG.
次に動作説明を行う。MOSトランジスタ５〜８はフイー
ドバツクループを持つた電流源回路であるので、MOSト
ランジスタ６〜８に流れる電流Ｉの変動はMOSトランジ
スタ4,5で構成される増幅器の利得によつて抑えること
ができる。Next, the operation will be described. Since the MOS transistors 5 to 8 are current source circuits having a feedback loop, fluctuations in the current I flowing through the MOS transistors 6 to 8 can be suppressed by the gain of the amplifier composed of the MOS transistors 4 and 5. it can.
Ａ点の電位は （IDはドレイン電流、βはMOS形状に依存するパラメー
タ）と表わすことができる。したがつてVAの電位は端子
24に加えられる電源電圧に対してほとんど依存しない。
このVAをMOSトランジスタ11−１のゲートに供給する。M
OSトランジスタ9,10はダイオード接続であるため、トラ
ンジスタの電流値はMOSトランジスタ11−１のゲート電
圧によつてのみ決定される。VAの電位はVthによつて変
化するのでMOSトランジスタ11−１に流れる電流はMOSト
ランジスタの閾値電圧の影響が相殺され、ほぼ一定とな
る。またMOSトランジスタ11−１と11−２をひとつのト
ランジスタにし、実効ゲート長を長くすることによつて
も同様の動作を行うことができる。すなわち、本発明の
バイアス回路は第２図のような一般に知られているMOS
トランジスタで構成されたバイアス回路において、その
閾値による変動を、電源電圧によつて変動せず、閾値に
よつて変動する電圧で可変インピーダンスを制御するこ
とによつて、安定したバイアス電流を発生することがで
きる。The potential at point A is (I D is the drain current, β is a parameter that depends on the MOS shape). Therefore, the potential of V A is the terminal
It is almost independent of the supply voltage applied to 24.
This V A is supplied to the gate of the MOS transistor 11-1. M
Since the OS transistors 9 and 10 are diode-connected, the current value of the transistors is determined only by the gate voltage of the MOS transistor 11-1. Since the potential of V A changes depending on V th , the current flowing through the MOS transistor 11-1 becomes almost constant because the influence of the threshold voltage of the MOS transistor is canceled. The same operation can be performed by using MOS transistors 11-1 and 11-2 as one transistor and increasing the effective gate length. That is, the bias circuit of the present invention is a commonly known MOS as shown in FIG.
In a bias circuit made up of transistors, stable bias current is generated by controlling the variable impedance with a voltage that does not fluctuate with the threshold but fluctuates with the power supply voltage but fluctuates with the threshold voltage. You can
本発明によれば、演算増幅器などのバイアス電流の電源
電圧およびMOSトランジスタの閾値電圧に対する変動を
約1/2に抑えることができるので特に消費電力の低減に
効果がある。According to the present invention, the fluctuation of the bias current of the operational amplifier and the like with respect to the power supply voltage and the threshold voltage of the MOS transistor can be suppressed to about 1/2, which is particularly effective in reducing power consumption.
第１図は本発明によるバイアス回路の一実施例の回路
図、第２図は従来構成のバイアス回路の回路図、第３図
は本発明のバイアス回路がバイアス電位を供給する演算
増幅回路の回路図である。 １〜10,11−1,11−2,12−22…MOSトランジスタ、23…キ
ヤパシタ、24…電源、25…バイアス電圧（１）、26…バ
イアス電圧（２）、27…演算増幅器の正入力端子、28…
演算増幅器の負入力端子。FIG. 1 is a circuit diagram of an embodiment of a bias circuit according to the present invention, FIG. 2 is a circuit diagram of a conventional bias circuit, and FIG. 3 is a circuit of an operational amplifier circuit for supplying a bias potential by the bias circuit of the present invention. It is a figure. 1-10, 11-1, 11-2, 12-22 ... MOS transistor, 23 ... Capacitor, 24 ... Power supply, 25 ... Bias voltage (1), 26 ... Bias voltage (2), 27 ... Positive input of operational amplifier Terminal, 28 ...
Negative input terminal of operational amplifier.
Claims (2)
1,第２のMOSトランジスタ（9,10）と、可変インピーダ
ンス素子（11−１）とドレイン電極とゲート電極が接続
された第３のMOSトランジスタ（11−２）とが直列に接
続された第１の回路と、 ゲート電極が上記第１のMOSトランジスタのゲートに接
続された第４のMOSトランジスタ（12）とドレイン電極
とゲート電極が接続された第５および第６のMOSトラン
ジスタ（13,14）とが直列に接続された第２の回路と、 上記第１および第２の回路に共通に電圧を供給する電圧
源と、 上記電圧源に接続され、上記電圧源の電圧によって変化
せず、構成要素であるMOSトランジスタの閾値電圧によ
って変動する電圧を発生する第３の回路、 上記第３の回路で上記可変インピーダンスを可変し、少
なくとも、第１のMOSトランジスタのゲート電圧をバイ
アス電圧として出力することを具備してなることを特徴
とするバイアス回路。1. A first electrode in which a drain electrode and a gate electrode are connected
The first and second MOS transistors (9, 10), the variable impedance element (11-1), and the third MOS transistor (11-2) to which the drain electrode and the gate electrode are connected are connected in series. 1 circuit, a fourth MOS transistor (12) having a gate electrode connected to the gate of the first MOS transistor, and fifth and sixth MOS transistors (13, 14) having drain electrodes connected to the gate electrode. ) Is connected in series, a voltage source that supplies a voltage to the first and second circuits in common, and is connected to the voltage source and does not change depending on the voltage of the voltage source, A third circuit that generates a voltage that fluctuates according to the threshold voltage of the MOS transistor that is a constituent element, the variable impedance is changed by the third circuit, and at least the gate voltage of the first MOS transistor is output as a bias voltage. Bias circuit characterized by comprising comprises a Rukoto.
第３の回路は、ダイオード接続され、かつ直列接続され
た第7,第8,第９のMOSトランジスタ（1,2,3）と、上記第
７のMOSトランジスタと共にカレントミラー回路を構成
する第10のMOSトランジスタ（４）と、上記第10のMOSト
ランジスタの接続されたフイードバツク回路を持つ電流
源回路と、上記第10のMOSトランジスタのドレイン電極
の電位を上記可変インピーダンス素子に加える回路とを
有して構成されたことを特徴とするバイアス回路。2. The bias circuit according to claim 1, wherein the third circuit is a diode-connected and serially-connected seventh, eighth, and ninth MOS transistors (1,2,3). A tenth MOS transistor (4) forming a current mirror circuit together with the seventh MOS transistor, a current source circuit having a feed back circuit to which the tenth MOS transistor is connected, and a drain of the tenth MOS transistor. And a circuit for applying the potential of an electrode to the variable impedance element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054761A JPH0775292B2 (en) | 1986-03-14 | 1986-03-14 | Bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054761A JPH0775292B2 (en) | 1986-03-14 | 1986-03-14 | Bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62213406A JPS62213406A (en) | 1987-09-19 |
| JPH0775292B2 true JPH0775292B2 (en) | 1995-08-09 |
Family
ID=12979749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61054761A Expired - Fee Related JPH0775292B2 (en) | 1986-03-14 | 1986-03-14 | Bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775292B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265631B2 (en) * | 2005-03-12 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Transimpedance amplifier with signal amplification circuit that performs power signal regulation |
-
1986
- 1986-03-14 JP JP61054761A patent/JPH0775292B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62213406A (en) | 1987-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448750B1 (en) | Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| JP2592234B2 (en) | Semiconductor device | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| JP2003514478A (en) | amplifier | |
| US4232261A (en) | MOS Control circuit for integrated circuits | |
| GB2159305A (en) | Band gap voltage reference circuit | |
| KR920010237B1 (en) | Amplification circuit | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JPH0775292B2 (en) | Bias circuit | |
| US5617056A (en) | Base current compensation circuit | |
| JPH0934572A (en) | Power supply circuit | |
| JPH0612856B2 (en) | Amplifier circuit | |
| JPH0628013B2 (en) | Regulator circuit | |
| JPS6313203B2 (en) | ||
| KR100286097B1 (en) | DC bias compensation circuit for MESFET bias stabilization | |
| JP3103104B2 (en) | Buffer circuit | |
| JPH11145741A (en) | Integrated bias circuit | |
| JPH0526363B2 (en) | ||
| JP2698702B2 (en) | Regulator transistor output transistor saturation prevention circuit | |
| JPH09130215A (en) | AC waveform level shift circuit | |
| EP0916139B1 (en) | Current memory and circuit arrangement comprising current memories | |
| JPH0248894Y2 (en) | ||
| JPH02116203A (en) | Temperature compensation type active bias amplifier | |
| JP2546371B2 (en) | Differential logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |