JPH077357B2 - Buffer control method - Google Patents
Buffer control methodInfo
- Publication number
- JPH077357B2 JPH077357B2 JP1270243A JP27024389A JPH077357B2 JP H077357 B2 JPH077357 B2 JP H077357B2 JP 1270243 A JP1270243 A JP 1270243A JP 27024389 A JP27024389 A JP 27024389A JP H077357 B2 JPH077357 B2 JP H077357B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- storage device
- sub
- buffer
- management table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主記憶装置と複数の中央処理装置とこれら
の中央処理装置にそれぞれ接続されたバッファ記憶装置
とを有する情報処理装置において、該当バッファ記憶装
置に取り込まれている主記憶装置のデータの写しを管理
するためのバッファ制御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention is applicable to an information processing apparatus having a main storage device, a plurality of central processing units, and buffer storage devices respectively connected to these central processing units. The present invention relates to a buffer control method for managing a copy of the data in the main storage device loaded in the buffer storage device.
〔従来の技術〕 第3図はこの種の情報処理装置の構成を示すブロック図
である。図において、4はデータを格納する主記憶装
置、1は主記憶装置4を共有してデータ処理に必要な演
算・制御を行う複数の中央処理装置、2は複数の中央処
理装置1にそれぞれ対応し主記憶装置4のデータの一部
の写しを格納する複数のバッファ記憶装置である。バッ
ファ記憶装置2内にはバッファ記憶制御回路8とデータ
部9とブロック管理表10とが設けられている。ブロック
管理表10はバッファ記憶装置2に格納されているブロッ
クの状態をそのブロック内に含まれる複数のサブブロッ
ク毎に管理するためのものである。5は中央処理装置1
とバッファ記憶装置2とを接続するデータ/制御線、3
はバッファ記憶装置2と主記憶装置4とを接続するバス
である。[Prior Art] FIG. 3 is a block diagram showing a configuration of an information processing apparatus of this type. In the figure, 4 is a main storage device for storing data, 1 is a plurality of central processing units that share the main storage device 4 to perform arithmetic and control necessary for data processing, and 2 is corresponding to a plurality of central processing units 1. A plurality of buffer storage devices for storing copies of part of the data in the main storage device 4. A buffer storage control circuit 8, a data section 9, and a block management table 10 are provided in the buffer storage device 2. The block management table 10 is for managing the state of a block stored in the buffer storage device 2 for each of a plurality of sub-blocks included in the block. 5 is a central processing unit 1
Data / control lines connecting the buffer storage device 2 with the buffer storage device 3,
Is a bus connecting the buffer storage device 2 and the main storage device 4.
第4図は従来のバッファ制御方式において、バッファ記
憶装置2のブロック管理表10を用いライトスルー型の制
御を行う場合のブロック管理表10の一つのエントリを示
し、図において、11はブロックの番地を示すキー、12は
該当ブロックが有効か否かを示す状態ビットである。FIG. 4 shows one entry of the block management table 10 in the case of performing write-through type control using the block management table 10 of the buffer storage device 2 in the conventional buffer control method. In the figure, 11 is the block address. , And 12 is a status bit indicating whether or not the corresponding block is valid.
第5図は従来のバッファ制御方式において、バッファ記
憶装置2のブロック管理表10を用いコピーバック型の制
御を行う場合のブロック管理表10の一つのエントリを示
し、図において、11はブロックの番地を示すキー、13〜
14は該当ブロックが有効か否か、有効な場合はさらに該
当ブロックが自中央処理装置1だけで専有されているか
否か、および該当ブロックを主記憶装置4に書き戻す必
要があるか否か等を示す複数の状態ビットJ1〜J2であ
る。FIG. 5 shows one entry of the block management table 10 in the case of performing copy-back type control using the block management table 10 of the buffer storage device 2 in the conventional buffer control system. In the figure, 11 is the block address. Key to indicate, 13 ~
Reference numeral 14 indicates whether or not the corresponding block is valid, and if it is valid, whether or not the corresponding block is exclusively used by its own central processing unit 1 and whether or not the corresponding block needs to be written back to the main storage device 4, etc. Is a plurality of status bits J1 to J2.
第6図は従来のバッファ制御方式において、バッファ記
憶装置2のブロック管理表10を用いライトスルー型の制
御を4つのサブブロック単位に行えるように拡張した場
合のブロック管理表10の一つのエントリを示し、図にお
いて、11はブロックの番地を示すキー、15〜18はそれぞ
れの該当サブブロックが有効か否かを示す状態ビットの
U1〜U4である。FIG. 6 shows one entry of the block management table 10 when the block management table 10 of the buffer storage device 2 is expanded to perform write-through type control in units of four sub-blocks in the conventional buffer control method. In the figure, 11 is a key indicating a block address, and 15 to 18 are status bits indicating whether or not each corresponding sub-block is valid.
U1 to U4.
第7図は従来のバッファ制御方式において、バッファ記
憶装置2のブロック管理表10を用いコピーバック型の制
御を4つのサブブロック単位に行えるように拡張した場
合のブロック管理表10の一つのエントリを示し、図にお
いて、11はブロックの番地を示すキー、19〜26はそれぞ
れの該当サブブロックが有効か否か、有効な場合はさら
に該当ブロックが自中央処理装置1だけで専有されてい
るか否か、および該当ブロックを主記憶装置4に書き戻
す必要があるか否か等を示す複数の状態ビット(S11,S1
2)〜(S41,S42)である。FIG. 7 shows one entry of the block management table 10 when the block management table 10 of the buffer storage device 2 is expanded to perform copyback type control in units of four sub-blocks in the conventional buffer control method. In the figure, 11 is a key indicating the address of a block, 19 to 26 are valid / invalid of each corresponding subblock, and if valid, whether or not the corresponding block is exclusively occupied by its own central processing unit 1. , And a plurality of status bits (S11, S1) indicating whether or not the corresponding block needs to be written back to the main memory 4.
2) to (S41, S42).
次に、動作について説明する。バッファ記憶装置2のブ
ロック管理表10を用いライトスルー型の制御を行う場合
のブロック管理表10の一つのエントリは、ブロックの番
地を示すキー11と該当ブロックが有効か否かを示す状態
ビット12で構成され、中央処理装置1が主記憶装置4の
参照をした場合に、もし該当番地を含むブロックがバッ
ファ記憶装置2のデータ部9に存在する場合には、ブロ
ック管理表10の該当エントリのキー11にブロックの番地
を、また該当ブロックが有効か否かを示す状態ビット12
には有効を示すフラグがセットされる。ライトスルー型
の制御を行う場合の書き込みでは、常に主記憶装置4の
該当データの更新も行うため状態ビット12は1ビットで
よい。Next, the operation will be described. When performing write-through type control using the block management table 10 of the buffer storage device 2, one entry of the block management table 10 is a key 11 indicating a block address and a status bit 12 indicating whether or not the block is valid. When the central processing unit 1 refers to the main storage device 4 and a block including the corresponding address exists in the data section 9 of the buffer storage device 2, the corresponding entry of the block management table 10 The address of the block in key 11 and status bit 12 indicating whether the block is valid or not
Is set to a flag indicating validity. In the case of writing in the case of performing the write-through control, the status bit 12 may be 1 bit because the corresponding data in the main memory 4 is always updated.
一方、コピーバック型の制御を行う場合のブロック管理
表10の一つのエントリは、ブロックの番地を示すキー11
と該当ブロックが有効か否か、有効な場合は該当ブロッ
クを主記憶装置4に書き戻す必要があるか否か、さらに
書き込み時の効率を良くするために該当ブロックの写し
を自中央処理装置1だけが専有しているか否か等の状態
を示す複数の状態ビットJ1(13)〜J2(14)から構成さ
れ、中央処理装置1が主記憶装置4を参照すると、ブロ
ック管理表10の該当エントリのキー11にはブロックの番
地が格納され、もし参照が書き込みの場合には、該当ブ
ロックが有効であることを示す状態の他に、該当ブロッ
クを主記憶装置4に書き戻す必要があることを示すこと
を示す状態、さらに書き込み時の効率を良くするために
該当ブロックが自中央処理装置1だけで専有されている
状態を示すように状態ビットJ1(13)〜J2(14)がセッ
トされる。On the other hand, one entry of the block management table 10 in the case of performing the copy-back type control is the key 11 indicating the block address.
And whether or not the corresponding block is valid, and if it is valid, whether or not the corresponding block needs to be written back to the main storage device 4, and a copy of the corresponding block is made in order to improve efficiency at the time of writing. It is composed of a plurality of status bits J1 (13) to J2 (14) indicating whether or not it is exclusively occupied by the CPU, and when the central processing unit 1 refers to the main memory 4, the corresponding entry of the block management table 10 The key 11 stores the address of the block, and if the reference is a write, it indicates that the block must be written back to the main memory 4 in addition to the state indicating that the block is valid. The status bits J1 (13) to J2 (14) are set so as to indicate a state indicating that the block is occupied by only the central processing unit 1 in order to improve efficiency in writing. .
コピーバック型の制御を行う方式はライトスルー型の制
御を行う方式と比べ、一般に該当ブロックの主記憶装置
4への書き戻し時期を遅らせることができ、その結果と
してバス3の使用率を低くできるため、より多くの中央
処理装置1とバッファ記憶装置2の組を一つのバス3に
接続できる利点がある。Compared with the method of performing write-through control, the method of performing copy-back control can generally delay the write-back timing of the corresponding block to the main storage device 4, and as a result, the usage rate of the bus 3 can be reduced. Therefore, there is an advantage that more sets of the central processing unit 1 and the buffer storage device 2 can be connected to one bus 3.
バッファ記憶装置2のブロック管理表10の容量の増加を
最小限に抑えて、より多くのブロックの管理をする方法
として、ビット数の多いキー11はブロック毎に持つが、
ビット数の少ない状態はブロック内の複数のサブブロッ
ク毎に管理する方法がある。例えばライトスルー型の制
御でサブブロックを用いた管理方式では、ブロック管理
表10の一つのエントリの内、状態ビットに比べてビット
数の多いキー11一つに対して複数のサブブロックの状態
ビットU1(15)〜U4(18)を管理する。As a method for managing more blocks while minimizing the increase in the capacity of the block management table 10 of the buffer storage device 2, a key 11 having a large number of bits is provided for each block.
There is a method of managing a state with a small number of bits for each of a plurality of sub-blocks in a block. For example, in the management method using the sub-block in the write-through type control, in one entry of the block management table 10, the number of bits is larger than the status bit 11 Manage U1 (15) to U4 (18).
従来のバッファ制御方式は以上のような処理を行うの
で、例えばコピーバック型の制御に、サブブロック単位
の管理方式を導入すると、第6図に示すように各サブブ
ロック毎に複数の状態ビット(S11(19),S12(20))
〜S41(25),S42(26))が必要であり、ブロック管理
表10の総容量がかなり増加するという問題点があった。Since the conventional buffer control method performs the above-mentioned processing, for example, if a management method in units of sub-blocks is introduced in the copy-back type control, as shown in FIG. 6, a plurality of status bits ( S11 (19), S12 (20))
~ S41 (25), S42 (26)) is required, and there is a problem that the total capacity of the block management table 10 increases considerably.
この発明は上記のような問題点を解決するためになされ
たもので、バッファ記憶装置のコピーバック型の制御に
サブブロック単位の管理方式を採用した場合に、状態ビ
ットのビット数の増加を抑えることができるバッファ制
御方式を提供することを目的とする。The present invention has been made to solve the above problems, and suppresses an increase in the number of status bits when a sub-block unit management method is used for copy-back type control of a buffer storage device. It is an object of the present invention to provide a buffer control method capable of performing the above.
この発明に係るバッファ制御方式は、バッファ記憶装置
2に格納されているブロックの状態をそのブロック内に
含まれる複数のサブブロック毎に管理するためのブロッ
ク管理表10における各エントリの状態ビット26〜31を、
ブロック全体に共通な部分と、サブブロック毎に独自な
部分とに分け、これらの分けられた状態ビットによって
バッファ記憶装置2に取り込まれている主記憶装置4の
データの写しを管理するに際し、上記ブロック全体に共
通な部分のための状態ビットを、ブロック全体を主記憶
装置に書き戻す必要があるか否かを示すビットS1(26)
と、ブロック全体が1つの中央処理装置だけで専有され
ているか否かを示すビットS2(27)とで構成して、バッ
ファ装置に上記ブロック全体,あるいはサブブロックを
転送するに際し、上記各状態ビットに基づいて、主記憶
装置から行うか、他のバッファ装置から行うかの制御を
行うようにしたものである。According to the buffer control method of the present invention, the status bits 26 to 26 of each entry in the block management table 10 for managing the status of a block stored in the buffer storage device 2 for each of a plurality of sub-blocks included in the block. 31
When managing the copy of the data of the main memory 4 which is taken into the buffer memory 2 by dividing into a part common to the whole block and a unique part for each sub-block, A bit S1 (26) that indicates whether the entire block needs to be written back to main memory with a status bit for the common part
And a bit S2 (27) indicating whether or not the entire block is exclusively occupied by one central processing unit, and when transferring the entire block or sub-blocks to the buffer device, each of the status bits Based on the above, it is controlled whether to perform from the main storage device or from another buffer device.
ブロック管理表10の各エントリの状態ビット26〜31は、
バッファ記憶装置2に格納されているブロック全体に共
通な部分と、サブブロック毎に独自な部分とに分けられ
る。したがって、バッファ記憶装置2に取り込まれてい
る主記憶装置4のデータの写しは上記の分かれた状態ビ
ットにより管理される。The status bits 26 to 31 of each entry of the block management table 10 are
It is divided into a part common to all blocks stored in the buffer storage device 2 and a unique part for each sub-block. Therefore, the copy of the data in the main memory 4 which is stored in the buffer memory 2 is managed by the above-mentioned separated status bits.
第1図はこの発明の一実施例に係るバッファ制御方式に
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図である。この実施例に係る情報処理装置の構
成は第3図に示したものと同じである。第1図におい
て、11はバッファ記憶装置2(第3図参照)に格納され
ているブロックの番地を示すキー、26〜27は該当ブロッ
クに共通な複数の状態ビットS1〜S2、28〜31は該当ブロ
ックに含まれる各サブブロックに独自な1ビットの状態
ビットV1〜V4を示す。FIG. 1 is a diagram showing one entry of a block management table of a buffer storage device according to a buffer control system according to an embodiment of the present invention. The configuration of the information processing apparatus according to this embodiment is the same as that shown in FIG. In FIG. 1, 11 is a key indicating the address of a block stored in the buffer storage device 2 (see FIG. 3), 26 to 27 are a plurality of status bits S1 to S2 common to the block, and 28 to 31 are Unique 1-bit status bits V1 to V4 are shown for each sub-block included in the block.
第2図はこの実施例においてデータを自バッファ記憶装
置2に読み込むスワップインのアルゴリズムを示すフロ
ーチャートである。ステップS1では、該当サブブロック
は無効だが該当ブロックは存在するかどうかを判定す
る。ステップS2では、ステップS1で「はい」の場合にお
いて該当サブブロックの有効な他のバッファ記憶装置が
存在するかどうかを判定する。ステップS3では、ステッ
プS1で「いいえ」の場合において該当サブブロックの有
効な他のバッファ記憶装置が存在するかどうかを判定す
る。ステップS4では、ステップS2で「はい」の場合にお
いては該当サブブロックだけを他のバッファ記憶装置か
ら転送する。ステップS5では、ステップS2で「いいえ」
の場合において該当サブブロックだけを主記憶装置4か
ら転送する。ステップS6では、ステップS3で「はい」の
場合において該当ブロック全体を他のバッファ記憶装置
から転送する。ステップS7では、ステップS3で「いい
え」の場合において該当ブロック全体を主記憶装置4か
ら転送する。FIG. 2 is a flow chart showing a swap-in algorithm for reading data into the own buffer storage device 2 in this embodiment. In step S1, it is determined whether the corresponding subblock is invalid but the corresponding block exists. In step S2, it is determined whether or not another valid buffer storage device of the corresponding sub-block exists in the case of “yes” in step S1. In step S3, it is determined whether or not there is another valid buffer storage device of the corresponding subblock in the case of "no" in step S1. In step S4, in the case of “yes” in step S2, only the relevant subblock is transferred from another buffer storage device. In step S5, "No" in step S2
In this case, only the relevant sub block is transferred from the main storage device 4. In step S6, in the case of “yes” in step S3, the entire corresponding block is transferred from another buffer storage device. In step S7, if the answer in step S3 is “No”, the entire corresponding block is transferred from the main storage device 4.
次にこの実施例の全体的な動作について説明する。コピ
ーバック型の制御でサブブロックを用いた管理方式のブ
ロック管理表10の一つのエントリは、ブロックの番地を
示すキー11と、該当ブロックに共通な状態である該当ブ
ロックを主記憶装置4に書き戻す必要があるか否かを示
す状態、さらに書き込み時の効率を良くするために該当
ブロックが自中央処理装置1だけで専有されているか否
か等の状態を示す状態ビットS1(26)〜S(27)、およ
びそれぞれのサブブロックが有効か否かを示す状態ビッ
トV1(28)〜V4(31)から構成される。Next, the overall operation of this embodiment will be described. One entry of the block management table 10 of the management method using the sub-block in the copy-back type control is to write the key 11 indicating the address of the block and the corresponding block in a common state to the main storage device 4. Status bits S1 (26) to S indicating a status indicating whether or not it needs to be returned, and a status indicating whether or not the corresponding block is exclusively occupied by its own central processing unit 1 in order to improve efficiency during writing. (27) and status bits V1 (28) to V4 (31) indicating whether or not each sub-block is valid.
中央処理装置1がデータを参照すると、バッファ記憶装
置2のバッファ制御回路8は以下の制御を行う。When the central processing unit 1 refers to the data, the buffer control circuit 8 of the buffer storage device 2 performs the following control.
(a) 参照が読み込みで該当サブブロックが自バッフ
ァ記憶装置2に存在する場合には、データ部9からデー
タを読み出す。この場合にはブロックの状態ビットS1
(26)〜S2(27)、およびサブブロックの状態ビットV1
(28)〜V4(31)の値は変わらない。(A) When the reference is read and the corresponding sub-block exists in the own buffer storage device 2, the data is read from the data section 9. In this case the block status bit S1
(26) to S2 (27), and subblock status bit V1
The values of (28) to V4 (31) do not change.
(b) 参照が読み込みで該当サブブロックが自バッフ
ァ記憶装置2に存在しない場合には、第2図に示すアル
ゴリズムでデータが自バッファ記憶装置2に読み込む。
該当サブブロックを含むブロックのエントリは存在する
が対応するサブブロックの状態ビットV1(28)〜V4(3
1)が無効状態の場合には該当サブブロックだけの読み
込みを行い、該当サブブロックを含むブロックのエント
リが存在しない場合には該当ブロック全体の読み込みを
行い、いずれの場合も有効であるサブブロックの状態ビ
ットV1(28)〜V4(31)を全てセットする。該当ブロッ
クを有する他のバッファ記憶装置2が存在すれば共有を
示す状態、存在しなければ自バッファ記憶装置2だけが
専有している状態に、ブロックの状態ビットS1(26)〜
S2(27)にセットする。(B) When the reference is read and the corresponding sub-block does not exist in the own buffer storage device 2, the data is read into the own buffer storage device 2 by the algorithm shown in FIG.
There is an entry for the block containing the corresponding subblock, but the status bits V1 (28) to V4 (3
If 1) is in the invalid state, only the relevant subblock is read, and if there is no entry for the block containing the relevant subblock, the entire relevant block is read. In either case, the valid subblock is read. All status bits V1 (28) to V4 (31) are set. If there is another buffer storage device 2 having the corresponding block, the status bit S1 (26) to
Set to S2 (27).
(c) 参照が書き込みで該当サブブロックが自バッフ
ァ記憶装置2に存在する場合にはデータの書き込みに先
立ち、もし他のバッファ記憶装置にも該当サブブロック
の写しが存在すればそれらのサブブロックの対応する状
態ビットV1(28)〜V4(31)を全て無効化するためにリ
セットし、自バッファ記憶装置2の対応するサブブロッ
クの状態V1(28)〜V4(31)だけはセットする。自バッ
ファ記憶装置2の該当ブロックの状態ビットS1(26)〜
S2(27)は主記憶装置4に書き戻す必要がある状態にセ
ットする。(C) If the reference is writing and the corresponding sub-block exists in the own buffer storage device 2, prior to the writing of data, if a copy of the corresponding sub-block exists in another buffer storage device, those sub-blocks are also written. All the corresponding status bits V1 (28) to V4 (31) are reset to invalidate, and only the statuses V1 (28) to V4 (31) of the corresponding sub-block of the self buffer storage device 2 are set. Status bit S1 (26) of the corresponding block of own buffer storage device 2
S2 (27) is set to a state that needs to be written back to the main storage device 4.
(d) 参照が書き込みで該当サブブロックが自バッフ
ァ記憶装置2に存在しない場合には書き込みに先立ち、
前記(b)と同様な書き込み処理を行うフェッチオンラ
イトの処理を行うと同時に、もし他のバッファ記憶装置
にも該当サブブロックの写しが存在すればそれらのサブ
ブロックの対応する状態V1(28)〜V4(31)を全て無効
化するためにリセットし、自バッファ記憶装置2の対応
するサブブロックの状態ビットV1(28)〜V4(31)だけ
はセットする。自バッファ記憶装置2の該当ブロックの
状態ビットS1(26)〜S2(27)は、もし該当ブロックの
写しを有する他のバッファ記憶装置2が存在すれば共有
を示す状態、存在しなければ自バッファ記憶装置2だけ
が専有している状態で、いずれの場合も主記憶装置4に
書き戻す必要がある状態であることを合わせてセットす
る。(D) If the reference is writing and the corresponding sub-block does not exist in the own buffer storage device 2, prior to writing,
At the same time that the fetch-on-write processing for performing the same write processing as in (b) above is performed, and if a copy of the corresponding sub-block exists also in another buffer storage device, the corresponding state V1 of these sub-blocks (28) -V4 (31) are reset to invalidate all, and only the status bits V1 (28) to V4 (31) of the corresponding sub-block of the own buffer storage device 2 are set. The status bits S1 (26) to S2 (27) of the corresponding block of the own buffer storage device 2 indicate sharing if there is another buffer storage device 2 having a copy of the corresponding block, or the own buffer if not present. It is set together with the fact that only the storage device 2 occupies it, and in any case, it is necessary to write back to the main storage device 4.
上記実施例によれば、バッファ記憶装置でコピーバック
型の制御を行い、且つサブブロック管理方式を行った場
合の状態ビットを、ブロックに共通な部分と、該当ブロ
ックに含まれる複数のサブブロック毎に独自な部分に分
け、且つサブブロック毎に必要な状態ビットは必要最小
限の1ビットにしたので、バッファ記憶装置のブロック
管理表の大きさを小さくでき、装置を安価にできる効果
がある。According to the above-described embodiment, the status bit in the case of performing the copy-back type control in the buffer storage device and the sub-block management method is used for the part common to the block and the sub-blocks included in the block. In addition, since the status bit necessary for each sub-block is divided into a unique part and the necessary status bit is set to the minimum required one bit, the size of the block management table of the buffer storage device can be reduced, and the device can be inexpensive.
なお、上記実施例ではブロック内のサブブロックの数を
4つとしたが、ブロック内のサブブロックの数は4つで
なくても同様な効果を奏する。Although the number of sub-blocks in the block is four in the above embodiment, the same effect can be obtained even if the number of sub-blocks in the block is not four.
以上のように本発明によれば、バッファ記憶装置のブロ
ック管理表の各エントリの状態ビットを、ブロック全体
に共通な部分と、サブブロック毎に独自な部分とに分け
ることにより、バッファ記憶装置に取り込まれている主
記憶装置のデータの写しを管理するようにしたので、状
態ビットをすべてサブブロック毎に設けた場合に比べて
状態ビットの総数が削減でき、これにより例えばバッフ
ァ記憶装置のコピーバック型の制御にサブブロック単位
の管理方式を採用した場合に、状態ビットのビット数の
増加が抑えられ、したがってブロック管理表の総容量を
小さくでき、情報処理装置の低価格化が図れるという効
果が得られる。As described above, according to the present invention, by dividing the status bit of each entry of the block management table of the buffer storage device into a part common to the whole block and a unique part for each sub-block, Since the copy of the data in the main memory that has been fetched is managed, the total number of status bits can be reduced compared to the case where all status bits are provided for each sub-block. When a sub-block management method is used for type control, an increase in the number of status bits is suppressed, so the total capacity of the block management table can be reduced, and the cost of the information processing device can be reduced. can get.
さらに、ブロック全体に共通な部分のための状態ビット
を、ブロック全体を主記憶装置に書き戻す必要があるか
否かを示すビットと、ブロック全体が1つの中央処理装
置だけで専有されているか否かを示すビットとで構成し
て、バッファ装置に上記ブロック全体,あるいはサブブ
ロックを転送するに際し、上記各状態ビットに基づい
て、主記憶装置から行うか、他のバッファ装置から行う
かの制御を行うようにし、また、無効化のための判定
を、サブブロックの対応する状態ビットを参照して行う
ため、簡単なハードウエア構成で、ブロック全体の無効
化判定及び転送処理を確実,迅速に行える。In addition, a status bit for the part common to the entire block, indicating whether the entire block needs to be written back to main memory, and whether the entire block is occupied by only one central processing unit. And a bit indicating whether or not to control whether to perform from the main memory device or from another buffer device based on each status bit when transferring the whole block or sub-block to the buffer device. Further, since the determination for invalidation is performed by referring to the corresponding status bit of the sub-block, the invalidation determination and transfer processing of the entire block can be performed reliably and quickly with a simple hardware configuration. .
第1図はこの発明の一実施例に係るバッファ制御方式に
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図、第2図はこの実施例においてデータを自バ
ッファ記憶装置に読み込むスワップイン処理のアルゴリ
ズムを示すフローチャート、第3図はこの実施例及び従
来例に係る情報処理装置の構成を示すブロック図、第4
図は従来のバッファ制御方式においてバッファ記憶装置
のブロック管理表を用いライトスルー型の制御を行う場
合のブロック管理表の一つのエントリを示す図、第5図
は従来のバッファ制御方式においてバッファ記憶装置の
ブロック管理表を用いコピーバック型の制御を行う場合
のブロック管理表の一つのエントリを示す図、第6図は
従来のバッファ制御方式においてバッファ記憶装置のブ
ロック管理表を用いライトスルー型の制御を4つのサブ
ブロック単位に行えるように拡張した場合のブロック管
理表の一つのエントリを示す図、第7図は従来のバッフ
ァ制御方式においてバッファ記憶装置のブロック管理表
を用いコピーバック型の制御を4つのサブブロック単位
に行えるように拡張した場合のブロック管理表の一つの
エントリを示す図である。 1……中央処理装置、2……バッファ記憶装置、4……
主記憶装置、10……ブロック管理表、26〜27……ブロッ
クの状態ビット、28〜31……サブブロックの状態ビッ
ト。FIG. 1 is a diagram showing one entry of a block management table of a buffer storage device according to a buffer control system according to an embodiment of the present invention, and FIG. 2 is a swap-in process for reading data into its own buffer storage device in this embodiment. FIG. 3 is a flowchart showing the algorithm of FIG. 3, FIG. 3 is a block diagram showing the configuration of an information processing apparatus according to this embodiment and a conventional example, and FIG.
FIG. 5 is a diagram showing one entry of the block management table when performing write-through type control using the block management table of the buffer storage device in the conventional buffer control system, and FIG. 5 is a buffer storage device in the conventional buffer control system. FIG. 6 is a diagram showing one entry of the block management table when performing copy-back type control using the block management table of FIG. 6, and FIG. 6 is a write-through type control using the block management table of the buffer storage device in the conventional buffer control method. FIG. 7 is a diagram showing one entry of a block management table when it is expanded so that it can be performed in units of four sub-blocks. FIG. 7 shows a copy-back type control using the block management table of the buffer storage device in the conventional buffer control method. Diagram showing one entry in the block management table when expanded so that it can be performed in units of four sub-blocks A. 1 ... Central processing unit, 2 ... Buffer storage device, 4 ...
Main memory, 10 ... block management table, 26-27 ... block status bits, 28-31 ... sub-block status bits.
Claims (1)
憶装置を共有してデータ処理に必要な演算・制御を行う
複数の中央処理装置と、これらの中央処理装置にそれぞ
れ対応し上記主記憶装置のデータの一部の写しを格納す
るとともに、この写しが格納されているブロックの状態
をそのブロック内に含まれる複数のサブブロック毎に管
理するためのブロック管理表を有する複数のバッファ記
憶装置とを備えた情報処理装置において、 上記それぞれのバッファ記憶装置のブロック管理表にお
ける各エントリの状態ビットとして、ブロック全体に共
通な第1の状態ビットと、サブブロック毎の独自な第2
の状態ビットとを設け、 上記第1の状態ビットを、ブロック全体を主記憶装置に
書き戻す必要があるか否かを示すビットと、ブロック全
体が1つの中央処理装置だけで専有されているか否かを
示すビットとで構成して、 バッファ装置に上記ブロック全体,あるいはサブブロッ
クを転送するに際し、上記第1,第2の状態ビットに基づ
いて、主記憶装置から行うか、他のバッファ装置から行
うかの制御を行うようにしたことを特徴とするバッファ
制御方式。1. A main storage device for storing data, a plurality of central processing units that share the main storage unit to perform arithmetic and control necessary for data processing, and the main processing units respectively corresponding to the central processing units. A plurality of buffer memories having a block management table for storing a copy of a part of the data of the storage device and managing the state of the block storing this copy for each of a plurality of sub-blocks included in the block. In an information processing device including a device, as a status bit of each entry in the block management table of each buffer storage device, a first status bit common to the entire block and a unique second status bit for each sub-block.
And a bit indicating whether or not the entire block needs to be written back to the main memory, and whether or not the entire block is occupied by only one central processing unit. Or a bit indicating whether or not to transfer the entire block or sub-block to the buffer device, based on the first and second status bits, from the main memory device or from another buffer device. A buffer control method characterized in that it is controlled whether to perform.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1270243A JPH077357B2 (en) | 1989-10-19 | 1989-10-19 | Buffer control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1270243A JPH077357B2 (en) | 1989-10-19 | 1989-10-19 | Buffer control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03132858A JPH03132858A (en) | 1991-06-06 |
JPH077357B2 true JPH077357B2 (en) | 1995-01-30 |
Family
ID=17483544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1270243A Expired - Lifetime JPH077357B2 (en) | 1989-10-19 | 1989-10-19 | Buffer control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH077357B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7350699B2 (en) * | 2020-09-11 | 2023-09-26 | 株式会社東芝 | write-back cache device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167188A (en) * | 1981-04-06 | 1982-10-14 | Nippon Telegr & Teleph Corp <Ntt> | Buffer memory controlling system |
DE68926466T2 (en) * | 1988-01-20 | 1996-10-17 | Advanced Micro Devices Inc | Integrated cache memory unit |
-
1989
- 1989-10-19 JP JP1270243A patent/JPH077357B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03132858A (en) | 1991-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4410944A (en) | Apparatus and method for maintaining cache memory integrity in a shared memory environment | |
US6529968B1 (en) | DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces | |
US6772298B2 (en) | Method and apparatus for invalidating a cache line without data return in a multi-node architecture | |
JPS6284350A (en) | Hierarchical cash memory apparatus and method | |
JP2004054931A (en) | System and method for memory migration in distributed memory multiprocessor system | |
EP0533427B1 (en) | Computer memory control system | |
US5895496A (en) | System for an method of efficiently controlling memory accesses in a multiprocessor computer system | |
US6813694B2 (en) | Local invalidation buses for a highly scalable shared cache memory hierarchy | |
JP3013631B2 (en) | Cache memory synchronization method | |
JPH077357B2 (en) | Buffer control method | |
US6826655B2 (en) | Apparatus for imprecisely tracking cache line inclusivity of a higher level cache | |
JPS5848289A (en) | Buffer memory control method | |
US20040030833A1 (en) | Cache invalidation bus for a highly scalable shared cache memory hierarchy | |
USRE38514E1 (en) | System for and method of efficiently controlling memory accesses in a multiprocessor computer system | |
EP1607869B1 (en) | Data cache system | |
JP3564343B2 (en) | Data transfer device and method during cache bypass | |
JPH04195563A (en) | Controller for memory system | |
JPH03225540A (en) | Invalidation processing system for cache memory | |
JP3074897B2 (en) | Memory circuit | |
JPS61193245A (en) | Memory control system | |
JPH01279342A (en) | Cache control system | |
JPH0512109A (en) | Cache memory system | |
JPS59157886A (en) | Memory control system | |
JPH01258168A (en) | Multiprocessor system | |
JPS62154039A (en) | Buffer memory control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |