JPH0773273B2 - 集合変復調装置制御回路 - Google Patents
集合変復調装置制御回路Info
- Publication number
- JPH0773273B2 JPH0773273B2 JP1339700A JP33970089A JPH0773273B2 JP H0773273 B2 JPH0773273 B2 JP H0773273B2 JP 1339700 A JP1339700 A JP 1339700A JP 33970089 A JP33970089 A JP 33970089A JP H0773273 B2 JPH0773273 B2 JP H0773273B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- sub
- level
- notification line
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集合変復調装置制御回路に関する。
第2図は従来の集合変復調装置制御回路の一例を示すブ
ロック図である。第2図において、副制御部25はすべに
実装されている副制御部24に加えて新たに実装されたも
のとする。従来、主制御部21が各々の副制御部の実装の
状態を認識する方法としては、制御用シリアルバス(下
り信号線)22を用いて所定時間ごとに集合変復調装置と
して実装可能の副制御部の最大数分だけ順次アドレスを
変更してポーリングを行なう。各副制御部は各々アドレ
スを割り付けられており、自分のアドレスによるポーリ
ングを受けると、制御用シリアルバス(上り信号線)23
を用いて応答を行なう。主制御部21は、すでに実装され
ている副制御部24からの応答に加え新たに副制御部25か
ら応答を受けとり、これにより主制御部21は副制御部25
が新たに実装されたことを認識する。
ロック図である。第2図において、副制御部25はすべに
実装されている副制御部24に加えて新たに実装されたも
のとする。従来、主制御部21が各々の副制御部の実装の
状態を認識する方法としては、制御用シリアルバス(下
り信号線)22を用いて所定時間ごとに集合変復調装置と
して実装可能の副制御部の最大数分だけ順次アドレスを
変更してポーリングを行なう。各副制御部は各々アドレ
スを割り付けられており、自分のアドレスによるポーリ
ングを受けると、制御用シリアルバス(上り信号線)23
を用いて応答を行なう。主制御部21は、すでに実装され
ている副制御部24からの応答に加え新たに副制御部25か
ら応答を受けとり、これにより主制御部21は副制御部25
が新たに実装されたことを認識する。
上述した従来の集合変復調装置制御回路では、所定時間
ごとに実装可能な副制御部の最大数分だけのポーリング
を行ないそのつど応答を待つので、実装可能な副制御部
の最大数が大きければ大きいほど、装置として副制御部
の実装の管理のためだけに制御時間がかかってしまうと
いう欠点がある。
ごとに実装可能な副制御部の最大数分だけのポーリング
を行ないそのつど応答を待つので、実装可能な副制御部
の最大数が大きければ大きいほど、装置として副制御部
の実装の管理のためだけに制御時間がかかってしまうと
いう欠点がある。
本発明の集合変復調装置制御回路は、変復調装置が接続
されポーリング用の制御バスに接続する複数の副制御部
と前記制御バスに接続し前記副制御部を制御する主制御
部とを有する集合変復調装置において、前記主制御部
と、前記副制御部とを結ぶ実装通知線と、前記副制御部
内にあって前記副制御部に新たに前記制御バスに接続さ
れたときに前記実装通知線の論理レベルを変えるレベル
制御部と、前記主制御部内にあって前記実装通知線の論
理レベルを検出するレベル検出部とを有する。
されポーリング用の制御バスに接続する複数の副制御部
と前記制御バスに接続し前記副制御部を制御する主制御
部とを有する集合変復調装置において、前記主制御部
と、前記副制御部とを結ぶ実装通知線と、前記副制御部
内にあって前記副制御部に新たに前記制御バスに接続さ
れたときに前記実装通知線の論理レベルを変えるレベル
制御部と、前記主制御部内にあって前記実装通知線の論
理レベルを検出するレベル検出部とを有する。
また、前記主制御部と、前記副制御部とを結ぶ実装通知
線と、前記副制御部内にあって前記副制御部が新たに前
記制御バスに接続された後、前記主制御部からの特定の
ポーリング信号を受信した場合に前記実装通知線の論理
レベルを変えるレベル制御部と、前記主制御部内にあっ
て前記実装通知線の論理レベルを検出するレベル検出部
とを有している。
線と、前記副制御部内にあって前記副制御部が新たに前
記制御バスに接続された後、前記主制御部からの特定の
ポーリング信号を受信した場合に前記実装通知線の論理
レベルを変えるレベル制御部と、前記主制御部内にあっ
て前記実装通知線の論理レベルを検出するレベル検出部
とを有している。
次に、本発明について図面を参照して説明する。
第1図は本発明の第1と第2の実施例を示すブロック図
である。
である。
第1図は、変復調装置が接続されポーリング用の制御バ
ス2,3に接続する複数の副制御部5と、制御バス2,3に接
続し副制御部5を制御する主制御部1と主制御部1と副
制御部5とを結ぶ実装通知線4と、変復調装置が接続さ
れる副制御部6内にあって実装通知線4の論理レベルを
変えるレベル制御部7と、主制御部1内にあって実装通
知線4からの論理レベルを検出するレベル検出部8と有
して構成される。
ス2,3に接続する複数の副制御部5と、制御バス2,3に接
続し副制御部5を制御する主制御部1と主制御部1と副
制御部5とを結ぶ実装通知線4と、変復調装置が接続さ
れる副制御部6内にあって実装通知線4の論理レベルを
変えるレベル制御部7と、主制御部1内にあって実装通
知線4からの論理レベルを検出するレベル検出部8と有
して構成される。
次に動作について説明する。第1図において、すでに実
装されている副制御部又は変復調装置5により実装通知
線4は、通常論理レベルの“H"(または“L")に固定さ
れている。例えばここでは“H"レベルとする。ここに新
たに副制御部又は変復調装置6が実装されたものとす
る。
装されている副制御部又は変復調装置5により実装通知
線4は、通常論理レベルの“H"(または“L")に固定さ
れている。例えばここでは“H"レベルとする。ここに新
たに副制御部又は変復調装置6が実装されたものとす
る。
本発明の第1の実施例において、副制御部又は変復調装
置6のレベル制御部7は実装通知線4が通常の論理レベ
ルとは逆特性、この例でいえば“L"レベルになるように
制御する。主制御部1はレベル検出部8でこのレベル変
化を検出すると、制御用シリアルバス(下り信号線)2
を用いて、実装可能な副制御部又は変復調装置の最大数
分だけ、アドレスを順次変更してポーリングを行なう。
各副制御部又は変復調装置は自分のアドレスによるポー
リングを受けると、制御用シリアルバス(上り信号線)
3を用いて応答を行なう。主制御部1は、すでに実装さ
れている副制御部又は変復調装置5からの応答に加え、
新たに副制御部又は変復調装置6から応答を受けとり、
これにより主制御部1は副制御部又は変復調装置6が新
たに実装されたことを認識する。
置6のレベル制御部7は実装通知線4が通常の論理レベ
ルとは逆特性、この例でいえば“L"レベルになるように
制御する。主制御部1はレベル検出部8でこのレベル変
化を検出すると、制御用シリアルバス(下り信号線)2
を用いて、実装可能な副制御部又は変復調装置の最大数
分だけ、アドレスを順次変更してポーリングを行なう。
各副制御部又は変復調装置は自分のアドレスによるポー
リングを受けると、制御用シリアルバス(上り信号線)
3を用いて応答を行なう。主制御部1は、すでに実装さ
れている副制御部又は変復調装置5からの応答に加え、
新たに副制御部又は変復調装置6から応答を受けとり、
これにより主制御部1は副制御部又は変復調装置6が新
たに実装されたことを認識する。
本発明の第2の実施例において、主制御部1はある一定
時間ごとに、実装可能な全副制御部又は全変復調装置を
同時指定するアドレス(グローバルアドレス)よるポー
リングを行なう。これに対して新たに実装された副制御
部又は変復調装置6は、レベル制御部7を用いて実装通
知線4が通常の論理レベルとは逆特性、この例では“L"
レベルになるように制御する。又すでに実装されている
副制御部又は変復調装置5は何もしない。これによりレ
ベル検出部8によって主制御部1は新たに何れかの副制
御部又は変復調装置が実装されたことを知る。主制御部
1は、副制御部又は変復調装置を特定するために第1の
実施例と同様に実装可能な副制御部又は変復調装置の最
大数分だけアドレスを変更してポーリングを行なう。以
下第1の実施例と同じ手順により主制御部1は副制御部
又は変復調装置6が新たに実装されたことを認識する。
時間ごとに、実装可能な全副制御部又は全変復調装置を
同時指定するアドレス(グローバルアドレス)よるポー
リングを行なう。これに対して新たに実装された副制御
部又は変復調装置6は、レベル制御部7を用いて実装通
知線4が通常の論理レベルとは逆特性、この例では“L"
レベルになるように制御する。又すでに実装されている
副制御部又は変復調装置5は何もしない。これによりレ
ベル検出部8によって主制御部1は新たに何れかの副制
御部又は変復調装置が実装されたことを知る。主制御部
1は、副制御部又は変復調装置を特定するために第1の
実施例と同様に実装可能な副制御部又は変復調装置の最
大数分だけアドレスを変更してポーリングを行なう。以
下第1の実施例と同じ手順により主制御部1は副制御部
又は変復調装置6が新たに実装されたことを認識する。
以上説明したように本発明は、新たに実装した副制御部
により論理レベルを制御される実装通知線とその実装通
知線の論理レベルを制御する回路を副制御部内に設け、
実装通知線の論理レベルを検出する回路を主制御部内に
設けたことにより、所定時間ごとに制御用シリアルバス
を用いて副制御部が実装可能な最大数分だけポーリング
を行ない応答を持つ必要がなくなり、装置として副制御
部の実装の管理のための時間を短縮できる効果がある。
により論理レベルを制御される実装通知線とその実装通
知線の論理レベルを制御する回路を副制御部内に設け、
実装通知線の論理レベルを検出する回路を主制御部内に
設けたことにより、所定時間ごとに制御用シリアルバス
を用いて副制御部が実装可能な最大数分だけポーリング
を行ない応答を持つ必要がなくなり、装置として副制御
部の実装の管理のための時間を短縮できる効果がある。
第1図は、本発明の第1と第2の実施例のブロック図、
第2図は従来の集合編復調装置制御回路のブロック図で
ある。 1……主制御部、2……制御用シリアルバス(下り信号
線)、3……制御用シリアルバス(上り信号線)、5,6
……副制御部又は変復調装置、7……レベル制御部、8
……レベル検出部。
第2図は従来の集合編復調装置制御回路のブロック図で
ある。 1……主制御部、2……制御用シリアルバス(下り信号
線)、3……制御用シリアルバス(上り信号線)、5,6
……副制御部又は変復調装置、7……レベル制御部、8
……レベル検出部。
Claims (2)
- 【請求項1】変復調装置が接続されポーリング用の制御
バスに接続する複数の副制御部と前記制御バスに接続し
前記副制御部を制御する主制御部とを有する集合変復調
装置において、前記主制御部と前記副制御部とを結ぶ実
装通知線と、前記副制御部内にあって前記副制御部が新
たに前記制御バスに接続されたときに前記実装通知線の
論理レベルを変えるレベル制御部と、前記主制御部内に
あって前記実装通知線の論理レベルを検出するレベル検
出部とを有することを特徴とする集合変復調装置制御回
路。 - 【請求項2】変復調装置が接続されポーリング用の制御
バスに接続する複数の副制御部と前記制御バスに接続し
前記副制御部を制御する主制御部とを有する集合変復調
装置において、前記主制御部と前記副制御部とを結ぶ実
装通知線と、前記副制御部内にあって前記副制御部が新
たに前記制御バスに接続された後、前記主制御部からの
特定のポーリング信号を受信した場合に前記実装通知線
の論理レベルを変えるレベル制御部と、前記主制御部内
にあって前記実装通知線の論理レベルを検出するレベル
検出部とを有することを特徴とする集合変復調装置制御
回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1339700A JPH0773273B2 (ja) | 1989-12-26 | 1989-12-26 | 集合変復調装置制御回路 |
US07/633,377 US5157658A (en) | 1989-12-26 | 1990-12-26 | Method and apparatus for identifying newly installed modem in dial-up network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1339700A JPH0773273B2 (ja) | 1989-12-26 | 1989-12-26 | 集合変復調装置制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03198447A JPH03198447A (ja) | 1991-08-29 |
JPH0773273B2 true JPH0773273B2 (ja) | 1995-08-02 |
Family
ID=18329974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1339700A Expired - Fee Related JPH0773273B2 (ja) | 1989-12-26 | 1989-12-26 | 集合変復調装置制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5157658A (ja) |
JP (1) | JPH0773273B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3173846B2 (ja) * | 1991-03-22 | 2001-06-04 | ディー2ビー システムズ カンパニー リミテッド | 局所的通信バス・システム |
JP2873515B2 (ja) * | 1991-03-29 | 1999-03-24 | マツダ株式会社 | 多重伝送方法 |
US5319633A (en) * | 1992-08-17 | 1994-06-07 | International Business Machines Corporation | Enhanced serial network topology generation algorithm |
US5373288A (en) * | 1992-10-23 | 1994-12-13 | At&T Corp. | Initializing terminals in a signal distribution system |
DE4322249A1 (de) * | 1992-10-23 | 1994-04-28 | Marquardt Gmbh | Bus-Schalter |
DE4308568A1 (de) * | 1993-03-18 | 1994-09-22 | Telefunken Microelectron | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
US5613158A (en) * | 1994-05-25 | 1997-03-18 | Tandem Computers, Inc. | System for specifying addresses by creating a multi-bit ranked ordered anchor pattern and creating next address by shifting in the direction of the superior position |
US5416776A (en) * | 1994-05-27 | 1995-05-16 | U.S. Robotics, Inc. | Modem backplane techniques |
US5528215A (en) * | 1994-05-31 | 1996-06-18 | Landis & Gyr Powers, Inc. | Building automation system having expansion modules |
JP3682591B2 (ja) * | 1997-01-09 | 2005-08-10 | 村田機械株式会社 | ファクシミリ装置 |
US6230181B1 (en) | 1997-11-03 | 2001-05-08 | 3Com Corporation | Management shutdown and reset of embedded systems |
US6438684B1 (en) | 1997-11-03 | 2002-08-20 | 3Com Corporation | Push button shutdown and reset of embedded systems |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6126158A (ja) * | 1984-07-16 | 1986-02-05 | Nec Corp | 情報伝送装置 |
JPS62245735A (ja) * | 1986-04-16 | 1987-10-27 | Central Keibi Hoshiyou Kk | 電灯線を利用した警報監視システムの子機アドレス自動登録方法 |
JPS63263942A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | ト−クン・バス制御方式 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3787627A (en) * | 1971-12-15 | 1974-01-22 | Adaptive Tech | Central address distributor |
US4253087A (en) * | 1979-03-08 | 1981-02-24 | Nestar Systems Incorporated | Self-assigning address system |
DE3170902D1 (en) * | 1981-12-29 | 1985-07-11 | Ibm | Method and arrangement for local address acquisition by a station in a communication system |
US4638313A (en) * | 1984-11-08 | 1987-01-20 | Spacelabs, Inc. | Addressing for a multipoint communication system for patient monitoring |
JPS6215950A (ja) * | 1985-07-15 | 1987-01-24 | Canon Inc | デ−タ伝送制御方式 |
US4761646A (en) * | 1986-05-20 | 1988-08-02 | International Business Machines Corporation | Method and system for addressing and controlling a network of modems |
-
1989
- 1989-12-26 JP JP1339700A patent/JPH0773273B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-26 US US07/633,377 patent/US5157658A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6126158A (ja) * | 1984-07-16 | 1986-02-05 | Nec Corp | 情報伝送装置 |
JPS62245735A (ja) * | 1986-04-16 | 1987-10-27 | Central Keibi Hoshiyou Kk | 電灯線を利用した警報監視システムの子機アドレス自動登録方法 |
JPS63263942A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | ト−クン・バス制御方式 |
Also Published As
Publication number | Publication date |
---|---|
US5157658A (en) | 1992-10-20 |
JPH03198447A (ja) | 1991-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4363094A (en) | Communications processor | |
JPH0773273B2 (ja) | 集合変復調装置制御回路 | |
JPH0141075B2 (ja) | ||
JPS61125248A (ja) | マスタレス衝突検出装置 | |
JPH0696015A (ja) | コンピュータ・システム及びそのバス制御同期及び調停方法 | |
EP0196870B1 (en) | Interface circuit for transmitting and receiving data | |
US6674762B2 (en) | System for the transmission of data | |
JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
US5355452A (en) | Dual bus local area network interfacing system | |
US5798901A (en) | Interrupt system | |
JP3797049B2 (ja) | 制御ノード間通信装置 | |
JP2016134855A (ja) | 車載ネットワークシステム | |
JP6391866B1 (ja) | 極性判定装置及び極性判定方法 | |
JP2600969Y2 (ja) | 中央処理装置のリセット回路 | |
JP2989918B2 (ja) | 多重伝送方式のフェイルセーフ方法 | |
JPH09212388A (ja) | Cpuの動作監視方法 | |
JPS61270952A (ja) | デ−タ伝送方式 | |
JPS5826056B2 (ja) | マルチプロセッサ処理システムの優先決定処理方式 | |
US6412037B1 (en) | Interface configuration for connecting different types of busses to a peripheral bus | |
JPH02156360A (ja) | 拡張モジュールの実装状態認識方式 | |
JPH09214536A (ja) | 時分割多重伝送装置 | |
JPS61245740A (ja) | 時分割多重伝送方式 | |
JPS61220054A (ja) | 情報処理システムの構成確認方式 | |
JPS61233821A (ja) | 冷却制御方式 | |
JPH02222338A (ja) | データ通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |