JPH0766922B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0766922B2 JPH0766922B2 JP62193578A JP19357887A JPH0766922B2 JP H0766922 B2 JPH0766922 B2 JP H0766922B2 JP 62193578 A JP62193578 A JP 62193578A JP 19357887 A JP19357887 A JP 19357887A JP H0766922 B2 JPH0766922 B2 JP H0766922B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- silicon
- silicon single
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000013078 crystal Substances 0.000 claims description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 40
- 150000001875 compounds Chemical class 0.000 claims description 26
- 230000007704 transition Effects 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- -1 oxygen ions Chemical class 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 33
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000007547 defect Effects 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 241001168730 Simo Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はシリコンウエハを基板として用いてその上に格
子欠陥の少ないIII−Ｖ族もしくはII−VI族の化合物半
導体層を堆積する半導体装置の製造方法に関する。
子欠陥の少ないIII−Ｖ族もしくはII−VI族の化合物半
導体層を堆積する半導体装置の製造方法に関する。
（従来技術） 一般に、ヒ化ガリウム（GaAs）等の化合物半導体は、シ
リコン（Si）やゲルマニウム（Ge）のような元素半導体
に比べて電子移動度が高く、禁止帯幅も広く、また、直
接遷移を呈するという特徴を有している。
リコン（Si）やゲルマニウム（Ge）のような元素半導体
に比べて電子移動度が高く、禁止帯幅も広く、また、直
接遷移を呈するという特徴を有している。
化合物半導体のこのような特徴を利用した素子として、
赤外線発光ダイオード、半導体レーザ、超音波トランス
ジューサあるいはGaAsFETのように高速動作可能な素子
等が実現されている。そして、このような化合物半導体
素子を、安価で結晶性の優れたシリコンウエハ基板の上
に形成して高性能な複合LSIを作る試みが盛んである。
しかし、シリコン（Si）とヒ化ガリウム（GaAs）との間
には約４パーセントの格子不整合があるので、単に、シ
リコン単結晶基板上にヒ化ガリウム（GaAs）を堆積した
だけでは、欠陥の少ないGaAs層を形成することは難し
い。
赤外線発光ダイオード、半導体レーザ、超音波トランス
ジューサあるいはGaAsFETのように高速動作可能な素子
等が実現されている。そして、このような化合物半導体
素子を、安価で結晶性の優れたシリコンウエハ基板の上
に形成して高性能な複合LSIを作る試みが盛んである。
しかし、シリコン（Si）とヒ化ガリウム（GaAs）との間
には約４パーセントの格子不整合があるので、単に、シ
リコン単結晶基板上にヒ化ガリウム（GaAs）を堆積した
だけでは、欠陥の少ないGaAs層を形成することは難し
い。
そこで、従来より、以下のような方法でシリコン単結晶
基板とヒ化ガリウム（GaAs）との間の格子不整合を緩和
して、ヒ化ガリウム（GaAs）中の格子欠陥を減らす試み
がなされてきた。
基板とヒ化ガリウム（GaAs）との間の格子不整合を緩和
して、ヒ化ガリウム（GaAs）中の格子欠陥を減らす試み
がなされてきた。
ゲルマニウム（Ge）がヒ化ガリウム（GaAs）とほぼ
等しい格子定数を有していることに着目し、まず、シリ
コン単結晶基板上にゲルマニウム（Ge）層を形成し、そ
の上にヒ化ガリウム（GaAs）層を形成する方法（たとえ
ば、特開昭61−64119号公報参照）。
等しい格子定数を有していることに着目し、まず、シリ
コン単結晶基板上にゲルマニウム（Ge）層を形成し、そ
の上にヒ化ガリウム（GaAs）層を形成する方法（たとえ
ば、特開昭61−64119号公報参照）。
シリコン単結晶基板上に、まず、400℃ないし450℃
程度の低温で第１層目のヒ化ガリウム（GaAs）層を100
オングストロームないし200オングストローム程度に薄
く成長し、その上に引き続き、700℃ないし750℃で第２
層目のヒ化ガリウム（GaAs）層を形成し、第１層目のヒ
化ガリウム（GaAs）層中で格子不整合を緩和させる二段
階成長法（日本学術振興会第125委員会・第145委員会合
同研究資料第１頁〜第６頁参照）。
程度の低温で第１層目のヒ化ガリウム（GaAs）層を100
オングストロームないし200オングストローム程度に薄
く成長し、その上に引き続き、700℃ないし750℃で第２
層目のヒ化ガリウム（GaAs）層を形成し、第１層目のヒ
化ガリウム（GaAs）層中で格子不整合を緩和させる二段
階成長法（日本学術振興会第125委員会・第145委員会合
同研究資料第１頁〜第６頁参照）。
シリコン単結晶基板上に、まず、歪超格子を形成し
て格子不整合を緩和し、その上にヒ化ガリウム（GaAs）
層を形成する方法（日本学術振興会第125委員会・第145
委員会合同研究資料第12頁〜第17頁参照）。
て格子不整合を緩和し、その上にヒ化ガリウム（GaAs）
層を形成する方法（日本学術振興会第125委員会・第145
委員会合同研究資料第12頁〜第17頁参照）。
フッ化カルシウム（CaF2）等の絶縁層をシリコン単
結晶基板上にエピタキシャル成長させ、その上にヒ化ガ
リウム（GaAs）層を形成する方法（日本学術振興会第12
5委員会・第145委員会合同研究会資料第36頁〜第40頁参
照）。
結晶基板上にエピタキシャル成長させ、その上にヒ化ガ
リウム（GaAs）層を形成する方法（日本学術振興会第12
5委員会・第145委員会合同研究会資料第36頁〜第40頁参
照）。
ところで、上記の方法では、ゲルマニウム（Ge）がヒ
化ガリウム（GaAs）中へドープされて特性が変化するオ
ートドーピングの問題がある。
化ガリウム（GaAs）中へドープされて特性が変化するオ
ートドーピングの問題がある。
また、上記の２段階成長法を採用しても、ヒ化ガリウ
ム（GaAs）層中の転位密度は108cm-2とかなり大きな値
を有している。
ム（GaAs）層中の転位密度は108cm-2とかなり大きな値
を有している。
さらに、上記の方法では、シリコン単結晶基板の上
に、歪超格子を10層程度も形成する必要があり、半導体
装置の製造に時間がかかるうえに、製造工程も複雑にな
るという問題がある。
に、歪超格子を10層程度も形成する必要があり、半導体
装置の製造に時間がかかるうえに、製造工程も複雑にな
るという問題がある。
さらにまた、上記の方法では、絶縁層とヒ化ガリウム
（GaAs）との間の格子不整合の問題に関しては、現在の
ところ、未だ具体的な研究成果は発表されていない。
（GaAs）との間の格子不整合の問題に関しては、現在の
ところ、未だ具体的な研究成果は発表されていない。
（発明の目的） 本発明の目的は、安価で結晶性の優れたシリコンウエハ
を支持基板として用い、その上に格子欠陥の少ない高品
位なIII−Ｖ族もしくはII−VI族の化合物半導体層を堆
積することのできる半導体装置の製造方法を提供するこ
とである。
を支持基板として用い、その上に格子欠陥の少ない高品
位なIII−Ｖ族もしくはII−VI族の化合物半導体層を堆
積することのできる半導体装置の製造方法を提供するこ
とである。
（発明の構成） ところで、最近、単結晶シリコン基板中に酸素イオンを
注入し、単結晶シリコン基板の表面下に二酸化シリコン
（SiO2）層を形成し、その上のシリコン単結晶層を機能
デバイス形成用の活性領域として使うSOI（silicon on
insulator）技術、すなわちSIMOX（separation by impl
anted oxygen）技術がCMOS等の大規模LSIの素子分離技
術や宇宙線（放射線）に晒される人工衛星搭載用の半導
体デバイスの製造方法として注目されている。このSIMO
X技術では、シリコン単結晶基板中のSiO2層によりアイ
ソレートされるシリコン単結晶層は、機能デバイス形成
用の活性領域として使用するため、通常、数千オングス
トローム以上の厚みに形成されている。換言すれば、酸
素イオンの打込み条件として、SiO2層がそのような深さ
に形成されるような条件を設定している。その場合シリ
コン単結晶基板に酸素イオンを注入していくと、シリコ
ン基板中に上記SiO2層が形成されるが、このSiO2層とそ
の上のシリコン単結晶層との間には、O/Siの比が２に満
たない領域が存在し、この領域にはSiO2の微粒子やSiOx
（ｘ＜２）が混在する遷移領域が形成される。すなわ
ち、シリコン単結晶基板表面から深さ方向に、単結晶Si
−多結晶Si−酸化物の構造となり、単結晶Siと多結晶Si
の界面は双晶となる。この双晶と多結晶Siの領域が遷移
層である。
注入し、単結晶シリコン基板の表面下に二酸化シリコン
（SiO2）層を形成し、その上のシリコン単結晶層を機能
デバイス形成用の活性領域として使うSOI（silicon on
insulator）技術、すなわちSIMOX（separation by impl
anted oxygen）技術がCMOS等の大規模LSIの素子分離技
術や宇宙線（放射線）に晒される人工衛星搭載用の半導
体デバイスの製造方法として注目されている。このSIMO
X技術では、シリコン単結晶基板中のSiO2層によりアイ
ソレートされるシリコン単結晶層は、機能デバイス形成
用の活性領域として使用するため、通常、数千オングス
トローム以上の厚みに形成されている。換言すれば、酸
素イオンの打込み条件として、SiO2層がそのような深さ
に形成されるような条件を設定している。その場合シリ
コン単結晶基板に酸素イオンを注入していくと、シリコ
ン基板中に上記SiO2層が形成されるが、このSiO2層とそ
の上のシリコン単結晶層との間には、O/Siの比が２に満
たない領域が存在し、この領域にはSiO2の微粒子やSiOx
（ｘ＜２）が混在する遷移領域が形成される。すなわ
ち、シリコン単結晶基板表面から深さ方向に、単結晶Si
−多結晶Si−酸化物の構造となり、単結晶Siと多結晶Si
の界面は双晶となる。この双晶と多結晶Siの領域が遷移
層である。
これに対し、本願の発明者等は、SIMOX技術により、シ
リコン単結晶基板中にSiO2層を形成したときに、シリコ
ン単結晶基板は、上記したように、その表面から深さ方
向に、単結晶Si−多結晶Si一酸化物の構造となり、単結
晶Siと多結晶Siの界面が双晶となっており、この双晶を
含む領域が結晶のミスフィット転移を終端しやすくなっ
ているという基板構造に着目して、本発明をなすに至っ
たものである。
リコン単結晶基板中にSiO2層を形成したときに、シリコ
ン単結晶基板は、上記したように、その表面から深さ方
向に、単結晶Si−多結晶Si一酸化物の構造となり、単結
晶Siと多結晶Siの界面が双晶となっており、この双晶を
含む領域が結晶のミスフィット転移を終端しやすくなっ
ているという基板構造に着目して、本発明をなすに至っ
たものである。
すなわち、本発明は、シリコン単結晶基板の表面上に機
能デバイス形成用の化合物半導体を結晶成長させて半導
体装置を製造するに際し、イオン注入法により上記シリ
コン単結晶基板に酸素イオンを注入し、これをアニール
することによりシリコン単結晶基板の表面下の内部に埋
込みの二酸化シリコン層を形成して上記シリコン単結晶
基板の表面から深さ方向に単結晶シリコンから多結晶シ
リコンへと移行する上記化合物半導体の結晶成長時のミ
スフィット転移終端用の遷移領域を形成する工程と、上
記シリコン基板の表面にIII−Ｖ族化合物半導体層もし
くはII−VI族化合物半導体層を堆積する工程とからなる
ことを特徴とする。
能デバイス形成用の化合物半導体を結晶成長させて半導
体装置を製造するに際し、イオン注入法により上記シリ
コン単結晶基板に酸素イオンを注入し、これをアニール
することによりシリコン単結晶基板の表面下の内部に埋
込みの二酸化シリコン層を形成して上記シリコン単結晶
基板の表面から深さ方向に単結晶シリコンから多結晶シ
リコンへと移行する上記化合物半導体の結晶成長時のミ
スフィット転移終端用の遷移領域を形成する工程と、上
記シリコン基板の表面にIII−Ｖ族化合物半導体層もし
くはII−VI族化合物半導体層を堆積する工程とからなる
ことを特徴とする。
上記遷移領域は結晶のミスフィット転移を終端しやすい
状態になっている。このように、下側に遷移領域が形成
された薄いシリコン単結晶層の上にGaAs等の化合物半導
体の結晶を成長させたとき、その結晶成長時に発生する
ミスフィット転移は上記遷移領域中で終端され、GaAs等
の化合物半導体中での格子欠陥の発生が抑えられる。
状態になっている。このように、下側に遷移領域が形成
された薄いシリコン単結晶層の上にGaAs等の化合物半導
体の結晶を成長させたとき、その結晶成長時に発生する
ミスフィット転移は上記遷移領域中で終端され、GaAs等
の化合物半導体中での格子欠陥の発生が抑えられる。
（発明の効果） 本発明によれば、SiO2層によりアイソレートされた、下
部にシリコンの単結晶から多結晶へと移行する遷移領域
を有する極く薄いシリコン単結晶層の上に化合物半導体
層を結晶成長させるようにしたので、化合物半導体層を
結晶成長させる時の加熱もしくはアニールにより、化合
物半導体中で発生する格子不整合の殆どあるいは一部が
上記シリコン単結晶層内にて緩和され、格子欠陥が低減
された高品位な化合物半導体層をシリコン基板上に得る
ことができる。この結果、発光・受光特性を持った化合
物半導体素子とシリコン素子を一体に形成できて高性能
な複合化集積回路の構成が可能となる。
部にシリコンの単結晶から多結晶へと移行する遷移領域
を有する極く薄いシリコン単結晶層の上に化合物半導体
層を結晶成長させるようにしたので、化合物半導体層を
結晶成長させる時の加熱もしくはアニールにより、化合
物半導体中で発生する格子不整合の殆どあるいは一部が
上記シリコン単結晶層内にて緩和され、格子欠陥が低減
された高品位な化合物半導体層をシリコン基板上に得る
ことができる。この結果、発光・受光特性を持った化合
物半導体素子とシリコン素子を一体に形成できて高性能
な複合化集積回路の構成が可能となる。
（実施例） 以下、添付の図面を参照して本発明の実施例を説明す
る。
る。
まず、第１図に示すように、半導体装置の基板となるシ
リコン単結晶基板１を用意する。そして、イオン注入法
により、このシリコン単結晶基板１にその表面から酸素
イオンをイオン注入法により大量に注入する。
リコン単結晶基板１を用意する。そして、イオン注入法
により、このシリコン単結晶基板１にその表面から酸素
イオンをイオン注入法により大量に注入する。
その後、これをアニールすることにより、第２図に示す
ように、シリコン単結晶基板１の表面下の内部に、埋込
みの二酸化シリコン（SiO2）層２を形成する。O/Siの比
が２に満たない上記SiO2層２の上側および下側の領域に
は、SiO2の微粒子やSiOx（ｘ＜２）の混在する遷移層３
および４が夫々形成される。そして、シリコン単結晶基
板１の表面には薄いシリコン単結晶層５がとり残され
る。上記シリコン単結晶層５の厚さは、酸素イオンの注
入時の加速電圧およびドーズ量によって制御することが
できる。上記シリコン単結晶層５の厚さは1000オングス
トローム以下に選ばれる。
ように、シリコン単結晶基板１の表面下の内部に、埋込
みの二酸化シリコン（SiO2）層２を形成する。O/Siの比
が２に満たない上記SiO2層２の上側および下側の領域に
は、SiO2の微粒子やSiOx（ｘ＜２）の混在する遷移層３
および４が夫々形成される。そして、シリコン単結晶基
板１の表面には薄いシリコン単結晶層５がとり残され
る。上記シリコン単結晶層５の厚さは、酸素イオンの注
入時の加速電圧およびドーズ量によって制御することが
できる。上記シリコン単結晶層５の厚さは1000オングス
トローム以下に選ばれる。
以上の工程は、既に述べたように、SIMOX法として周知
であるが、SIMOX法は、通常、シリコン単結晶基板中のS
iO2層によりアイソレートされた数千オングストローム
以上の厚さを有する機能デバイス形成用のシリコン単結
晶層を形成するために用いられる。
であるが、SIMOX法は、通常、シリコン単結晶基板中のS
iO2層によりアイソレートされた数千オングストローム
以上の厚さを有する機能デバイス形成用のシリコン単結
晶層を形成するために用いられる。
次に、上記シリコン単結晶層５の上に、第３図に示すよ
うに、化合物半導体層としてヒ化ガリウムの単結晶層６
を、MBE（molecular beam epitaxy）法、MOCVD（metal
organic chemical vapor deposition）法、VPE（vapor
phase epitaxy）法、LPE（liquid phase epitaxy）法、
もしくはECR（electron cyclotron resonance）法等の
エピタキシャル成長法により成長させる。
うに、化合物半導体層としてヒ化ガリウムの単結晶層６
を、MBE（molecular beam epitaxy）法、MOCVD（metal
organic chemical vapor deposition）法、VPE（vapor
phase epitaxy）法、LPE（liquid phase epitaxy）法、
もしくはECR（electron cyclotron resonance）法等の
エピタキシャル成長法により成長させる。
このようにすれば、ヒ化ガリウムの単結晶層６の結果成
長時の加熱もしくは第２図のアニール工程によって起こ
るヒ化ガリウム（GaAs）の単結晶層６の格子不整合を著
しく低減させることができる。これは、シリコン単結晶
層３と、SiO2層２との間の界面には、既に述べたよう
に、単結晶シリコンから多結晶シリコンへとミスフィッ
ト転移を終端しやすい状態になっているためであると考
えられる。よってヒ化ガリウム（GaAs）の単結晶層６の
成長時に発生するミスフィット転移も大部分、上記シリ
コン単結晶層５中で終端され、ヒ化ガリウム（GaAs）の
単結晶層６中での格子欠陥発生が抑えられる。
長時の加熱もしくは第２図のアニール工程によって起こ
るヒ化ガリウム（GaAs）の単結晶層６の格子不整合を著
しく低減させることができる。これは、シリコン単結晶
層３と、SiO2層２との間の界面には、既に述べたよう
に、単結晶シリコンから多結晶シリコンへとミスフィッ
ト転移を終端しやすい状態になっているためであると考
えられる。よってヒ化ガリウム（GaAs）の単結晶層６の
成長時に発生するミスフィット転移も大部分、上記シリ
コン単結晶層５中で終端され、ヒ化ガリウム（GaAs）の
単結晶層６中での格子欠陥発生が抑えられる。
現在、ヒ化ガリウムの単結晶のウエハの直径は、実用段
階のもので３インチどまりであり、製造技術の確立して
いるシリコンの単結晶のウエハに比較して、価格も非常
に高い。これは、ヒ化ガリウムのバルク単結晶成長にお
いて種々の未解決の問題があり、直径が大きく品質の高
いヒ化ガリウムの単結晶のウエハが得られないためであ
る。しかし、上記実施例の方法によれば、シリコンウエ
ハの直径に応じた直径を有する、シリコンウエハに支持
されたヒ化ガリウムの単結晶層を有するウエハを安価に
製造できる。
階のもので３インチどまりであり、製造技術の確立して
いるシリコンの単結晶のウエハに比較して、価格も非常
に高い。これは、ヒ化ガリウムのバルク単結晶成長にお
いて種々の未解決の問題があり、直径が大きく品質の高
いヒ化ガリウムの単結晶のウエハが得られないためであ
る。しかし、上記実施例の方法によれば、シリコンウエ
ハの直径に応じた直径を有する、シリコンウエハに支持
されたヒ化ガリウムの単結晶層を有するウエハを安価に
製造できる。
また、ヒ化ガリウムのウエハは非常にもろく、割れやす
く、これによっても、ウエハの直径を大きくするのは困
難であるが、シリコンウエハを用いる上記実施例方法に
よれば、このようなウエハ強度の問題も少なく、既存の
シリコン用加工設備がそのまま使用できるという利点も
ある。
く、これによっても、ウエハの直径を大きくするのは困
難であるが、シリコンウエハを用いる上記実施例方法に
よれば、このようなウエハ強度の問題も少なく、既存の
シリコン用加工設備がそのまま使用できるという利点も
ある。
なお、上記ヒ化ガリウム（GaAs）の単結晶層６を、400
℃ないし450℃程度の低温で成長させた後、700℃ないし
750℃程度の温度で成長させる２段階成長法により形成
すれば、上記格子欠陥の発生をさらに少なくすることが
できる。
℃ないし450℃程度の低温で成長させた後、700℃ないし
750℃程度の温度で成長させる２段階成長法により形成
すれば、上記格子欠陥の発生をさらに少なくすることが
できる。
化合物半導体として、上記のようなIII−Ｖ族の化合物
半導体であるヒ化ガリウム（GaAs）の単結晶層６の他
に、InP,GaAlAs,等のIII−Ｖ化合物半導体もしくはZnSe
等のII−XI族化合物半導体を使用することもできる。
半導体であるヒ化ガリウム（GaAs）の単結晶層６の他
に、InP,GaAlAs,等のIII−Ｖ化合物半導体もしくはZnSe
等のII−XI族化合物半導体を使用することもできる。
また、シリコン単結晶基板１の一部にSIMOX法と選択成
長技術を用いることにより、シリコン単結晶基板１の上
にシリコンとその他の化合物半導体を混載した多機能半
導体装置が実現できる。
長技術を用いることにより、シリコン単結晶基板１の上
にシリコンとその他の化合物半導体を混載した多機能半
導体装置が実現できる。
第１図、第２図および第３図は夫々本発明に係る半導体
装置の製造方法の一実施例の製造工程の説明図である。 １…シリコン単結晶基板、２…SiO2層、3,4…遷移層、
５…シリコン単結晶層、６…ヒ化ガリウムの単結晶層。
装置の製造方法の一実施例の製造工程の説明図である。 １…シリコン単結晶基板、２…SiO2層、3,4…遷移層、
５…シリコン単結晶層、６…ヒ化ガリウムの単結晶層。
Claims (1)
- 【請求項１】シリコン単結晶基板の表面上に機能デバイ
ス形成用の化合物半導体を結晶成長させて半導体装置を
製造するに際し、イオン注入法により上記シリコン単結
晶基板に酸素イオンを注入し、これをアニールすること
によりシリコン単結晶基板の表面下の内部に埋込みの二
酸化シリコン層を形成して上記シリコン単結晶基板の表
面から深さ方向に単結晶シリコンから多結晶シリコンへ
と移行する上記化合物半導体の結晶成長時のミスフィッ
ト転移終端用の遷移領域を形成する工程と、上記シリコ
ン基板の表面にIII−Ｖ族化合物半導体層もしくはII−V
I族化合物半導体層を堆積する工程とからなることを特
徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62193578A JPH0766922B2 (ja) | 1987-07-29 | 1987-07-29 | 半導体装置の製造方法 |
| US07/239,337 US4845044A (en) | 1987-07-29 | 1988-07-28 | Producing a compound semiconductor device on an oxygen implanted silicon substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62193578A JPH0766922B2 (ja) | 1987-07-29 | 1987-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6433936A JPS6433936A (en) | 1989-02-03 |
| JPH0766922B2 true JPH0766922B2 (ja) | 1995-07-19 |
Family
ID=16310330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62193578A Expired - Lifetime JPH0766922B2 (ja) | 1987-07-29 | 1987-07-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4845044A (ja) |
| JP (1) | JPH0766922B2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5104823A (en) * | 1988-03-31 | 1992-04-14 | Northern Telecom Limited | Monolithic integration of optoelectronic and electronic devices |
| US5160492A (en) * | 1989-04-24 | 1992-11-03 | Hewlett-Packard Company | Buried isolation using ion implantation and subsequent epitaxial growth |
| FR2655774A1 (fr) * | 1989-12-08 | 1991-06-14 | Thomson Csf | Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication. |
| US5049522A (en) * | 1990-02-09 | 1991-09-17 | Hughes Aircraft Company | Semiconductive arrangement having dissimilar, laterally spaced layer structures, and process for fabricating the same |
| JP2557546B2 (ja) * | 1990-03-30 | 1996-11-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5281834A (en) * | 1990-08-31 | 1994-01-25 | Motorola, Inc. | Non-silicon and silicon bonded structure and method of manufacture |
| FR2774511B1 (fr) * | 1998-01-30 | 2002-10-11 | Commissariat Energie Atomique | Substrat compliant en particulier pour un depot par hetero-epitaxie |
| US6068928A (en) * | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
| US6211095B1 (en) | 1998-12-23 | 2001-04-03 | Agilent Technologies, Inc. | Method for relieving lattice mismatch stress in semiconductor devices |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6392257B1 (en) | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| EP1290733A1 (en) | 2000-05-31 | 2003-03-12 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
| AU2001277001A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6559471B2 (en) | 2000-12-08 | 2003-05-06 | Motorola, Inc. | Quantum well infrared photodetector and method for fabricating same |
| US20020096683A1 (en) | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030071327A1 (en) | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US8889530B2 (en) * | 2003-06-03 | 2014-11-18 | The Research Foundation Of State University Of New York | Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate |
| WO2004109775A2 (en) * | 2003-06-03 | 2004-12-16 | The Research Foundation Of State University Of New York | Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate |
| US7202124B2 (en) * | 2004-10-01 | 2007-04-10 | Massachusetts Institute Of Technology | Strained gettering layers for semiconductor processes |
| DE102009007625A1 (de) * | 2008-11-14 | 2010-05-20 | Osram Opto Semiconductors Gmbh | Verbundsubstrat für einen Halbleiterchip |
| JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331964A (en) * | 1976-09-06 | 1978-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Production of semiconductor substrates |
| US4509990A (en) * | 1982-11-15 | 1985-04-09 | Hughes Aircraft Company | Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates |
| JPS61188927A (ja) * | 1985-02-15 | 1986-08-22 | Sharp Corp | 化合物半導体装置 |
| US4774205A (en) * | 1986-06-13 | 1988-09-27 | Massachusetts Institute Of Technology | Monolithic integration of silicon and gallium arsenide devices |
| JPH06164119A (ja) * | 1992-11-25 | 1994-06-10 | Toshiba Corp | 印刷配線板 |
-
1987
- 1987-07-29 JP JP62193578A patent/JPH0766922B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-28 US US07/239,337 patent/US4845044A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4845044A (en) | 1989-07-04 |
| JPS6433936A (en) | 1989-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766922B2 (ja) | 半導体装置の製造方法 | |
| US5391515A (en) | Capped anneal | |
| US5081062A (en) | Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies | |
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| EP0447327B1 (en) | Heterostructure semiconductor device | |
| US4885614A (en) | Semiconductor device with crystalline silicon-germanium-carbon alloy | |
| US5281283A (en) | Group III-V compound crystal article using selective epitaxial growth | |
| US6372981B1 (en) | Semiconductor substrate, solar cell using same, and fabrication methods thereof | |
| US4699688A (en) | Method of epitaxially growing gallium arsenide on silicon | |
| US20090035921A1 (en) | Formation of lattice-tuning semiconductor substrates | |
| EP0352472A2 (en) | Heteroepitaxy of lattice-mismatched semiconductor materials | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
| US4935385A (en) | Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| US5084409A (en) | Method for patterned heteroepitaxial growth | |
| WO2013078807A1 (zh) | 单片集成具有晶格失配的晶体模板及其制作方法 | |
| US5363793A (en) | Method for forming crystals | |
| JPH01722A (ja) | 半導体基材の製造方法 | |
| US5653802A (en) | Method for forming crystal | |
| US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
| CA1333248C (en) | Method of forming crystals | |
| US5254211A (en) | Method for forming crystals | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JPH11233440A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 13 |