[go: up one dir, main page]

JPH0766398A - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置

Info

Publication number
JPH0766398A
JPH0766398A JP5211322A JP21132293A JPH0766398A JP H0766398 A JPH0766398 A JP H0766398A JP 5211322 A JP5211322 A JP 5211322A JP 21132293 A JP21132293 A JP 21132293A JP H0766398 A JPH0766398 A JP H0766398A
Authority
JP
Japan
Prior art keywords
type
region
drain
source
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5211322A
Other languages
English (en)
Inventor
美朝 ▲高▼橋
Yoshitomo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5211322A priority Critical patent/JPH0766398A/ja
Publication of JPH0766398A publication Critical patent/JPH0766398A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】ゲート電極のエッジ部のドレイン電界集中を防
ぎ、ドレイン・ソース間耐圧の向上を図るとともに、ゲ
ート酸化膜の信頼性向上を目的とする。 【構成】横型半導体装置のゲート電極のドレイン側のエ
ッジ部の直下の半導体基盤表面部に、基板と反対導電型
の不純物領域を設け、ゲート電極のエッジ部へのドレイ
ン電界の集中を防ぐ。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は横型半導体装置の特性改
善に関し、特にドレイン・ソース間及びドレイン・ゲー
ト間の高耐圧化に関する。
【０００２】
【従来の技術】従来の横型半導体装置は図２に示す様に
Ｎ型基板１の表面側にゲート酸化膜３、ゲート電極４、
Ｐ型ベース領域５、Ｎ+ ソース領域７、Ｎ+ ドレイン領
域８、ソース電極９、ドレイン電極１０が選択的に形成
され、さらにＰ型ベース領域５とＮ+ ドレイン領域８と
の間には電界緩和層としてのＰ型領域６が設けられてい
た。（例えば特開昭５６−４５０７４号公報）また従来
の縦型半導体装置を図３に示すが、Ｎ型基板１の表面側
にそれぞれ対象的にフィールド酸化膜２、ゲート酸化膜
３、ゲート電極４、Ｐ型ベース領域５、Ｎ+ ソース領域
７、ソース電極９が選択的に形成され、さらにＰ型ベー
ス領域５に挟まれたＮ型基板１の表面にはやはりガード
リングとしてのＰ型領域６が設けられていた。（例えば
特開昭５７−１１５８６７）
【発明が解決しようとする課題】これらの従来の半導体
装置ではガードリングとしてのＰ型拡散領域６は有して
いるもののゲート電極４のエッジ部には形成されていな
い。 このため半導体装置がオフしている時はゲート電
極４のエッジ部にドレインからの電界が集中し、ドレイ
ン・ソース間の耐圧がが劣化し（ゲート・ソース間はゼ
ロバイアス）、またゲート酸化膜の信頼性が低下すると
いう問題点があった。
【０００３】
【課題を解決するための手段】本発明の半導体装置では
ゲート電極４のエッジ部へのドレイン電界の集中を防ぐ
ためゲート電極４のエッジ部直下のＮ型基板１の表面に
Ｐ型領域６を有している。
【０００４】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のＮ型半導体装置の断面図
である。
【０００５】ドレイン・ソース間耐圧が６０Ｖの場合、
Ｎ型基板１は約５．６×１０15／ｃｍ3 程度にリンがド
ープされた厚さ約４４０μｍのシリコン基板が用いられ
る。
【０００６】厚さ約０．６μｍのフィールド酸化膜２、
厚さ約０．０５μｍのゲート酸化膜３、厚さ約０．６μ
ｍでリンが約５×１０19／ｃｍ3 程度ドープされたポリ
シリコンのゲート電極４を順次、選択的に形成した後、
Ｐ型ベース領域５を加速電圧約５０ｋｅＶ、ドーズ量約
８×１０13／ｃｍ2 のボロンのイオン注入と１２００℃
約１時間の押し込みにより形成する。
【０００７】Ｐ型領域６は加速電圧が５０ｋｅＶ、ドー
ズ量が１×１０12〜１×１０15／ｃｍ2 のボロンのイオ
ン注入、Ｎ+ 型ソース領域７及びＮ+ 型ドレイン電極８
は加速電圧が約７０ｋｅＶ、ドーズ量が約５×１０15／
ｃｍ2 のリンのイオン注入が行われ、その後９５０℃約
３０分の押込みによりＰ型領域６、Ｎ+ 型ソース領域
７、Ｎ+ 型ドレイン領域８が形成される。この後層間絶
縁膜１１を形成しコンタクト穴をあけ、ソース電極９お
よびドレイン電極１０が選択的に形成される。
【０００８】なお横方向の寸法を最小にするため通常は
Ｐ型ベース領域５、Ｎ+ 型ソース領域７、Ｐ型領域６の
ゲート電極４の下部の領域はゲート電極４をマスクとし
たセルファラインで形成される。
【０００９】また本実施例ではＮ型基板１としたが、集
積回路等の応用の場合では半導体基板１はＰ型基板に形
成されたＮ型ウェルでもよく、さらに各種分離技術を用
いたＮ型分離層でも良い。
【００１０】
【発明の効果】以上説明したように本発明はゲート電極
のドレイン側のエッジ部直下のＮ型基板１の表面部にＰ
型領域６を有しているためドレイン電界はこのＰ型領域
６で終端するためゲート電極端部には集中しないためド
レイン・ソース間の耐圧劣化は起こらず、またこのため
ゲート酸化膜３の信頼性劣化も抑えられる。
【００１１】一例としてＮ型１Ωｃｍのの抵抗率（リン
濃度約５．６×１０15／ｃｍ3 ）を有する基板で試作し
た所、従来製造では約４０Ｖのドレイン・ソース間耐圧
だったのに対し本発明の構造では約８０Ｖのドレイン・
ソース間耐圧が得られ約２倍に向上した。またゲートバ
イアステスト（温度１５０℃、ドレイン・ソース間ショ
ートでゲートに電圧を印加）ゲート酸化膜が０．０５μ
ｍの厚さの場合、従来構造ではＶGSS ＝±２０Ｖ、１０
００H の評価で不良数が１５ｐ／２０ｐだったのに対
し、本発明の構造では同一条件で不良数が０ｐ／２０ｐ
と大幅に改善された。
【図面の簡単な説明】
【図１】本発明の一実施例の断面図。
【図２】従来技術の断面図。
【図３】従来技術の断面図。
【符号の説明】
１ Ｎ型基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ ｐ型ベース領域 ６ ｐ型領域 ７ Ｎ+ 型ソース領域 ８ Ｎ+ 型ドレイン領域 ９ ソース電極 １０ ドレイン電極 １１ 層間絶縁膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型半導体基板の表面に形成され
    た第２導電型のベース領域と、この第２導電型のベース
    領域の中に形成された第１導電型のソース領域とこの第
    ２導電型のベース領域と横方向に間隔を取った第１導電
    型の高濃度のドレイン領域と、ソース領域、ベース領
    域、ドレイン領域にゲート酸化膜を介して形成されたゲ
    ート電極からなる横型半導体装置に於て、ゲート電極の
    ベース領域と反対端下部の第１導電型半導体基板の表面
    部に第２導電型の領域を設けた事を特徴とした横型半導
    体装置。
JP5211322A 1993-08-26 1993-08-26 高耐圧半導体装置 Pending JPH0766398A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5211322A JPH0766398A (ja) 1993-08-26 1993-08-26 高耐圧半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5211322A JPH0766398A (ja) 1993-08-26 1993-08-26 高耐圧半導体装置

Publications (1)

Publication Number Publication Date
JPH0766398A true JPH0766398A (ja) 1995-03-10

Family

ID=16604038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5211322A Pending JPH0766398A (ja) 1993-08-26 1993-08-26 高耐圧半導体装置

Country Status (1)

Country Link
JP (1) JPH0766398A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
JP2008066508A (ja) * 2006-09-07 2008-03-21 New Japan Radio Co Ltd 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56110264A (en) * 1980-02-04 1981-09-01 Oki Electric Ind Co Ltd High withstand voltage mos transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56110264A (en) * 1980-02-04 1981-09-01 Oki Electric Ind Co Ltd High withstand voltage mos transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
JP2008066508A (ja) * 2006-09-07 2008-03-21 New Japan Radio Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
JP4604241B2 (ja) 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7569900B2 (en) Silicon carbide high breakdown voltage semiconductor device
JPH0783119B2 (ja) 電界効果トランジスタ
US6963109B2 (en) Semiconductor device and method for manufacturing the same
JPH05283705A (ja) 半導体装置及びその製造方法
JP3642768B2 (ja) 横型高耐圧半導体装置
JPH0786580A (ja) 高耐圧半導体装置
US6451645B1 (en) Method for manufacturing semiconductor device with power semiconductor element and diode
JPH11284178A (ja) 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置
JP2004207492A (ja) 半導体素子の製造方法
JP3997886B2 (ja) 炭化珪素半導体装置の製造方法
JPH0766398A (ja) 高耐圧半導体装置
US5143859A (en) Method of manufacturing a static induction type switching device
US5215936A (en) Method of fabricating a semiconductor device having a lightly-doped drain structure
JP2884787B2 (ja) 半導体装置
JP3869581B2 (ja) 半導体装置およびその製法
US5264381A (en) Method of manufacturing a static induction type switching device
JPH10242456A (ja) 横型絶縁ゲートバイポーラトランジスタ
JP2003332577A (ja) 半導体装置及びその製造方法
JP2836575B2 (ja) 半導体装置とその製造方法
KR100279263B1 (ko) 에스오아이 반도체 소자 및 그 제조방법
JPH03120836A (ja) 半導体装置
JPH09213954A (ja) 縦型ｍｏｓトランジスタ及び静電誘導トランジスタ及びトレンチ構造のｍｏｓトランジスタ、及び、縦型半導体装置の製造方法
JPH07183498A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960206