JPH0754340B2 - IC measuring device - Google Patents
IC measuring deviceInfo
- Publication number
- JPH0754340B2 JPH0754340B2 JP61038650A JP3865086A JPH0754340B2 JP H0754340 B2 JPH0754340 B2 JP H0754340B2 JP 61038650 A JP61038650 A JP 61038650A JP 3865086 A JP3865086 A JP 3865086A JP H0754340 B2 JPH0754340 B2 JP H0754340B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- address
- digital signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002950 deficient Effects 0.000 description 33
- 238000006243 chemical reaction Methods 0.000 description 23
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000010792 warming Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、IC（集積回路）から出力されるパルス幅や周
波数などを測定することにより、ICの良品，不良品の判
定等に使用するIC測定装置に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention is used for determining a good product or a defective product of an IC by measuring a pulse width or a frequency output from an IC (integrated circuit). IC measuring device
＜従来技術＞ 従来のこの種のIC測定装置を第３図に示す。<Prior Art> FIG. 3 shows a conventional IC measuring device of this type.
第３図において、１はIC、２はクロックパルスCLを出力
する発振回路、３はIC1の出力と発振回路２の出力とを
入力するANDゲート、４はIC1の出力のパルス幅や周波数
をカウントするカウンタ回路、５はカウンタ回路４から
出力されるデジタル信号S2をアナログ信号S3に変換する
D/A変換回路である。D/A変換回路５のアナログ出力はDC
テスタ（図示せず）によって読み取られるように構成さ
れている。In FIG. 3, 1 is an IC, 2 is an oscillation circuit that outputs a clock pulse CL, 3 is an AND gate that inputs the output of IC1 and the output of the oscillation circuit 2, and 4 is the pulse width and frequency of the output of IC1. The counter circuit 5 for converting converts the digital signal S 2 output from the counter circuit 4 into an analog signal S 3 .
It is a D / A conversion circuit. The analog output of D / A conversion circuit 5 is DC
It is configured to be read by a tester (not shown).
第４図に示すように、発振回路２からのクロックパルス
CLは常時的に出力されているため、IC1からパルス信号P
Sが出力されている期間ＴのみANDゲート３が導通し、そ
の出力信号S1の周波数はクロックパルスCLの周波数と同
一となる。As shown in FIG. 4, clock pulses from the oscillation circuit 2
Since CL is always output, pulse signal P
Only during the period T in which S is output, the AND gate 3 becomes conductive, and the frequency of its output signal S 1 becomes the same as the frequency of the clock pulse CL.
カウンタ回路４は、出力信号S1のパルスを１つずつカウ
ンタ回路４でカウントし、出力信号S1の最後のパルスの
カウントが終了すると、そのカウント値に対応したデジ
タル信号S2を出力した後、初期化する。このデジタル信
号S2は、IC1からのパルス信号PSの出力期間即ちパルス
幅Ｔに対応した情報をもつ。即ち、パルス幅Ｔが大きい
ほどデジタル信号S2のデジタル値は大きくなる。The counter circuit 4 counts the pulses of the output signal S 1 one by one, and after counting the last pulse of the output signal S 1 outputs a digital signal S 2 corresponding to the count value. ,initialize. The digital signal S 2 has information corresponding to the output period of the pulse signal PS from the IC 1, that is, the pulse width T. That is, the larger the pulse width T, the larger the digital value of the digital signal S 2 .
D/A変換回路５は、このデジタル信号S2を入力し、その
デジタル値に対応した大きさのアナログ信号S3に変換し
て出力する。The D / A conversion circuit 5 inputs this digital signal S 2 , converts it into an analog signal S 3 having a magnitude corresponding to the digital value, and outputs it.
DCテスタは、このアナログ信号S3を読み取って基準値と
比較し、基準値を超えるときにはIC1が不良品であるこ
とを示す信号を出力し、基準値以下のときにはIC1が良
品であることを示す信号を出力する。The DC tester reads this analog signal S 3 and compares it with a reference value, and when it exceeds the reference value, it outputs a signal indicating that IC1 is a defective product, and when it is below the reference value, it indicates that IC1 is a good product. Output a signal.
＜発明が解決しようとする問題点＞ しかしながら、このような構成を有する従来例には、次
のような問題点がある。<Problems to be Solved by the Invention> However, the conventional example having such a configuration has the following problems.
（イ）デジタル信号S2からアナログ信号S3への変換を高
精度にするためには、非常に高価なD/A変換回路５を使
用しなければならない。(B) In order to convert the digital signal S 2 into the analog signal S 3 with high accuracy, the D / A conversion circuit 5 which is very expensive must be used.
また、D/A変換回路５には、OPアンプや専用電源回路な
どの周辺回路が必要で、それらが比較的複雑な構成であ
るので、全体としてコストがかなり高いものとなってい
る。Further, the D / A conversion circuit 5 requires peripheral circuits such as an OP amplifier and a dedicated power supply circuit, and these have a relatively complicated configuration, so that the cost as a whole is considerably high.
（ロ）駆動初期において、D/A変換回路５を構成する抵
抗の温度特性の関係から、ウォーミングアップにかなり
の時間がかかる。また、D/A変換回路５は、D/A変換のた
めの積分回路を内蔵しているが、動作中において、この
積分回路の安定にかなりの時間がかかる。従って、高速
判定がむずかしい。(B) At the initial stage of driving, it takes a considerable amount of time to warm up due to the temperature characteristics of the resistors forming the D / A conversion circuit 5. Further, the D / A conversion circuit 5 has a built-in integration circuit for D / A conversion, but it takes a considerable time to stabilize the integration circuit during operation. Therefore, high speed determination is difficult.
＜発明の目的＞ 本発明は、従来例のこのような問題点を解消し、 コストダウンと高速判定とを図ることを目的とする。<Object of the Invention> An object of the present invention is to solve the problems of the conventional example, and to achieve cost reduction and high-speed determination.
＜問題点を解決するための手段＞ 本発明は、上記の目的を達成するために、次のような構
成をとる。<Means for Solving Problems> The present invention has the following configurations in order to achieve the above object.
即ち、本発明のIC測定装置は、 ICからのパルス信号を入力して、そのパルス幅または周
波数をカウントし、そのカウント値に応じたデジタル信
号を出力するカウンタ回路と、 ICの良，不良をその程度とともに示すデータが格納さ
れ、前記カウンタ回路からのデジタル信号によってアド
レスが指定され、そのアドレスのデータを出力するROM とを備えたものである。That is, the IC measuring device according to the present invention inputs a pulse signal from the IC, counts the pulse width or frequency of the pulse signal, and outputs a digital signal corresponding to the count value. The ROM stores data indicating the degree of the data, an address is designated by a digital signal from the counter circuit, and the data of the address is output.
ここで、「IC」とはLSIなどを含む広義の集積回路、「R
OM」とは読み出し専用メモリのことである。Here, “IC” means an integrated circuit in a broad sense including LSI and the like, “R”.
“OM” is read-only memory.
＜作用＞ この構成による作用は、次の通りである。<Operation> The operation of this configuration is as follows.
（ｉ）ROMには、例えば、カウンタ回路からのデジタル
信号のデシタル値が所定値以下のときには、そのデジタ
ル信号のデジタル値が指定するアドレスそれぞれに、良
品をランク分けしたデータ、即ち、良品であることを良
品の程度ともに示すデータが格納されている。一方、デ
ジタル値が所定値を超えるときには、そのデジタル信号
がデジタル値が指定するアドレスそれぞれに、不良品を
ランク分けしたデータ、即ち、不良品であることを不良
品の程度とともに示すデータが格納されているとする
（ただし、この関係は、逆であってもよい）。カウンタ
回路は、ICからの出力信号のパルスを１つずつカウント
し、そのカウントが終了すると、そのカウント値に対応
したデジタル信号をアドレス信号としてROMに出力す
る。ROMは、そのアドレス信号（デジタル信号）によっ
て指定されたアドレスに格納されているデータを出力す
る。(I) In the ROM, for example, when the digital value of the digital signal from the counter circuit is less than or equal to a predetermined value, non-defective products are ranked according to the addresses designated by the digital value of the digital signal, that is, non-defective products. Data indicating that the quality is good is stored. On the other hand, when the digital value exceeds the predetermined value, the data in which the defective signal is classified into ranks, that is, the data indicating the defective product together with the degree of the defective product, is stored in each address specified by the digital value of the digital signal. (However, this relationship may be reversed). The counter circuit counts the pulses of the output signal from the IC one by one, and when the count ends, outputs a digital signal corresponding to the count value to the ROM as an address signal. The ROM outputs the data stored at the address designated by the address signal (digital signal).
例えば、デジタル信号（アドレス信号）のデジタル値が
所定値以下のときには、そのデジタル信号（アドレス信
号）は、良品を示すデータが格納されている範囲のアド
レスを指定する。さらには、デジタル値がどの範囲であ
るかにより、良品の程度を示す個別のアドレスを指定す
る。従って、ROMからは、ICが良品であることを良品の
程度とともに示すデータが出力される。For example, when the digital value of the digital signal (address signal) is less than or equal to a predetermined value, the digital signal (address signal) specifies an address in a range in which data indicating a non-defective product is stored. Furthermore, an individual address indicating the level of non-defective product is specified depending on the range of the digital value. Therefore, the ROM outputs data indicating that the IC is a good product along with the degree of the good product.
逆に、デジタル信号（アドレス信号）のデジタル値が所
定値を超えるときには、そのデジタル信号）は、不良品
を示すデータが格納されている範囲のアドレスを指定す
る。さらには、デジタル値がどの範囲であるかにより、
不良品の程度の示す個別のアドレスを指定する。従っ
て、ROMからは、不良品であることを不良品の程度とと
もに示すデータが出力される。On the contrary, when the digital value of the digital signal (address signal) exceeds the predetermined value, the digital signal specifies an address in the range in which the data indicating the defective product is stored. Furthermore, depending on the range of the digital value,
Specify an individual address that indicates the degree of defective products. Therefore, the ROM outputs data indicating that the product is defective together with the degree of the defective product.
（ii）ROMは、カウンタ回路が出力するデジタル信号
を、良品であることをその程度とともに示すデータ、あ
るいは不良品であることをその程度とともに示すデータ
に変換するが、ROMによるこの変換の精度は、従来例の
高精度なD/A変換回路による変換と比較して遜色のない
ものである。それでいて、ROMは、D/A変換回路に比べて
コストが低廉である。しかも、ROMには、D/A変換回路が
必要とした複雑で高価な周辺回路を必要としない。(Ii) The ROM converts the digital signal output from the counter circuit into data indicating that the product is a good product with its degree or data indicating that the product is a defective product with its degree. The accuracy of this conversion by the ROM is , Which is comparable to the conversion by the highly accurate D / A conversion circuit of the conventional example. Still, the ROM is less expensive than the D / A conversion circuit. Moreover, the ROM does not require the complicated and expensive peripheral circuits required by the D / A conversion circuit.
（iii）ROMの場合、従来のD/A変換回路にみられたよう
なウォーミングアップ時間の問題や、積分回路の安定化
時間の問題などがなく、良品，不良品の判定が高速に行
われる。(Iii) In the case of a ROM, there is no problem of warming up time or the problem of stabilization time of the integrating circuit, which is found in the conventional D / A conversion circuit, and a good product or a defective product can be determined at high speed.
＜実施例＞ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。<Example> Hereinafter, an example of the present invention is described in detail based on a drawing.
第１図は本発明の一実施例に係るIC測定装置のブロック
回路図である。FIG. 1 is a block circuit diagram of an IC measuring device according to an embodiment of the present invention.
従来例に係る第３図と同様、第１図においても、１はI
C、２はクロックパルスCLを出力する発振回路、３はIC1
の出力と発振回路２の出力とを入力するANDゲート、４
はIC1の出力のパルス幅や周波数をカウントするカウン
タ回路である。Similar to FIG. 3 according to the conventional example, 1 in FIG. 1 is I.
C, 2 are oscillator circuits that output clock pulses CL, 3 is IC1
AND gate for inputting the output of the
Is a counter circuit that counts the pulse width and frequency of the output of IC1.
本発明では従来例のD/A変換回路５に代えてROM（読み出
し専用メモリ）６を用い、このROM6にカウンタ回路４か
らのデジタル信号S2を入力し、良品を示すデータD1群と
あるいは不良品を示すデータD2群をDCテスタ（図示せ
ず）によって読み取らせるように構成している。In the present invention, a ROM (read-only memory) 6 is used in place of the D / A conversion circuit 5 of the conventional example, and the digital signal S 2 from the counter circuit 4 is input to this ROM 6 to obtain a data D 1 group indicating a non-defective product or The data D 2 group indicating defective products is read by a DC tester (not shown).
ROM6は、ある一群のアドレスに良品であることを示すデ
ータD1群が格納されている。これらデータD1群は、良品
の程度によってランク分けされた複数のデータからなっ
ており、これらデータは前記一群のアドレスそれぞれに
個別的に格納されている。また、他の一群のアドレスは
不良品であることを示すデータD2群が格納されている。
これらデータD2群は、不良品の程度によってランク分け
された複数のデータからなっており、これらデータは前
記他の一群のアドレスそれぞれに個別的に格納されてい
る。The ROM 6 stores a group of data D 1 indicating that it is a non-defective product at a certain group of addresses. The data D 1 group is composed of a plurality of data ranked according to the grade of non-defective products, and these data are individually stored in the addresses of the one group. In addition, the other group of addresses stores data D 2 group indicating that the address is defective.
The data D 2 group is composed of a plurality of data ranked according to the degree of defective products, and these data are individually stored in the respective addresses of the other group.
ROM6のメモリ構成をさらに詳細に述べる。このROM6は、
良・不良の判断の基準となるメモリ内容だけではなく、
良・不良の程度によってランク分けされたメモリ内容を
備えている。すなわち、良品の閾値が所定値（設計値）
に対して±５％以内であったと仮定する。この場合、良
品をさらに分類し、所定値に対して±１％以内の範囲、
±２％以内の範囲、±３％以内の範囲、±４％以内の範
囲、良品限度一杯の±５％以内の範囲といったように、
良品をさらに細かく分類したデータを前記一群のアドレ
スにそれぞれ個別的に格納しておく。一方、不良品をさ
らに分類し、所定値に対して±８％の範囲、±10％の範
囲、±15％の範囲、±20％の範囲、±20％以上の範囲と
いったように、不良品をさらに細かく分類したデータを
前記他の一群のアドレスにそれぞれ個別的に格納してお
く。The memory configuration of ROM6 will be described in more detail. This ROM6 is
Not only the memory contents that are the criteria for good / bad judgment,
The memory contents are ranked according to the degree of goodness and badness. That is, the threshold for non-defective products is a predetermined value (design value)
Is within ± 5%. In this case, non-defective products are further classified, and within ± 1% of the specified value,
Within ± 2%, within ± 3%, within ± 4%, within ± 5% of the good product limit, etc.
Data obtained by further classifying non-defective products is individually stored in the group of addresses. On the other hand, defective products are further classified into defective products such as ± 8% range, ± 10% range, ± 15% range, ± 20% range, and ± 20% range or more with respect to a predetermined value. The data obtained by further subdividing is stored in the other group of addresses individually.
そして、良品を示すデータD1群が格納されたアドレス
は、カウンタ回路４からのデジタル信号S2のデジタル値
が所定値以下のときに指定される。さらには、各アドレ
スはデジタル値の値の範囲に応じて個別的に指定され
る。一方、不良品を示すデータD2群が格納されたアドレ
ス群はデジタル信号S2のデジタル値が所定値を超えると
きに指定される。さらには、各アドレスはデジタル値の
値の範囲に応じて個別的に指定される。The address in which the data D 1 group indicating the non-defective product is stored is designated when the digital value of the digital signal S 2 from the counter circuit 4 is less than or equal to a predetermined value. Further, each address is individually designated according to the value range of the digital value. On the other hand, the address group in which the data D 2 group indicating the defective product is stored is designated when the digital value of the digital signal S 2 exceeds a predetermined value. Further, each address is individually designated according to the value range of the digital value.
その他の構成は従来例と同様であるので、同一部分，同
一部品に同一符号を付すにとどめ、説明を省略する。Since other configurations are similar to those of the conventional example, the same reference numerals are given to the same portions and the same parts, and the description thereof will be omitted.
次に、この実施例の動作を第２図に基づいて説明する。Next, the operation of this embodiment will be described with reference to FIG.
このIC測定装置の駆動を開始すると、ROM6は、従来例の
D/A変換回路５とは違って直ちに動作可能な状態に移行
する。When driving of this IC measuring device is started, ROM6 is
Unlike the D / A conversion circuit 5, it immediately shifts to an operable state.
そして、従来例の場合と同様、発振回路２からのクロッ
クパルスCLは常時的に出力されているため、IC1からパ
ルス信号PSが出力されいる期間ＴのみANDゲート３が導
通し、その出力信号S1の周波数はクロックパルスCLの周
波数と同一となる。As in the case of the conventional example, since the clock pulse CL from the oscillation circuit 2 is constantly output, the AND gate 3 becomes conductive only during the period T during which the pulse signal PS is output from the IC1, and its output signal S The frequency of 1 becomes the same as the frequency of the clock pulse CL.
カウンタ回路４は、出力信号S1のパルスを１つずつカウ
ンタ回路４でカウントし、出力信号S1の最後のパルスの
カウントが終了すると、そのカウント値に対応したデジ
タル信号S2を出力した後、初期化する。このデジタル信
号S2は、IC1からのパルス信号PSの出力期間即ちパルス
幅Ｔに対応した情報をもつ。即ち、パルス幅Ｔが大きい
ほどデジタル信号S2のデジタル値は大きくなる。The counter circuit 4 counts the pulses of the output signal S 1 one by one, and after counting the last pulse of the output signal S 1 outputs a digital signal S 2 corresponding to the count value. ,initialize. The digital signal S 2 has information corresponding to the output period of the pulse signal PS from the IC 1, that is, the pulse width T. That is, the larger the pulse width T, the larger the digital value of the digital signal S 2 .
デジタル信号S2は、そのデジタル値に対応してROM6にお
けるアドレスを指定する。具体的には、デジタル信号S2
のデジタル値が所定値以下という条件下では、良品を示
すデータD1群が格納されたアドレスを指定する。さらに
は、アドレスは、デジタル値の値の範囲に応じて個別的
に指定される。このようにしてアドレスを指定されたRO
M6は、デジタル値が所定値に対して±１％以内の範囲、
±２％以内の範囲、±３％以内の範囲、±４％以内の範
囲、良品限度一杯の±５％以内の範囲といったように、
良品をさらに細かく分類したデータを出力する。The digital signal S 2 specifies an address in the ROM 6 corresponding to the digital value. Specifically, the digital signal S 2
Under the condition that the digital value of is less than or equal to a predetermined value, the address at which the data D 1 group indicating a non-defective product is stored is designated. Further, the address is individually specified according to the range of the digital value. RO addressed in this way
M6 is a range where the digital value is within ± 1% of the specified value,
Within ± 2%, within ± 3%, within ± 4%, within ± 5% of the good product limit, etc.
Outputs data that classifies non-defective products in more detail.
一方、デジタル信号S2のデジタル値が所定値以上という
条件下では、不良品を示すデータD2群が格納されたアド
レスを指定する。さらには、アドレスは、デジタル値の
値の範囲に応じて個別的に指定される。このようにして
アドレスを指定されたROM6は、デジタル値が所定値に対
して±８％以内の範囲、±10％以内の範囲、±15％以内
の範囲、±20％以内の範囲、±20％以上の範囲といった
ように、不良品をさらに細かく分類したデータを出力す
る。On the other hand, under the condition that the digital value of the digital signal S 2 is equal to or larger than the predetermined value, the address where the data D 2 group indicating the defective product is stored is designated. Further, the address is individually specified according to the range of the digital value. The ROM6 whose address is specified in this way has a digital value within a range of ± 8%, ± 10%, ± 15%, ± 20%, ± 20 of the predetermined value. Outputs data that further classifies defective products, such as a range of% or more.
なお、ROM6の出力形態をパラレルデータとする場合に
は、ROM6の出力ラインを複数ラインとすればよい。When the output form of the ROM 6 is parallel data, the output line of the ROM 6 may be a plurality of lines.
DCテスタは、ROM6からの入力信号に応じてIC1の良・不
良をその程度（所定値の何％以内の範囲等）とともに示
す信号を出力する。The DC tester outputs a signal indicating whether the IC1 is good or bad together with the degree (range within a certain percentage, etc.) according to the input signal from the ROM6.
ROM6がデジタル信号S2をICの状態を示すデータD1群,D2
群に変換する速度は、積分回路を含んだ従来例のD/A変
換回路５に比べて遥かに速い。従って、DCテスタにおけ
る良品，不良品の判定も高速に行われる。ROM6 sends the digital signal S 2 to the data D 1 group, D 2 indicating the IC state
The conversion speed to the group is much faster than that of the conventional D / A conversion circuit 5 including the integration circuit. Therefore, the DC tester can quickly determine whether the product is good or bad.
ところで、上記実施例では、ROM6の出力をDCテスタで読
み取るように構成しているが、これに代えて、発光ダイ
オードを点灯または点滅させるように構成してもよい。By the way, in the above embodiment, the output of the ROM 6 is read by the DC tester, but instead of this, the light emitting diode may be turned on or blinked.
＜発明の効果＞ 本発明によれば、次の効果が発揮される。<Effects of the Invention> According to the present invention, the following effects are exhibited.
（ａ）ICからの出力信号に対応したカウンタ回路からの
デジタル信号を良品，不良品のデータに変換するのにRO
Mを用いているから、その変換の精度は、従来例の高精
度なD/A変換回路による変換と比較して遜色のないもの
となり、しかも、ROMは、D/A変換回路に比べてコストが
低廉である上にD/A変換回路が必要とした複雑で高価な
周辺回路を必要としない。(A) RO for converting the digital signal from the counter circuit corresponding to the output signal from the IC into the data of good product and defective product
Since M is used, the accuracy of the conversion is comparable to that of the conventional high-precision D / A conversion circuit, and ROM costs less than the D / A conversion circuit. It is inexpensive and does not require the complicated and expensive peripheral circuits required by the D / A conversion circuit.
従って、全体として従来例に比べてかなりのコストダウ
ンを図ることができる。Therefore, as a whole, a considerable cost reduction can be achieved as compared with the conventional example.
（ｂ）ROMの場合、従来のD/A変換回路にみられたような
ウォーミングアップ時間の問題や、積分回路の安定化時
間の問題などがなく、良品，不良品の判定を従来例に比
べて高速化することができる。(B) In the case of ROM, there is no problem of warm-up time and stabilization time of the integration circuit, which are found in conventional D / A conversion circuits. It can speed up.
（ｃ）良・不良を、その程度に応じてさらに細かく分類
できるので、ICの詳細な判定データを得ることができ
る。(C) Since good and bad can be further classified according to their degree, detailed judgment data of the IC can be obtained.
第１図および第２図は本発明の一実施例に係り、第１図
はIC測定装置のブロック回路図、第２図はタイムチャー
トである。また、第３図および第４図は従来例に係り、
第３図はIC測定装置のブロック回路図、第４図はタイム
チャートである。 １……IC ４……カウンタ回路 ６……ROM1 and 2 relate to an embodiment of the present invention. FIG. 1 is a block circuit diagram of an IC measuring device, and FIG. 2 is a time chart. Also, FIGS. 3 and 4 relate to a conventional example,
FIG. 3 is a block circuit diagram of the IC measuring device, and FIG. 4 is a time chart. 1 ... IC 4 ... Counter circuit 6 ... ROM
Claims (1)
ス幅または周波数カウントし、そのカウント値に応じた
デジタル信号を出力するカウンタ回路と、 各アドレスに、ICの良，不良をその程度とともに示すデ
ータが格納され、前記カウンタ回路からのデジタル信号
によってアドレスが指定され、そのアドレスのデータを
出力するROMとを備えたIC測定装置。1. A counter circuit which inputs a pulse signal from an IC, counts its pulse width or frequency, and outputs a digital signal corresponding to the count value, and a good or bad IC to each address And an ROM for storing the data indicated by the above, specifying an address by a digital signal from the counter circuit, and outputting the data of the address.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038650A JPH0754340B2 (en) | 1986-02-24 | 1986-02-24 | IC measuring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038650A JPH0754340B2 (en) | 1986-02-24 | 1986-02-24 | IC measuring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62195569A JPS62195569A (en) | 1987-08-28 |
| JPH0754340B2 true JPH0754340B2 (en) | 1995-06-07 |
Family
ID=12531128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61038650A Expired - Fee Related JPH0754340B2 (en) | 1986-02-24 | 1986-02-24 | IC measuring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754340B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009216614A (en) * | 2008-03-12 | 2009-09-24 | Toyo Electric Mfg Co Ltd | Timing tester for circuit board |
| JP7002378B2 (en) * | 2018-03-19 | 2022-01-20 | 株式会社東芝 | Digital time converter and information processing equipment |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5495141A (en) * | 1978-01-13 | 1979-07-27 | Mitsubishi Electric Corp | Fault detector |
-
1986
- 1986-02-24 JP JP61038650A patent/JPH0754340B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62195569A (en) | 1987-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001547B1 (en) | Test device and method for testing electronic device and semiconductor device having the test device | |
| JPH0754340B2 (en) | IC measuring device | |
| JP3712537B2 (en) | Temperature detection circuit, temperature detection circuit calibration method, and semiconductor memory device | |
| JPH05215791A (en) | Voltage drop detection circuit | |
| US4560889A (en) | Automatic clear circuit | |
| JP3438342B2 (en) | Pulse phase difference encoding circuit | |
| US4172384A (en) | Temperature measuring apparatus | |
| JP2582648B2 (en) | Power supply voltage monitoring device | |
| JPH0720195A (en) | Semiconductor integrated circuit device | |
| JP2009276174A (en) | Measurement method, measurement program, and measuring device | |
| GB2059078A (en) | Improvements in or relating to phase sequence indicators | |
| EP0513826A2 (en) | Method for measuring AC specifications of microprocessor | |
| JPH0599756A (en) | Detector for temperature | |
| JPH0567683A (en) | Identification circuit | |
| JP3509339B2 (en) | Current generation circuit in signal processing IC | |
| JPS6230114Y2 (en) | ||
| JPS5888672A (en) | Input threshold voltage automatic measurement circuit | |
| JPS623442B2 (en) | ||
| JPH0749422Y2 (en) | Voltage monitoring circuit | |
| JPH0529938A (en) | Controller | |
| JPS62614B2 (en) | ||
| KR910007690B1 (en) | Computer-based ohmmeter | |
| JPH03232192A (en) | Semiconductor storage device | |
| SE446232B (en) | DEVICE FOR SETTING A NUMBER INDICATOR | |
| KR950004950Y1 (en) | Signal inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |