[go: up one dir, main page]

JPH0746478A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPH0746478A
JPH0746478A JP5176671A JP17667193A JPH0746478A JP H0746478 A JPH0746478 A JP H0746478A JP 5176671 A JP5176671 A JP 5176671A JP 17667193 A JP17667193 A JP 17667193A JP H0746478 A JPH0746478 A JP H0746478A
Authority
JP
Japan
Prior art keywords
character
pattern
memory
specific
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5176671A
Other languages
Japanese (ja)
Inventor
Takashi Nakatani
孝 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5176671A priority Critical patent/JPH0746478A/en
Publication of JPH0746478A publication Critical patent/JPH0746478A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

PURPOSE:To save a storage capacity of a character memory by providing an area storing information designating a frame added to a character to a display memory designating the displayed character. CONSTITUTION:A display memory 2 stores information designating a frame added to a character simultaneously with character designation information sent from an input circuit 1. A 4-bit area, for example is provided to each character information for storing frame information and each bit is made corresponding to four sides of a frame. In the case of displaying the character, the character designation information from the display memory 2 is fed to a character memory 3 and frame information therefrom is fed to a pattern generating circuit 12. A synthesis circuit 6 synthesizes a font pattern of the character and frame generated by the character memory 3 and the pattern generating circuit 12 and gives the result to an output circuit 8 as a dot pattern.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はテレビジョン受像機、ビ
デオ再生装置等のディスプレイにキャラクタを表示する
画像表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device for displaying characters on a display such as a television receiver and a video reproducing device.

【0002】[0002]

【従来の技術】図8は従来の画像表示装置のブロック図
である。図中1は入力回路である。入力回路1は外部か
ら入力される内容がアドレス指定データかキャラクタ指
定データかを判断し、アドレス指定データの場合はこれ
をアドレス制御回路5へ与え、アドレス制御回路5がこ
のデータを記憶する。一方キャラクタ指定データの場合
はアドレス制御回路5に記憶されているアドレスが指定
する表示用メモリ2(RAM 製)の番地へこのデータを書
き込む。表示用メモリ2が記憶するキャラクタ指定デー
タによりROM からなるキャラクタメモリ3に記憶されて
いる複数のキャラクタのフォントパターンから1つのキ
ャラクタのフォントパターンが指定される。
2. Description of the Related Art FIG. 8 is a block diagram of a conventional image display device. In the figure, 1 is an input circuit. The input circuit 1 determines whether the content input from the outside is address designation data or character designation data, and if it is address designation data, it is given to the address control circuit 5, and the address control circuit 5 stores this data. On the other hand, in the case of character designation data, this data is written to the address of the display memory 2 (made of RAM) designated by the address stored in the address control circuit 5. The character designating data stored in the display memory 2 is used to designate a font pattern of one character from the font patterns of a plurality of characters stored in the character memory 3 including the ROM.

【0003】タイミング発生回路7は外部から入力され
る水平同期信号及び垂直同期信号に同期したドットクロ
ックを発生するものである。表示用メモリ2からの読出
しの場合、アドレス制御回路5はタイミング発生回路7
が発生したドットクロックに同期して表示用メモリ2の
番地を指定し、表示用メモリ2はキャラクタ指定データ
をキャラクタメモリ3へ与える。セレクト回路4はタイ
ミング発生回路7が発生したドットクロックに同期して
キャラクタのフォントパターンの水平方向の1行分のパ
ラレルデータを選択し、シフト回路9はこのパラレルデ
ータをシリアルデータに変換する。
The timing generating circuit 7 generates a dot clock synchronized with a horizontal synchronizing signal and a vertical synchronizing signal input from the outside. In the case of reading from the display memory 2, the address control circuit 5 uses the timing generation circuit 7
The address of the display memory 2 is designated in synchronization with the dot clock generated, and the display memory 2 gives the character designation data to the character memory 3. The select circuit 4 selects parallel data for one horizontal line of the character font pattern in synchronization with the dot clock generated by the timing generation circuit 7, and the shift circuit 9 converts the parallel data into serial data.

【0004】図9はキャラクタ“A”を例にとりセレク
ト回路4がキャラクタメモリ3に記憶されているキャラ
クタ“A”のフォントパターンの9行目のパラレルデー
タを選択し、シフト回路9がこのパラレルデータをシリ
アルデータに変換する過程を示す。出力回路8はシフト
回路9により与えられたシリアルデータを図示しないデ
ィスプレイに適合したキャラクタ画像信号に変換してデ
ィスプレイへ出力する。表示用メモリ2及びキャラクタ
メモリ3の読出しは1クロック分あればできるので、空
き時間が発生し、前述した外部よりキャラクタ指定デー
タが入力される場合、この空き時間は表示用メモリ2へ
の書込みに使用する。つまり表示用メモリ2へのデータ
の書込み及び読出しは時分割で行われる。
In FIG. 9, the character "A" is taken as an example, the select circuit 4 selects the parallel data on the ninth line of the font pattern of the character "A" stored in the character memory 3, and the shift circuit 9 selects the parallel data. The process of converting to serial data is shown. The output circuit 8 converts the serial data given by the shift circuit 9 into a character image signal suitable for a display (not shown) and outputs it to the display. Since it is possible to read the display memory 2 and the character memory 3 for one clock, when the empty time occurs and the character designating data is input from the outside as described above, this empty time is required for writing to the display memory 2. use. That is, writing and reading of data to and from the display memory 2 are performed in a time division manner.

【0005】図10はこのような装置を用いてキャラクタ
を含む表を表示する画像の表示例を示す。このような表
示を行う一方法としてキャラクタメモリ3に記憶されて
いるキャラクタにワクを組合せたものを必要な場所に組
合せて表示する。例えば図11は右にワクの1辺が付いて
いるキャラクタ、上及び右にワクの2辺が付いているキ
ャラクタなど1つのキャラクタ“A”についてワクなし
を含めて16通りあることを示しており、他のキャラクタ
についてもすべて16通り必要である。
FIG. 10 shows a display example of an image for displaying a table including characters by using such a device. As one method of performing such display, a combination of characters and characters stored in the character memory 3 is combined and displayed at a necessary place. For example, FIG. 11 shows that there are 16 types of one character “A” including a character with one side of the frame on the right and a character with two sides of the frame on the top and the right, including no frame. , For all other characters, 16 patterns are required.

【0006】[0006]

【発明が解決しようとする課題】このような従来の画像
表示装置では、キャラクタメモリ3の記憶容量がキャラ
クタのみの表示を行う場合の16倍必要となり、表示用メ
モリ2の記憶容量もパターン付きキャラクタを指定する
のに4ビット追加する必要があるという問題点があっ
た。本発明はこの問題点に鑑みなされたものであって、
表示用メモリに特定の情報を格納し、前記特定の情報を
特定のパターン(前述の例ではワク)に変換し、特定の
パターン付きキャラクタを表示することにより、キャラ
クタメモリの記憶容量を小さくすることができる画像表
示装置を提供することを第1の目的とする。
In such a conventional image display device, the storage capacity of the character memory 3 is required to be 16 times as large as that in the case of displaying only characters, and the storage capacity of the display memory 2 is also the character with pattern. There is a problem in that it is necessary to add 4 bits to specify. The present invention has been made in view of this problem,
To reduce the storage capacity of the character memory by storing specific information in the display memory, converting the specific information into a specific pattern (Waku in the above example), and displaying a character with a specific pattern. A first object of the present invention is to provide an image display device capable of performing the above.

【0007】さらに表示用メモリに特定の情報の一部を
格納し、該特定の情報の一部を特定のパターンに変換
し、残りの特定のパターンに対応する罫線を生成し、特
定のパターン付きキャラクタを表示することにより、表
示用メモリ及びキャラクタメモリの記憶容量を小さくす
ることができる画像表示装置を提供することを第2の目
的とする。
Further, a part of the specific information is stored in the display memory, a part of the specific information is converted into a specific pattern, and a ruled line corresponding to the remaining specific pattern is generated to add a specific pattern. A second object is to provide an image display device capable of reducing the storage capacity of the display memory and the character memory by displaying the character.

【0008】更にROM に多種類の特定のパターンを格納
してあり、特定のパターン付きキャラクタを表示するこ
とにより、多種類の特定のパターン付きキャラクタを表
示することができる画像表示装置を提供することを第3
の目的とする。更に、RAM に多種類の特定のパターンを
格納し、特定のパターン付きキャラクタを表示すること
により、多種類の特定のパターンを登録し、多種類の特
定のパターン付きキャラクタを表示することができる画
像表示装置を提供することを第4の目的とする。
Further, there is provided an image display device in which various kinds of specific patterns are stored in a ROM and by displaying the characters having specific patterns, it is possible to display various kinds of specific patterned characters. The third
The purpose of. Furthermore, by storing various types of specific patterns in RAM and displaying specific types of characters, it is possible to register multiple types of specific patterns and display multiple types of specific patterned characters. A fourth object is to provide a display device.

【0009】[0009]

【課題を解決するための手段】第1発明に係る画像表示
装置は、前記表示用メモリが前記キャラクタを指定する
データ毎に特定の情報を記憶する領域を有し、パターン
発生回路が前記特定の情報から特定のパターンを発生
し、合成回路が前記キャラクタのフォントパターン及び
前記特定のパターンを合成する構成としてあることを特
徴とする。
In the image display device according to the first invention, the display memory has an area for storing specific information for each data designating the character, and the pattern generating circuit has the specific information. It is characterized in that a specific pattern is generated from the information, and the synthesizing circuit synthesizes the font pattern of the character and the specific pattern.

【0010】第2発明に係る画像表示装置は、前記表示
用メモリが前記キャラクタを指定するデータ毎に特定の
情報を記憶する領域を有し、パターン発生回路が前記特
定の情報から特定のパターンを発生し、合成回路が前記
キャラクタのフォントパターン及び前記特定のパターン
を合成することにより特定のパターン付きキャラクタを
生成し、罫線発生回路がキャラクタを表示させる位置に
表示させるべき特定の罫線を発生し、前記特定の罫線及
び前記特定のパターン付きキャラクタを表示する構成と
してあることを特徴とする。
In the image display device according to the second aspect of the invention, the display memory has an area for storing specific information for each data designating the character, and the pattern generating circuit generates a specific pattern from the specific information. Generated, a synthesizing circuit generates a character with a specific pattern by synthesizing the font pattern of the character and the specific pattern, generating a specific ruled line to be displayed at a position where the ruled line generating circuit displays the character, It is characterized in that it is configured to display the specific ruled line and the specific patterned character.

【0011】第3発明に係る画像表示装置は、ROM から
なるパターンメモリが特定のパターンを格納してあり、
前記表示用メモリが前記パターンメモリに格納してある
特定のパターンを指定するデータを記憶し、合成回路が
前記キャラクタのフォントパターンと前記特定のパター
ンとを合成する構成としてあることを特徴とする。
In the image display device according to the third aspect of the invention, the pattern memory including the ROM stores a specific pattern,
The display memory stores data for designating a specific pattern stored in the pattern memory, and a synthesizing circuit synthesizes the font pattern of the character and the specific pattern.

【0012】第4発明に係る画像表示装置は、RAM から
なるパターンメモリに特定のパターンを格納させ、前記
表示用メモリが前記パターンメモリに格納してある特定
のパターンを指定するデータを記憶し、合成回路が前記
キャラクタのフォントパターンと前記特定のパターンと
を合成する構成としてあることを特徴とする。
An image display device according to a fourth aspect of the present invention stores a specific pattern in a pattern memory including a RAM, and the display memory stores data designating the specific pattern stored in the pattern memory, The synthesizing circuit is configured to synthesize the font pattern of the character and the specific pattern.

【0013】[0013]

【作用】第1発明にあっては、特定の情報を記憶する領
域がキャラクタ指定データ毎に表示用メモリに与えられ
ており、パターン発生回路が前記特定の情報から特定の
パターンを生成し、合成回路がキャラクタのフォントパ
ターン及び特定のパターンを合成する構成としているの
で、ワクの辺の情報からパターンとしてワクを生成する
ことによりキャラクタを含む表を表示することが可能と
なる。
According to the first aspect of the invention, the area for storing the specific information is provided to the display memory for each character designating data, and the pattern generating circuit generates a specific pattern from the specific information and synthesizes the specific pattern. Since the circuit is configured to synthesize the font pattern of the character and the specific pattern, it is possible to display the table including the characters by generating the waku as the pattern from the information of the side of the waku.

【0014】第2発明にあっては、特定の情報を記憶す
る領域がキャラクタ指定データ毎に表示用メモリに与え
られており、パターン発生回路が前記特定の情報から特
定のパターンを生成し、合成回路がキャラクタのフォン
トパターン及び特定のパターンを合成することにより特
定のパターン付きキャラクタを生成し、罫線発生回路が
発生する罫線及び前記特定のパターン付きキャラクタを
出力する構成としているのでワクの辺の情報からパター
ンとして生成されたワクと前記罫線の組合せによりキャ
ラクタを含む表を表示することが可能となる。
In the second aspect of the invention, the area for storing the specific information is provided to the display memory for each character designating data, and the pattern generating circuit generates a specific pattern from the specific information and synthesizes the specific pattern. The circuit generates a character with a specific pattern by synthesizing a font pattern of the character and a specific pattern, and the ruled line generation circuit outputs the ruled line and the character with the specific pattern. It is possible to display a table including characters by combining the frame generated as a pattern with the ruled line.

【0015】第3発明にあっては、ROM からなるパター
ンメモリが多種類の特定のパターンを格納しており、合
成回路がキャラクタのフォントパターン及び前記特定の
パターンを合成する構成としているので、そのパターン
としての多数の線種のワクパターンを用いることにより
多種類の特定のパターン付きキャラクタを表示すること
が可能となる。
According to the third aspect of the invention, the pattern memory comprising the ROM stores various kinds of specific patterns, and the composition circuit is adapted to combine the character font pattern and the specific pattern. It is possible to display many kinds of specific patterned characters by using a lot of line-type patterns as patterns.

【0016】第4発明にあっては、RAM からなるパター
ンメモリに多種類の特定のパターンを記憶させ合成回路
がキャラクタのフォントパターン及び前記特定のパター
ンを合成する構成としているので、パターンメモリに多
数の線種のワクパターンを書き込み、このワクパターン
を用いることにより多種類の特定のパターン登録し、多
種類の特定のパターン付きキャラクタを表示するとこが
可能となる。
According to the fourth aspect of the present invention, since a large number of specific patterns are stored in the pattern memory composed of RAM and the synthesizing circuit synthesizes the character font pattern and the specific pattern, a large number of patterns are stored in the pattern memory. It is possible to write a wack pattern of the line type, register various types of specific patterns by using this wack pattern, and display many types of characters with specific patterns.

【0017】[0017]

【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図1は第1発明に係る画像表示装
置の実施例を示すブロック図である。入力回路1は外部
から入力される内容がアドレス指定データかキャラクタ
指定データかを判断し、アドレス指定データである場合
はこれをアドレス制御回路5へ与え、アドレス制御回路
5はこのデータを記憶する。一方キャラクタ指定データ
である場合はアドレス制御回路5に記憶されているアド
レスが指定する表示用メモリ(RAM 製)2の番地へこの
データを書き込む。表示用メモリ2にはキャラクタ指定
データ毎にあと4ビット分の領域を夫々設けてあり、こ
の領域に入力回路1からキャラクタ指定データと同時的
に与えられるワク情報を記憶する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments. FIG. 1 is a block diagram showing an embodiment of an image display device according to the first invention. The input circuit 1 judges whether the content input from the outside is address designation data or character designation data, and if it is address designation data, it is given to the address control circuit 5, and the address control circuit 5 stores this data. On the other hand, if the data is character designation data, this data is written to the address of the display memory (made of RAM) 2 designated by the address stored in the address control circuit 5. The display memory 2 is provided with an area for four more bits for each character designating data, and in this area, work information given simultaneously with the character designating data from the input circuit 1 is stored.

【0018】例えば図2に示すようにこの4ビットのワ
ク情報の最上位ビットに“1”が格納されている場合、
ワクの4辺のうちの下の1辺を表示するためのワクデー
タを出力することを意味する。つぎに図2に示すように
4ビットのうちの他の3ビットは最下位ビットから順次
各ビットは右,上,左の各辺に対応する。表示用メモリ
2が記憶するキャラクタ指定データによりROM からなる
キャラクタメモリ3に記憶されている複数のキャラクタ
のフォントパターンから1つのキャラクタのフォントパ
ターンが指定される。外部から入力される水平同期信号
及び垂直同期信号に同期して、タイミング発生回路7は
ドットクロックを発生する。
For example, as shown in FIG. 2, when "1" is stored in the most significant bit of this 4-bit work information,
This means outputting the work data for displaying the lower one of the four sides of the work. Next, as shown in FIG. 2, the other 3 bits out of the 4 bits sequentially correspond to the right, upper and left sides from the least significant bit. The character designating data stored in the display memory 2 is used to designate a font pattern of one character from the font patterns of a plurality of characters stored in the character memory 3 including the ROM. The timing generating circuit 7 generates a dot clock in synchronization with a horizontal synchronizing signal and a vertical synchronizing signal input from the outside.

【0019】表示用メモリ2からの読出しの場合、アド
レス制御回路5はこのドットクロックに同期して表示用
メモリ2の番地を指定し、表示用メモリ2はキャラクタ
指定データをキャラクタメモリ3へ与えるとともに、4
ビットのワク情報をパターン発生回路12へ与える。キャ
ラクタメモリ3は指定されたキャラクタのフォントパタ
ーンをセレクト回路4へ与え、セレクト回路4は表示さ
せるべき位置に対応したドットクロックに同期してキャ
ラクタのフォントパターンの水平方向の1行分のパラレ
ルデータを選択する。
When reading from the display memory 2, the address control circuit 5 designates the address of the display memory 2 in synchronization with this dot clock, and the display memory 2 gives the character designation data to the character memory 3. Four
The bit work information is given to the pattern generation circuit 12. The character memory 3 supplies the font pattern of the designated character to the selection circuit 4, and the selection circuit 4 synchronizes the horizontal data of one line in the horizontal direction of the character font pattern in synchronization with the dot clock corresponding to the position to be displayed. select.

【0020】また、パターン発生回路12は表示させるべ
き位置に対応したドットクロックに同期して前述の4ビ
ットのワク情報からワクデータを生成し、このワクデー
タを合成回路6へ与える。合成回路6はドットクロック
に同期してキャラクタのフォントパターンとワクデータ
とを合成する。図2はキャラクタメモリ3が記憶してい
るキャラクタ“A”のフォントパターン及びこのキャラ
クタ“A”のフォントパターンとパターン発生回路12が
生成したワクデータとを合成したワク付きキャラクタの
フォントパターンを示す。
Further, the pattern generation circuit 12 generates work data from the above 4-bit work information in synchronization with the dot clock corresponding to the position to be displayed, and supplies this work data to the synthesis circuit 6. The synthesizing circuit 6 synthesizes the character font pattern and the work data in synchronization with the dot clock. FIG. 2 shows a font pattern of the character "A" stored in the character memory 3 and a font pattern of a character with a blank which is a combination of the font pattern of the character "A" and the blank data generated by the pattern generation circuit 12.

【0021】図2に示す例では全ビットに“1”が格納
されているのでワクの4辺を表示することを示してい
る。なお、この実施例では表示用メモリ2のワク情報を
格納する領域の各ビットに“1”が格納されている場合
はワクデータを生成し、表示用メモリ2のワク情報を格
納する領域の各ビットに“0”が格納されている場合は
ワクデータを生成しない構成としてあるが、逆に表示用
メモリ2のワク情報を格納する領域の各ビットに“0”
が格納されている場合はワクデータを生成し、表示用メ
モリ2のワク情報を格納する領域の各ビットに“1”が
格納されている場合にワクデータを生成しないこととし
てよい。このようにして必要なところにワクを表示する
ために表示用メモリ2の必要な領域のところにワク情報
を書き込むことにより図10に示されるような複数のキャ
ラクタを含む表を表示することか可能となる。
In the example shown in FIG. 2, "1" is stored in all the bits, so that four sides of the frame are displayed. In this embodiment, when “1” is stored in each bit of the area for storing the vacuum information of the display memory 2, the vacuum data is generated and each bit of the area for storing the vacuum information of the display memory 2 is generated. If "0" is stored in, the work data is not generated, but conversely, "0" is set in each bit of the area for storing the work information of the display memory 2.
Is stored, the work data is generated, and when “1” is stored in each bit of the area for storing the work information of the display memory 2, the work data may not be generated. In this way, it is possible to display a table including a plurality of characters as shown in FIG. 10 by writing the work information in the necessary area of the display memory 2 in order to display the work at the necessary place. Becomes

【0022】図3は第2発明に係る画像表示装置の実施
例を示すブロック図である。図中2は表示用メモリであ
り、表示用メモリ2にはキャラクタ指定データ毎にあと
2ビット分の領域を夫々設け、この領域に入力回路1か
らキャラクタ指定データと同時的に与えられるワク情報
を記憶する。例えばこの2ビットのワク情報の上位ビッ
トに“1”が格納されている場合、ワクの4辺のうちの
右の辺を表示するためのワクデータを出力することを意
味し、下位ビットは下の辺に対応する。また、パターン
発生回路12はキャラクタを表示させるべき位置に対応し
たドットクロックに同期して前述の2ビットのワク情報
からワクデータを生成し、合成回路6はこのワクデータ
とキャラクタのフォントパターンとを合成し、ワク付き
キャラクタのフォントパターンを生成する。
FIG. 3 is a block diagram showing an embodiment of the image display device according to the second invention. In the figure, 2 is a display memory. In the display memory 2, an area for 2 more bits is provided for each character designating data, and in this area, work information simultaneously given with the character designating data from the input circuit 1 is provided. Remember. For example, when "1" is stored in the upper bit of this 2-bit work information, it means that the work data for displaying the right side of the four sides of the work is output, and the lower bit is the lower one. Corresponds to the edge. Further, the pattern generation circuit 12 generates work data from the above 2-bit work information in synchronization with the dot clock corresponding to the position where the character is to be displayed, and the composition circuit 6 combines this work data and the character font pattern. , Generates a font pattern for the character with the waku.

【0023】このような表示用メモリ2が記憶している
情報だけでは右と下のワクの辺しか表示できない。そこ
で左と上のワクの辺に対応する罫線を表示することによ
り複数のキャラクタを含む表を表示することが可能とな
る。次にこの罫線の表示について説明する。
Only the information stored in the display memory 2 can display only the right and lower sides of the frame. Therefore, it is possible to display a table including a plurality of characters by displaying ruled lines corresponding to the left and upper sides of the frame. Next, the display of the ruled lines will be described.

【0024】図10は複数のキャラクタを含む表の一表示
例である。罫線発生回路13はタイミング発生回路7が発
生するドットクロックを与えられて、この例に示すよう
に最上行と左端の罫線の交点である表示開始位置から右
方向と下方向へ罫線を表示するものである。この罫線発
生回路13には最上行と左端の罫線の交点である表示開始
位置が適宜手段により与えられており、この表示開始位
置のタイミングはドットクロックを使用してカウントし
た値と水平同期信号の本数とにより得ることができる。
最上行と左端の罫線の表示終了位置も同様に得ることが
できる。複数のキャラクタを含む表はこの表示開始位置
から罫線発生回路13が生成する罫線及びシフト回路9が
出力するワク付きキャラクタのフォントパターンを出力
回路8へ与え、前述の表示開始位置からこの罫線とワク
付きキャラクタのフォントパターンを図示しないディス
プレイへ出力することにより作成される。
FIG. 10 is a display example of a table including a plurality of characters. The ruled line generation circuit 13 receives the dot clock generated by the timing generation circuit 7 and displays the ruled lines rightward and downward from the display start position which is the intersection of the uppermost line and the leftmost ruled line as shown in this example. Is. A display start position, which is an intersection of the top line and the leftmost ruled line, is given to the ruled line generation circuit 13 by an appropriate means, and the timing of this display start position is determined by using a value counted using a dot clock and a horizontal synchronizing signal. It can be obtained by
Similarly, the display end positions of the top line and the leftmost ruled line can be obtained. For a table including a plurality of characters, a ruled line generated by the ruled line generation circuit 13 from this display start position and a font pattern of a character with a watermark output by the shift circuit 9 are given to the output circuit 8, and the ruled line and the work pattern are displayed from the display start position described above. It is created by outputting the font pattern of the attached character to a display not shown.

【0025】一方、2ビットのワク情報は下及び右の辺
のワクデータを格納しているので、例えば図10の作表中
の“X”が表示されている部分の上の辺のワクデータは
この“X”が表示されている上の位置に表示される空白
の下の辺のワクデータとして表示可能であり、作表中の
“Y”が表示されている部分の左の辺のワクデータはこ
の“Y”が表示されている左の位置に表示される空白の
右の辺のワクデータとして表示可能である。
On the other hand, since the 2-bit work information stores the work data of the lower and right sides, for example, the work data of the upper side of the portion where "X" is displayed in the table of FIG. It can be displayed as the work data of the lower side of the blank displayed in the upper position where "X" is displayed, and the work data of the left side of the part where "Y" is displayed in the table is this " It can be displayed as the work data on the right side of the blank displayed at the left position where "Y" is displayed.

【0026】なお、図4では表示用メモリ2が記憶する
2ビットのワク情報は下と右の辺に対応させたが組み合
わせはこの他に上と右の辺、上と左の辺及び下と左の辺
の3通りある。この場合、前述した罫線発生回路13は最
下行と左端、最下行と右端、最上行と左端及び最上行と
右端に表示する信号を生成するものである。以上の構成
を除き図3の構成は図1の構成と同様であり、対応する
部分に同一の参照番号を付して説明を省略する。このよ
うに本実施例によれば表示用メモリ2に記憶されるワク
情報はキャラクタ指定データ毎に2ビットであり、第1
発明の実施例より表示用メモリ2の記憶容量が小さくて
すむという利点がある。
In addition, in FIG. 4, the 2-bit work information stored in the display memory 2 is associated with the lower and right sides, but other combinations include the upper and right sides, the upper and left sides, and the lower side. There are 3 ways on the left side. In this case, the ruled line generating circuit 13 described above generates signals to be displayed at the bottom row and the left end, the bottom row and the right end, the top row and the left end, and the top row and the right end. The configuration of FIG. 3 is the same as the configuration of FIG. 1 except for the above configuration, and corresponding parts are designated by the same reference numerals and description thereof is omitted. As described above, according to the present embodiment, the work information stored in the display memory 2 is 2 bits for each character designation data.
There is an advantage that the storage capacity of the display memory 2 can be smaller than that of the embodiment of the invention.

【0027】図5は第3発明に係る画像表示装置の実施
例を示すブロック図である。図中10はパターンメモリで
ある。ROM からなるパターンメモリ10には複数のワクの
フォントパターンが格納してある。パターンメモリ10に
は図11に示す実線の他に破線、一点鎖線などの多数の線
種のワクのフォントパターンが格納してある。表示用メ
モリ2に記憶されているワク指定データは複数のワクの
フォントパターンから1つのワクのフォントパターンを
指定するためのパターンメモリ10の番地である。この指
定されたワクのフォントパターンは合成回路6へ与えら
れる。
FIG. 5 is a block diagram showing an embodiment of the image display device according to the third invention. In the figure, 10 is a pattern memory. The pattern memory 10, which is a ROM, stores a plurality of font patterns for frames. In addition to the solid line shown in FIG. 11, the pattern memory 10 stores a font pattern of a number of line types such as a broken line and a dashed line. The wax designating data stored in the display memory 2 is an address of the pattern memory 10 for designating a font pattern of one wax from a plurality of font patterns of the wax. The specified font pattern of the frame is given to the synthesizing circuit 6.

【0028】表示用メモリ2にはキャラクタ指定データ
毎にワク指定データを記憶する格納してある個数に合わ
せた複数ビットの領域を夫々設けてあり、表示用メモリ
2が記憶するキャラクタ指定データはROM からなるキャ
ラクタメモリ3に記憶されている複数のキャラクタのフ
ォントパターンから1つのキャラクタのフォントパター
ンを指定し、合成回路6へ与える。以上の構成を除き図
5の構成は図1の構成と同様であり、対応する部分に同
一の参照番号を付して説明を省略する。
The display memory 2 is provided with a plurality of bit areas corresponding to the stored number for storing the character designating data for each character designating data, and the character designating data stored in the display memory 2 is stored in the ROM. The font pattern of one character is designated from the font patterns of a plurality of characters stored in the character memory 3 consisting of and is given to the synthesizing circuit 6. The configuration of FIG. 5 is the same as the configuration of FIG. 1 except for the above configuration, and corresponding parts are designated by the same reference numerals and description thereof is omitted.

【0029】次に読出しの際の動作について説明する。
表示用メモリ2からの読出しの場合、アドレス制御回路
5はキャラクタを表示させるべき位置に対応したドット
クロックに同期して表示用メモリ2の番地を指定し、表
示用メモリ2はキャラクタ指定データをキャラクタメモ
リ3へ与え、キャラクタのフォントパターンを指定し、
このキャラクタのフォントパターンを合成回路6へ与え
る。同時に表示用メモリ2はワク指定データをパターン
メモリ10へ与え、ワクのフォントパターンを指定し、こ
のワクのフォントパターンも合成回路6へ与える。合成
回路6はこれらのキャラクタのフォントパターンとワク
のフォントパターンとを合成し、ワク付きキャラクタの
フォントパターンを生成し、このワク付きキャラクタの
フォントパターンをセレクト回路4へ与える。
Next, the operation at the time of reading will be described.
In the case of reading from the display memory 2, the address control circuit 5 designates the address of the display memory 2 in synchronization with the dot clock corresponding to the position where the character is to be displayed, and the display memory 2 uses the character designation data as the character designation data. Give it to the memory 3, specify the font pattern of the character,
The font pattern of this character is given to the synthesis circuit 6. At the same time, the display memory 2 supplies the work specifying data to the pattern memory 10, specifies the work font pattern, and also supplies the work font pattern to the synthesis circuit 6. The synthesizing circuit 6 synthesizes the font pattern of these characters and the font pattern of the frame to generate the font pattern of the character with the frame, and supplies the font pattern of the character with the frame to the selecting circuit 4.

【0030】図6はキャラクタメモリ3に記憶されてい
るキャラクタ“A”のフォントパターンと、パターンメ
モリ10に記憶されているワクデータと、合成回路6がこ
れらのデータを合成したワク付きキャラクタのフォント
パターンとを示す。セレクト回路4はキャラクタを表示
させるべき位置に対応したドットクロックに同期してワ
ク付きキャラクタのフォントパターンの水平方向の1行
分のパラレルデータを選択する。このように本実施例は
多数の線種のワクのフォントパターンを格納してあるこ
とにより多数の線種のワク付きキャラクタを表示するこ
とができる。
FIG. 6 shows the font pattern of the character "A" stored in the character memory 3, the frame data stored in the pattern memory 10 and the font pattern of the character with a frame in which the combination circuit 6 combines these data. And indicates. The select circuit 4 selects one line of parallel data in the horizontal direction of the font pattern of the character with a frame in synchronization with the dot clock corresponding to the position where the character is to be displayed. As described above, according to this embodiment, since the font patterns of a lot of line types are stored, it is possible to display a lot of line type characters with a mark.

【0031】図7は第4発明に係る画像表示装置の実施
例を示すブロック図である。第3発明の実施例における
パターンメモリ10はROM を用いているが、本実施例のパ
ターンメモリ11はRAM を用いているので、使用者が希望
する線種のワクのフォントパターンをアドレス制御回路
5に記憶されているアドレスが指定するパターンメモリ
11の番地へ書込む。以上の構成を除き図7の第4発明の
実施例の構成は図5の第3発明の実施例の構成と同様で
あり、対応する部分に同一の参照番号を付して説明を省
略する。
FIG. 7 is a block diagram showing an embodiment of the image display device according to the fourth invention. The pattern memory 10 in the third embodiment of the present invention uses the ROM, but the pattern memory 11 of the present embodiment uses the RAM. Therefore, the address control circuit 5 can generate the font pattern of the line type desired by the user. Pattern memory specified by the address stored in
Write to address 11. The configuration of the embodiment of the fourth invention of FIG. 7 is the same as the configuration of the embodiment of the third invention of FIG. 5 except the above configuration, and the corresponding parts are designated by the same reference numerals and the description thereof will be omitted.

【0032】次に書込み及び読出しの動作について説明
する。入力回路1は外部より入力される内容がアドレス
指定データかキャラクタ指定データかワクのフォントパ
ターンかを判断し、アドレス指定データである場合はこ
れをアドレス制御回路5へ与え、キャラクタ指定データ
である場合はアドレス制御回路5に記憶されているアド
レスが指定する表示用メモリ2の番地へこのデータを書
き込む。一方、ワクのフォントパターンである場合はア
ドレス制御回路5に記憶されているアドレスが指定する
パターンメモリ11の番地へこのデータを書き込む。
Next, the write and read operations will be described. The input circuit 1 judges whether the content inputted from the outside is address designation data, character designation data or a font pattern, and if it is address designation data, it is given to the address control circuit 5, and if it is character designation data. Writes this data to the address of the display memory 2 designated by the address stored in the address control circuit 5. On the other hand, if the font pattern is a blank font pattern, this data is written to the address of the pattern memory 11 designated by the address stored in the address control circuit 5.

【0033】表示用メモリ2からの読出しの場合、アド
レス制御回路5はキャラクタを表示させるべき位置に対
応したドットクロックに同期して表示用メモリ2の番地
を指定し、表示用メモリ2はキャラクタ指定データをキ
ャラクタメモリ3へ与え、キャラクタのフォントパター
ンを指定し、このキャラクタのフォントパターンを合成
回路6へ与える。また表示用メモリ2はワク指定データ
をパターンメモリ11へ与え、ワクのフォントパターンを
指定し、このワクのフォントパターンも合成回路6へ与
える。合成回路6は前述のキャラクタのフォントパター
ンとワクのフォントパターンとを合成し、ワク付きキャ
ラクタのフォントパターンを生成し、このワク付きキャ
ラクタのフォントパターンをセレクト回路4へ与える。
In the case of reading from the display memory 2, the address control circuit 5 specifies the address of the display memory 2 in synchronization with the dot clock corresponding to the position where the character is to be displayed, and the display memory 2 specifies the character. The data is given to the character memory 3, the font pattern of the character is designated, and the font pattern of this character is given to the synthesizing circuit 6. Further, the display memory 2 supplies the work specifying data to the pattern memory 11, specifies the work font pattern, and also supplies the work font pattern to the synthesis circuit 6. The synthesizing circuit 6 synthesizes the above-mentioned character font pattern and the waku font pattern to generate a wok character font pattern, and supplies this wok character font pattern to the selecting circuit 4.

【0034】図6はキャラクタメモリ3に記憶されてい
るキャラクタ“A”のフォントパターンと、パターンメ
モリ11に記憶されているワクのフォントパターンと、合
成回路6がこれらのデータを合成したワク付きキャラク
タのフォントパターンとを示す。セレクト回路4はキャ
ラクタを表示させるべき位置に対応したドットクロック
に同期してワク付きキャラクタのフォントパターンの水
平方向の1行分のパラレルデータを選択する。
FIG. 6 shows a font pattern of the character "A" stored in the character memory 3, a font pattern of a frame stored in the pattern memory 11, and a character with a frame in which the composition circuit 6 combines these data. And the font pattern of. The select circuit 4 selects one line of parallel data in the horizontal direction of the font pattern of the character with a frame in synchronization with the dot clock corresponding to the position where the character is to be displayed.

【0035】このように、本実施例は多数の線種のワク
のフォントパターンをパターンメモリ11へ書込む構成と
しているので、使用者が希望する線種のワクが利用でき
る。以上のように、前述のすべてのワクのフォントパタ
ーンはワクの辺の一部について表示させたが、ワク以外
の任意のパターンについても表示可能である。
As described above, in the present embodiment, since the font patterns of a large number of different line types are written in the pattern memory 11, the line types desired by the user can be used. As described above, the font patterns of all the frames described above are displayed on a part of the sides of the frame, but it is also possible to display any pattern other than the frame.

【0036】[0036]

【発明の効果】以上のように第1発明に係る画像表示装
置では、表示用メモリにキャラクタ指定データ毎にあと
4ビット分の領域を夫々設けてあり、この領域にワク情
報を記憶する構成としているので、従来回路でキャラク
タを含む表を表示する場合と比較するとキャラクタメモ
リの記憶容量を少なくでき、半導体集積回路を小さくす
ることが可能となる。
As described above, in the image display device according to the first aspect of the present invention, the display memory is provided with an area of 4 bits each for each character designating data, and the work information is stored in this area. Therefore, the storage capacity of the character memory can be reduced and the semiconductor integrated circuit can be downsized as compared with the case of displaying a table including characters in the conventional circuit.

【0037】また、第2発明に係る画像表示装置では、
表示用メモリにキャラクタ指定データ毎にあと2ビット
分の領域を夫々設けてあり、この領域にワク情報を記憶
する構成としているので、従来回路でキャラクタを含む
表を表示する場合と比較すると表示用メモリ及びキャラ
クタメモリの記憶容量を少なくでき、半導体集積回路を
小さくすることが可能となる。
In the image display device according to the second invention,
An area for 2 more bits is provided for each character designating data in the display memory, and the work information is stored in this area. The storage capacities of the memory and the character memory can be reduced, and the semiconductor integrated circuit can be reduced in size.

【0038】更に、第3発明に係る画像表示装置では、
多数の線種のワクのフォントパターンをキャラクタメモ
リに格納してある構成としているので、多数の線種のワ
ク付きキャラクタを表示することが可能となる。更にま
た、第4発明に係る画像表示装置では、多数の線種のワ
クのフォントパターンをキャラクタメモリに記憶する構
成としているので、使用者が希望する線種のワクを利用
することが可能となる。
Further, in the image display device according to the third invention,
Since the font patterns of a large number of line types are stored in the character memory, it is possible to display a large number of line type characters with a frame. Furthermore, in the image display device according to the fourth aspect of the present invention, since the font patterns of a large number of line types are stored in the character memory, it is possible to utilize the line types desired by the user. .

【図面の簡単な説明】[Brief description of drawings]

【図1】第1発明に係る画像表示装置の実施例を示すブ
ロック図である。
FIG. 1 is a block diagram showing an embodiment of an image display device according to the first invention.

【図2】図1に示す本発明装置の合成回路がキャラクタ
のフォントパターンを合成する動作の説明図である。
FIG. 2 is an explanatory diagram of an operation in which a synthesis circuit of the device of the present invention shown in FIG. 1 synthesizes a font pattern of a character.

【図3】第2発明に係る画像表示装置の実施例を示すブ
ロック図である。
FIG. 3 is a block diagram showing an embodiment of an image display device according to the second invention.

【図4】図3に示す本発明装置の合成回路がキャラクタ
のフォントパターンを合成する動作の説明図である。
FIG. 4 is an explanatory diagram of an operation in which the synthesis circuit of the device of the present invention shown in FIG. 3 synthesizes a font pattern of a character.

【図5】第3発明に係る画像表示装置の実施例を示すブ
ロック図である。
FIG. 5 is a block diagram showing an embodiment of an image display device according to the third invention.

【図6】図5と図7に示す本発明装置の合成回路がキャ
ラクタのフォントパターンを合成する動作の説明図であ
る。
FIG. 6 is an explanatory diagram of an operation in which the synthesis circuit of the device of the present invention shown in FIGS. 5 and 7 synthesizes a font pattern of a character.

【図7】第4発明に係る画像表示装置の実施例を示すブ
ロック図である。
FIG. 7 is a block diagram showing an embodiment of an image display device according to the fourth invention.

【図8】従来の画像表示装置のブロック図である。FIG. 8 is a block diagram of a conventional image display device.

【図9】セレクト回路の動作の説明図である。FIG. 9 is an explanatory diagram of the operation of the select circuit.

【図10】画像表示装置の一実施例の模式図である。FIG. 10 is a schematic view of an example of an image display device.

【図11】従来の画像表示装置でキャラクタ“A”につ
いてのワク付きキャラクタの模式図である。
FIG. 11 is a schematic diagram of a character with a waku about the character “A” in the conventional image display device.

【符号の説明】[Explanation of symbols]

1 入力回路 2 表示用メモリ 3 キャラクタメモリ 4 セレクト回路 5 アドレス制御回路 6 合成回路 7 タイミング発生回路 8 出力回路 9 シフト回路 10 パターンメモリ 11 パターンメモリ 12 パターン発生回路 13 罫線発生回路 1 Input Circuit 2 Display Memory 3 Character Memory 4 Select Circuit 5 Address Control Circuit 6 Compositing Circuit 7 Timing Generation Circuit 8 Output Circuit 9 Shift Circuit 10 Pattern Memory 11 Pattern Memory 12 Pattern Generation Circuit 13 Ruled Line Generation Circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 キャラクタのフォントパターンを格納し
てあるキャラクタメモリと、該キャラクタメモリから読
出して表示すべきキャラクタを指定するデータを記憶す
る表示用メモリとを備える画像表示装置において、前記
表示用メモリは前記キャラクタを指定するデータ毎に特
定の情報を記憶する領域を有し、また前記特定の情報か
ら特定のパターンを発生するパターン発生回路と、前記
キャラクタのフォントパターン及び前記特定のパターン
を合成する合成回路とを備えたことを特徴とする画像表
示装置。
1. An image display device, comprising: a character memory storing a font pattern of a character; and a display memory storing data designating a character to be displayed by reading from the character memory. Has a region for storing specific information for each data designating the character, and synthesizes a font pattern of the character and the specific pattern with a pattern generation circuit for generating a specific pattern from the specific information. An image display device comprising: a synthesizing circuit.
【請求項2】 キャラクタのフォントパターンを格納し
てあるキャラクタメモリと、該キャラクタメモリから読
出して表示すべきキャラクタを指定するデータを記憶す
る表示用メモリとを備える画像表示装置において、前記
表示用メモリは前記キャラクタを指定するデータ毎に特
定の情報を記憶する領域を有し、また前記特定の情報か
ら特定のパターンを発生するパターン発生回路と、前記
キャラクタのフォントパターン及び前記特定のパターン
を合成する合成回路と、合成された特定のパターン付き
キャラクタと、キャラクタを表示させる位置に表示させ
るべき特定の罫線を発生する罫線発生回路とを備え、前
記特定の罫線と前記特定のパターン付きキャラクタとを
表示させるべく構成としてあることを特徴とする画像表
示装置。
2. An image display device comprising: a character memory storing a font pattern of a character; and a display memory storing data designating a character to be displayed by reading from the character memory. Has a region for storing specific information for each data designating the character, and synthesizes a font pattern of the character and the specific pattern with a pattern generation circuit for generating a specific pattern from the specific information. A combination circuit, a combined specific patterned character, and a ruled line generation circuit that generates a specific ruled line to be displayed at a position for displaying the character, and displays the specific ruled line and the specific patterned character An image display device characterized in that the image display device is configured to perform the above.
【請求項3】 キャラクタのフォントパターンを格納し
てあるキャラクタメモリと、該キャラクタメモリから読
出して表示すべきキャラクタを指定するデータを記憶す
る表示用メモリとを備える画像表示装置において、特定
のパターンを格納してあるROM からなるパターンメモリ
と、該パターンメモリに格納してある特定のパターンを
指定するデータを記憶する前記表示用メモリと、前記キ
ャラクタのフォントパターンと前記特定のパターンとを
合成する合成回路とを備えたことを特徴とする画像表示
装置。
3. An image display device comprising a character memory in which a font pattern of a character is stored and a display memory for storing data designating a character to be displayed by reading from the character memory. A pattern memory composed of a stored ROM, the display memory for storing data designating a specific pattern stored in the pattern memory, and a combination for combining the font pattern of the character and the specific pattern. An image display device comprising: a circuit.
【請求項4】 キャラクタのフォントパターンを格納し
てあるキャラクタメモリと、該キャラクタメモリから読
出して表示すべきキャラクタを指定するデータを記憶す
る表示用メモリとを備える画像表示装置において、特定
のパターンを格納するRAM からなるパターンメモリと、
該パターンメモリに格納する特定のパターンを指定する
データを記憶する前記表示用メモリと、前記キャラクタ
のフォントパターンと前記特定のパターンとを合成する
合成回路とを備えたことを特徴とする画像表示装置。
4. An image display device comprising a character memory storing a character font pattern, and a display memory storing data designating a character to be displayed by reading from the character memory. Pattern memory consisting of RAM to store,
An image display device, comprising: the display memory for storing data designating a specific pattern to be stored in the pattern memory; and a synthesizing circuit for synthesizing the font pattern of the character and the specific pattern. .
JP5176671A 1993-07-16 1993-07-16 Picture display device Pending JPH0746478A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5176671A JPH0746478A (en) 1993-07-16 1993-07-16 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5176671A JPH0746478A (en) 1993-07-16 1993-07-16 Picture display device

Publications (1)

Publication Number Publication Date
JPH0746478A true JPH0746478A (en) 1995-02-14

Family

ID=16017687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5176671A Pending JPH0746478A (en) 1993-07-16 1993-07-16 Picture display device

Country Status (1)

Country Link
JP (1) JPH0746478A (en)

Similar Documents

Publication Publication Date Title
JPH087567B2 (en) Image display device
JPH0219079A (en) Video signal processing unit
US4451899A (en) Display apparatus for simultaneous display of character information having different character pitches
EP0400990B1 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JPH11296145A (en) Liquid crystal display controller
JPH0746478A (en) Picture display device
JPS59226584A (en) Printer of television receiver
JPS6228474B2 (en)
JP2781924B2 (en) Superimpose device
JP2512788B2 (en) Screen display controller
JP2898283B2 (en) Display control device
JP3260769B2 (en) Image position adjustment circuit
JPH0126226B2 (en)
JP2982029B2 (en) Video display device
JPS6142683A (en) Crt display unit
JPS63143592A (en) Display method
JPS6198379A (en) image display device
JPH0567185A (en) Picture display processing device
JPH07135633A (en) Video printer and its adjustment method
JPH0895553A (en) Image display device
JPH0831986B2 (en) Character / pattern memory playback device
JPH0695274B2 (en) Cursor control device
JPS62267820A (en) Binary hard copy method for color screen
JPH09198027A (en) Character display device
JPH04136988A (en) Image display device, image display method, and image synthesis processing device