[go: up one dir, main page]

JPH0744291B2 - Optically coupled semiconductor relay device - Google Patents

Optically coupled semiconductor relay device

Info

Publication number
JPH0744291B2
JPH0744291B2 JP16643888A JP16643888A JPH0744291B2 JP H0744291 B2 JPH0744291 B2 JP H0744291B2 JP 16643888 A JP16643888 A JP 16643888A JP 16643888 A JP16643888 A JP 16643888A JP H0744291 B2 JPH0744291 B2 JP H0744291B2
Authority
JP
Japan
Prior art keywords
relay device
switch transistors
film
region
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16643888A
Other languages
Japanese (ja)
Other versions
JPH0216778A (en
Inventor
利明 宮嶋
一雅 鬼追
光雄 松浪
司 土居
稔 吉岡
正義 木場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16643888A priority Critical patent/JPH0744291B2/en
Priority to DE68924209T priority patent/DE68924209T2/en
Priority to EP89306812A priority patent/EP0350284B1/en
Publication of JPH0216778A publication Critical patent/JPH0216778A/en
Priority to US07/672,764 priority patent/US5144395A/en
Publication of JPH0744291B2 publication Critical patent/JPH0744291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Electronic Switches (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体リレー装置に関し,特に光信号を発する
発光部と,該光信号に基づいてスイッチング動作を行う
受光部とを備えている交流・直流共用の光結合型半導体
リレー装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor relay device, and more particularly, to an AC / DC converter including a light emitting section that emits an optical signal and a light receiving section that performs a switching operation based on the optical signal. The present invention relates to an optical coupling type semiconductor relay device for both direct current and DC.

(従来の技術) 入力側回路に与えられた信号に基づいて,該入力側回路
と電気的に絶縁された出力側回路を制御する装置として
は,これまで電磁リレー装置が主に使用されてきた。し
かし,電磁リレー装置は,機械的な可動部分を有するた
め装置自体が大型であり,該装置を使用した機器の小型
化が困難である。また、電磁リレー装置は,機械的な可
動部分が疲労しやすく,寿命が短いという欠点を有す
る。
(Prior Art) An electromagnetic relay device has been mainly used as a device for controlling an output side circuit electrically insulated from the input side circuit based on a signal given to the input side circuit. . However, since the electromagnetic relay device has a mechanically movable part, the device itself is large, and it is difficult to downsize a device using the device. In addition, the electromagnetic relay device has a drawback that mechanically movable parts are easily fatigued and have a short life.

近年,このような電磁リレー装置に代えて,小型・軽量
・長寿命といった特長を有するSSR(Solid State Rela
y)と呼ばれる半導体リレー装置が普及しつつある。し
かし、バイポーラトランジスタやサイリスタ、あるいは
MOS型電界効果トランジスタ(MOSFET)を用いた半導体
リレー装置は、交流・直流の共用ができない。
In recent years, instead of such an electromagnetic relay device, SSR (Solid State Rela
The semiconductor relay device called y) is becoming popular. However, bipolar transistors, thyristors, or
A semiconductor relay device using a MOS field effect transistor (MOSFET) cannot be used for both AC and DC.

この点についてMOSFETを例に挙げて簡単に説明すると、
MOSFETは、通常ソース領域と、チャネル形成領域を一部
に含む基板領域とを同電位にして使用するものであり、
ソース電極と基板の裏面電極とはともに接地されてい
る。
This point will be briefly explained using MOSFET as an example.
The MOSFET is normally used with the source region and the substrate region including a part of the channel forming region at the same potential,
Both the source electrode and the backside electrode of the substrate are grounded.

このような構成では、実質的にソース領域とチャネル形
成領域とが短絡されているため、ソース領域及びドレイ
ン領域間に交流電圧を印加すると、ドレイン領域とチャ
ネル形成領域との間のPN接合が順方向にバイアスされる
交流波形の半サイクルでは、ゲート電圧に拘わらず、電
流が流れることとなる。つまり、MOSFETは、スイッチ素
子として交流・直流の共用が不可能である。
In such a configuration, since the source region and the channel forming region are substantially short-circuited, when an AC voltage is applied between the source region and the drain region, the PN junction between the drain region and the channel forming region is normally formed. In the half cycle of the AC waveform biased in the direction, the current flows regardless of the gate voltage. That is, the MOSFET cannot be used as a switching element for both AC and DC.

これらの問題点を解決するために,MOS型電界効果トラン
ジスタ(MOS FET)を2個用いることにより交流・直流
の供給が可能な半導体リレー装置が開発されている。こ
れは,発光ダイオードからなる発光部と,ホトダイオー
ドおよびMOS FETからなる受光部とから構成される光結
合型の半導体リレー装置である。第7図にその等価回路
を示す。発光部の発光ダイオード38から発せられた光信
号を受光部のホトダイオードアレイ41,42が受光して光
電変換を行い,得られた起電力によりMOS FET39,40を駆
動する。MOS FET 39,40は互いのソース電極が接続され
ており,ホトダイオードアレイ41,42の起電力はそれぞ
れMOS FET 39,40のゲート電極とソース電極との間に印
加される。
In order to solve these problems, a semiconductor relay device capable of supplying AC / DC by using two MOS field effect transistors (MOS FETs) has been developed. This is an optical coupling type semiconductor relay device composed of a light emitting section composed of a light emitting diode and a light receiving section composed of a photodiode and a MOS FET. FIG. 7 shows the equivalent circuit. Photodiode arrays 41 and 42 in the light receiving section receive the optical signal emitted from the light emitting diode 38 in the light emitting section, perform photoelectric conversion, and drive the MOS FETs 39 and 40 by the obtained electromotive force. The source electrodes of the MOS FETs 39 and 40 are connected to each other, and the electromotive forces of the photodiode arrays 41 and 42 are applied between the gate electrode and the source electrode of the MOS FETs 39 and 40, respectively.

この時、いずれか一方のMOSFETでは、そのソース領域と
チャネル形成領域との間のPN接合が逆バイアスされるこ
ととなり、ゲート電圧による交流信号のスイッチングが
可能となる。このようにして、MOS FET 39,40の各ドレ
イン間を流れる電流が制御される。
At this time, in either one of the MOSFETs, the PN junction between the source region and the channel forming region is reverse-biased, and the AC signal can be switched by the gate voltage. In this way, the current flowing between the drains of the MOS FETs 39 and 40 is controlled.

上記の光結合型半導体リレー装置では,1個の発光ダイオ
ード,2個のホトダイオードアレイ,そして2個のMOS FE
Tの合計5個の素子が必要である。使用する素子数をさ
らに減らすことにより半導体リレー装置を小型化し,か
つ製造コストを低減する方法として,縦型MOS FET上に
絶縁膜を介してホトダイオードアレイを積層する方法が
提案されている。この方法を採用すれば,MOS FETとホト
ダイオードとが一体化されるため,合計3個の素子で光
結合型半導体リレー装置を実現することができる。
In the above optical coupling type semiconductor relay device, one light emitting diode, two photodiode arrays, and two MOS FEs are used.
A total of 5 elements of T are required. As a method of further downsizing the semiconductor relay device by reducing the number of elements used and reducing the manufacturing cost, a method of stacking a photodiode array on a vertical MOS FET via an insulating film has been proposed. If this method is adopted, since the MOS FET and the photodiode are integrated, an optical coupling type semiconductor relay device can be realized with a total of three elements.

(発明が解決しようとする課題) しかし,上記の方法では,ホトダイオードアレイを積層
した2個の縦型MOS FET間に配線を施す必要がある。従
って,依然として製造コストがかかり,小型化にも限界
がある。
(Problems to be Solved by the Invention) However, in the above method, it is necessary to provide wiring between two vertical MOS FETs in which photodiode arrays are stacked. Therefore, the manufacturing cost is still high and there is a limit to miniaturization.

本発明は上記従来の問題点を解決するものであり,その
目的とするところは,受光部を1個の素子で構成するこ
とにより,さらに小型化され,かつ製造コストが低減さ
れた交流・直流共用の光結合型半導体リレー装置を提供
することにある。
The present invention solves the above-mentioned conventional problems, and an object of the present invention is to further reduce the size and reduce the manufacturing cost of an AC / DC device by configuring the light receiving portion with one element. An object is to provide a shared optical coupling type semiconductor relay device.

(課題を解決するための手段) この発明に係る光結合型半導体リレー装置は、発光素子
を有する発光部と,該発光部と光学的に結合した受光部
とを備えた光結合型半導体リレー装置であって,該受光
部は,それぞれ1個の半導体基板上に形成された,該基
板をドレインとして共用する、ソース領域とチャネル形
成領域を短絡した複数の縦型MOSFETからなる第1組のス
イッチトランジスタと,該基板をドレインとして共用す
る、ソース領域とチャネル形成領域を短絡した複数の縦
型MOSFETからなる第2組のスイッチトランジスタと,上
記第1組のスイッチトランジスタ上方に絶縁膜を介して
形成され,上記第1組のスイッチトランジスタのゲート
電極とソース電極の間に接続された第1光電変換素子
と,上記第2組のスイッチトランジスタ上方に絶縁膜を
介して形成され,上記第2組のスイッチトランジスタの
ゲート電極とソース電極の間に接続された第2光電変換
素子とを備え,上記第1組のスイッチトランジスタのド
レインと上記第2組のスイッチトランジスタのドレイン
とが上記基板に共通接続されたものであり、そのことに
より上記目的が達成される。
(Means for Solving the Problem) An optically coupled semiconductor relay device according to the present invention is provided with a light emitting portion having a light emitting element and a light receiving portion optically coupled to the light emitting portion. The light receiving unit is a first set of switches each formed on a single semiconductor substrate, the plurality of vertical MOSFETs sharing the substrate as a drain and short-circuiting a source region and a channel forming region. A transistor, a second set of switch transistors composed of a plurality of vertical MOSFETs sharing the substrate as a drain and having a source region and a channel formation region short-circuited, and formed above the first set of switch transistors with an insulating film interposed therebetween. The first photoelectric conversion element connected between the gate electrode and the source electrode of the switch transistor of the first set and the switch transistor of the second set are disconnected from above. A second photoelectric conversion element formed via an edge film and connected between the gate electrode and the source electrode of the second set of switch transistors, and the drain of the first set of switch transistors and the second set of photoelectric conversion elements. The drain of the switch transistor is commonly connected to the substrate, and thereby the above object is achieved.

発光部を構成する発光素子としては,例えば発光ダイオ
ードが用いられる。発光ダイオードは,電圧を印加する
と,可視光線または近可視光線を放出するダイオードで
ある。他方,受光部を構成する光電交換素子としては,
例えばホトダイオードが用いられる。ホトダイオード
は,所定波長の光が照射されると,光電流または光起電
力を発生するダイオードである。上記の発光ダイオード
およびホトダイオードは,両者の間が光学的に結合され
るような波長帯域を有するものが選択される。
A light emitting diode, for example, is used as the light emitting element forming the light emitting unit. A light emitting diode is a diode that emits visible light or near visible light when a voltage is applied. On the other hand, as the photoelectric conversion element that constitutes the light receiving section,
For example, a photodiode is used. A photodiode is a diode that generates photocurrent or photoelectromotive force when irradiated with light of a predetermined wavelength. The above-mentioned light emitting diode and photodiode are selected so as to have a wavelength band in which they are optically coupled.

本発明の光結合型半導体リレー装置の等価回路は,例え
ば第6図のように実施される。発光部を構成する発光ダ
イオード33は与えられた入力電気信号を光信号に変換す
る。発光ダイオード33から出射された光信号は,受光部
を構成するホトダイオードアレイ34,35に到達する。第
6図では,1組のホトダイオードアレイ34,35に対して1
個の発光ダイオード33が設けられているが,ホトダイオ
ードアレイ34,35の各々に対向させて1個の発光ダイオ
ードを用いてもよい。
An equivalent circuit of the optically coupled semiconductor relay device of the present invention is implemented as shown in FIG. 6, for example. The light emitting diode 33, which constitutes the light emitting section, converts the supplied input electric signal into an optical signal. The optical signal emitted from the light emitting diode 33 reaches the photodiode arrays 34 and 35 forming the light receiving section. In FIG. 6, one for one set of photodiode arrays 34, 35
Although one light emitting diode 33 is provided, one light emitting diode may be used by facing each of the photodiode arrays 34 and 35.

ホトダイオードアレイ34,35は,受け取った光信号を電
気信号に変換する。該電気信号は起電力の形で与えら
れ,縦型MOS FET 36,37を駆動する。縦型MOS FET 36,37
は互いのドレイン電極が接続されており,ホトダイオー
ドアレイ34,35の起電力はそれぞれ縦型MOS FET 36,37の
ゲート電極とソース電極との間に印加される。このよう
にして,縦型MOS FET 36,37の各ソース間を流れる電流
が制御される。
The photodiode arrays 34 and 35 convert the received optical signal into an electric signal. The electric signal is given in the form of electromotive force and drives the vertical MOS FETs 36 and 37. Vertical MOS FET 36,37
Have their drain electrodes connected to each other, and the electromotive forces of the photodiode arrays 34 and 35 are applied between the gate and source electrodes of the vertical MOS FETs 36 and 37, respectively. In this way, the current flowing between the sources of the vertical MOS FETs 36, 37 is controlled.

(作用) 本発明の光結合型半導体リレー装置においては,各組の
スイッチトランジスタのドレイン同志が接続された2組
のスイッチトランジスタと,各スイッチトランジスタを
光電流出力により制御する光電変換素子とを,基板上に
順次積層して受光部を構成したから,2組のスイッチトラ
ンジスタと光電変換素子とが一体化されることとなる。
これよって,装置の小型化が可能となり,部品点数が削
減され,製造工程の簡略化及び製造コストの低減を図る
ことができる。しかも上記2組のスイッチトランジスタ
が直列に接続されているため,スイッチングされる信号
の極性が反転してもいずれか一方によりスイッチングが
行われることとなって、交流,直流の共用ができる。
(Operation) In the optically coupled semiconductor relay device of the present invention, two sets of switch transistors to which the drains of the switch transistors of each set are connected, and a photoelectric conversion element for controlling each switch transistor by photocurrent output, Since the light receiving portion is formed by sequentially stacking on the substrate, the two sets of switch transistors and photoelectric conversion elements are integrated.
As a result, the device can be downsized, the number of parts can be reduced, the manufacturing process can be simplified, and the manufacturing cost can be reduced. Moreover, since the two sets of switch transistors are connected in series, even if the polarity of the signal to be switched is reversed, switching is performed by either one, and AC and DC can be shared.

(実施例) 以下に本発明の実施例について説明する。(Examples) Examples of the present invention will be described below.

第2図は本発明の一実施例である光結合半導体リレー装
置1の構造を示す断面図である。リードフレーム2,3の
各先端部付近には,それぞれ発光部4および受光部5が
互いに対向するように配設されている。発光部4を構成
する発光素子には発光ダイオードが用いられている。発
光部4と受光部5との間には,該発光部4から出射され
た光信号を透過し得る樹脂6が配されている。リードフ
レーム2,3の先端付近の全域は,遮光性を有する樹脂7
で被覆されており,外部からの光による誤動作が防止さ
れる。
FIG. 2 is a sectional view showing the structure of an optically coupled semiconductor relay device 1 according to an embodiment of the present invention. A light emitting portion 4 and a light receiving portion 5 are arranged near the respective tip portions of the lead frames 2 and 3 so as to face each other. A light emitting diode is used as a light emitting element forming the light emitting unit 4. A resin 6 capable of transmitting the optical signal emitted from the light emitting unit 4 is disposed between the light emitting unit 4 and the light receiving unit 5. The entire area near the tips of the lead frames 2 and 3 is made of resin 7
It is covered with and prevents malfunction due to light from the outside.

第3図は受光部5の表面を上から見た模式図である。光
電変換素子としてはホトダイオードアレイを用いた。絶
縁膜を介してホトダイオードアレイが積層された縦型MO
S FET 8,9は同一半導体基板10上に形成されている。こ
れら縦型MOS FET 8,9は,半導体基板10をドレインとし
て共有することにより互いに接続されている。縦型MOS
FET 8,9の周囲には,耐圧性を高めるために,それぞれ
ガードリング11,12が形成されている。
FIG. 3 is a schematic view of the surface of the light receiving unit 5 as viewed from above. A photodiode array was used as the photoelectric conversion element. Vertical MO with a photodiode array stacked through an insulating film
The S FETs 8 and 9 are formed on the same semiconductor substrate 10. These vertical MOS FETs 8 and 9 are connected to each other by sharing the semiconductor substrate 10 as a drain. Vertical MOS
Guard rings 11 and 12 are formed around the FETs 8 and 9 to increase the pressure resistance.

第1図はホトダイオードアレイを積層した第3図の縦型
MOS FET 8または9の部分斜視図である。このような縦
型MOS FET 8,9の作製方法を説明する。N+−Si基板13上
に30μmのN−Siエピタキシャル層14を成長させ,レジ
ストマスクを用いて部分的にホウ素をイオン注入するこ
とにより島状のP領域15を形成した。次いで,島状のP
領域15の中央部に,レジストマスクを用いて環状にリン
をイオン注入することによりN+領域16を形成した。表面
全体を熱酸化することによりゲート絶縁膜17を形成した
後,ゲート電極となるN+−Si多結晶膜18を全面に形成し
た。
FIG. 1 is a vertical type of FIG. 3 in which photodiode arrays are stacked.
It is a partial perspective view of MOS FET 8 or 9. A method of manufacturing such vertical MOS FETs 8 and 9 will be described. An N-Si epitaxial layer 14 having a thickness of 30 μm was grown on the N + -Si substrate 13, and boron was partially ion-implanted using a resist mask to form an island-shaped P region 15. Next, island-shaped P
An N + region 16 was formed in the center of the region 15 by annularly ion-implanting phosphorus using a resist mask. After the gate insulating film 17 was formed by thermally oxidizing the entire surface, an N + -Si polycrystalline film 18 to be a gate electrode was formed on the entire surface.

次いで,通常のリソグラフィによるエッチングを行い,
第1図に示すように,環状のN+領域16の外側だけにゲー
ト絶縁膜17とN+−Si多結晶膜18とを残した。表面全体に
SiO2膜19を形成した後,ホウ素をドープしたSi非単結晶
膜を形成してアルゴンレーザを照射することによりP−
Si単結晶膜とした。アルゴンレーザに代えて,Si非単結
晶膜に吸収される波長のレーザ光を放出する他のレーザ
を用いてもよい。あるいは,レーザ光を照射することに
代えて,電子ビームを照射するか,またはランプやヒー
タなどを用いて加熱することによりSi非単結晶膜をP−
Si単結晶膜とすることもできる。
Then, etching by normal lithography is performed,
As shown in FIG. 1, the gate insulating film 17 and the N + -Si polycrystalline film 18 were left only outside the annular N + region 16. On the entire surface
After the SiO 2 film 19 is formed, a boron-doped Si non-single-crystal film is formed and irradiated with an argon laser to form P-.
A Si single crystal film was used. Instead of the argon laser, another laser that emits a laser beam having a wavelength absorbed by the Si non-single crystal film may be used. Alternatively, instead of irradiating the laser beam, the Si non-single-crystal film is irradiated with an electron beam or is heated by using a lamp or a heater.
It can also be a Si single crystal film.

このP−Si単結晶膜をエッチングし,ホトダイオードを
形成する領域だけを残した。残存した島状のP−Si単結
晶領域20に,レジストマスクを用いてヒ素をイオン注入
することによりN+領域21を形成した。島状のP−Si単結
晶領域20のN+領域21以外の部分に,レジストマスクを用
いてホウ素をイオン注入することによりP+領域22を形成
した。そして,表面全体にSiO2膜23を形成した後、縦型
MOS FETのソースコンタクト領域およびゲートコンタク
ト領域(図外)の上のSiO2膜19,23を,またホトダイオ
ードのN+コンタクト領域およびP+コンタクト領域の上の
SiO2膜23をエッチングにより開口し,Si面を露出させ
た。
The P-Si single crystal film was etched to leave only the region where the photodiode was formed. An N + region 21 was formed by ion-implanting arsenic into the remaining island-shaped P-Si single crystal region 20 using a resist mask. A P + region 22 was formed by ion-implanting boron into the island-shaped P-Si single crystal region 20 other than the N + region 21 using a resist mask. After forming the SiO 2 film 23 on the entire surface, the vertical type
SiO 2 films 19 and 23 on the source and gate contact regions (not shown) of the MOS FET, and on the N + and P + contact regions of the photodiode.
The SiO 2 film 23 was opened by etching to expose the Si surface.

次いで,全面にAl膜を形成した後,所定のパターンにエ
ッチングしてAl配線24,25を形成した。第1図には示し
ていないが,ソース電極となるAl配線24は互いに接続さ
れており,ホトダイオードアレイの一端にあるホトダイ
オード上に形成されたAl配線25とさらに接続されてい
る。また,ゲート電極となるN+−Si多結晶膜18は,上記
のゲートコンタクト領域を通じて,ホトダイオードアレ
イの他端にあるホトダイオードと接続されている。従っ
て,本実施例の光結合型半導体リレー装置の等価回路は
第6図のように表される。最後に,表面保護膜としてSi
3N4膜(図示していない)を形成した後,外部配線との
接点になるパッド部のみが露出するようにエッチングし
た。
Then, after forming an Al film on the entire surface, it was etched into a predetermined pattern to form Al wirings 24 and 25. Although not shown in FIG. 1, Al wirings 24 serving as source electrodes are connected to each other and further connected to an Al wiring 25 formed on the photodiode at one end of the photodiode array. Further, the N + -Si polycrystalline film 18 serving as the gate electrode is connected to the photodiode at the other end of the photodiode array through the gate contact region. Therefore, the equivalent circuit of the optically coupled semiconductor relay device of this embodiment is represented as shown in FIG. Finally, as a surface protection film, Si
After forming a 3 N 4 film (not shown), etching was performed so as to expose only the pad portion that will be a contact point with the external wiring.

第4図はガードリング近傍の断面図である。ガードリン
グ26はP領域であり,上述のP領域15を形成する際に同
時に形成した。また,ガードリング上のSiO2膜19,23は
上述のSiO2膜19,23を形成する際に,そしてSiO2膜19,23
上のAl電極27は上述のAl電極24を形成する際に同時に形
成した。このように本実施例では,直列接続の2のスイ
ッチトランジスタと,各スイッチトランジスタを光電流
出力により制御する光電変換素子とを,基板上に順次積
層して受光部を構成したので,2組のスイッチトランジス
タと光電変換素子とが一体化されることとなって,部品
点数の削減及び製造工程の簡略化を図ることができる。
FIG. 4 is a sectional view near the guard ring. The guard ring 26 is a P region and was formed at the same time when the P region 15 was formed. Further, the SiO 2 film 19, 23 on the guard ring when forming the SiO 2 film 19, 23 described above, and SiO 2 film 19, 23
The upper Al electrode 27 was formed at the same time when the above Al electrode 24 was formed. As described above, in this embodiment, two switch transistors connected in series and a photoelectric conversion element for controlling each switch transistor by the photocurrent output are sequentially laminated on the substrate to form the light receiving portion, so that two sets of two are formed. Since the switch transistor and the photoelectric conversion element are integrated, the number of parts can be reduced and the manufacturing process can be simplified.

しかも上記2組のスイッチトランジスタが直列に接続さ
れているため,スイッチングされる信号の極性が反転し
てもいずれか一方によりスイッチングが行われることと
なって、交流,直流の共用ができる。1組のスイッチト
ランジスタだけではn型のドレインに対してソース側に
正電圧が印加されると、島状のP領域にも正電圧が印加
される。これは、第4図に示すようにソースであるN+
域16とP領域15とがAl電極24で短絡されているからであ
る。このためゲート電圧に拘らず該スイッチトランジス
タにはダイオードの順方向電流が流れる。これに対し本
実施例では2組のスイッチトランジスタのドレイン同志
を接続しているため、該両スイッチトランジスタのソー
スを交流信号を印加しても、いずれか一方の組のスイッ
チトランジスタは、必ずそのドレインに対してソース側
が負電位となる。このため、このスイッチトランジスタ
はそのソース側の島状のP領域にも負電圧が印加され、
ゲート電圧による制御が可能となる。
Moreover, since the two sets of switch transistors are connected in series, even if the polarity of the signal to be switched is reversed, switching is performed by either one, and AC and DC can be shared. With only one set of switch transistors, when a positive voltage is applied to the source side with respect to the n-type drain, the positive voltage is also applied to the island-shaped P region. This is because the N + region 16 and the P region 15 which are sources are short-circuited by the Al electrode 24 as shown in FIG. Therefore, the forward current of the diode flows through the switch transistor regardless of the gate voltage. On the other hand, in the present embodiment, since the drains of the two sets of switch transistors are connected to each other, even if an AC signal is applied to the sources of the two switch transistors, one of the set switch transistors must have its drain On the other hand, the source side has a negative potential. Therefore, in this switch transistor, a negative voltage is also applied to the island-shaped P region on the source side,
It becomes possible to control by the gate voltage.

本実施例では,P−Si単結晶膜にヒ素をイオン注入するこ
とによりホトダイオードを形成したが,逆にN−Si単結
晶膜にホウ素をイオン注入することによりホトダイオー
ドを形成してもよい。
In this embodiment, the photodiode is formed by ion-implanting arsenic into the P-Si single crystal film, but conversely, the photodiode may be formed by ion-implanting boron into the N-Si single crystal film.

本発明の他の実施例である光結合型半導体リレー装置に
用いられるホトダイオードアレイを積層した縦型MOS FE
Tの部分斜視図を第5図に示す。表面全体にSiO2膜19を
形成する段階までは上述の実施例と同様である。
A vertical MOS FE having a stacked photodiode array used in an optical coupling type semiconductor relay device according to another embodiment of the present invention.
A partial perspective view of T is shown in FIG. The steps up to the step of forming the SiO 2 film 19 on the entire surface are the same as in the above-described embodiment.

次いで,SiO2膜19の表面全体にニッケル・クロム層を形
成した後,ホトダイオードを形成する領域だけを残すよ
うにパターニングし,島状の下層電極28とした。表面全
体にP−Si非晶質膜29を形成し,島状の下層電極28の一
部が露出するようにパターニングした後,さらにN−Si
非晶質膜30を全面に形成し,島状のP−Si非晶質膜29の
上面および側面を被覆しかつ下層電極28の一部が露出す
るようにパターニングした。
Then, after forming a nickel-chromium layer on the entire surface of the SiO 2 film 19, patterning was performed so as to leave only a region for forming a photodiode, thereby forming an island-shaped lower layer electrode 28. A P-Si amorphous film 29 is formed on the entire surface and patterned so that a part of the island-shaped lower layer electrode 28 is exposed.
An amorphous film 30 was formed on the entire surface and patterned so as to cover the upper surface and side surfaces of the island-shaped P-Si amorphous film 29 and expose a part of the lower electrode 28.

次いで,上層透明電極として,スズを含む酸化インジウ
ム膜31を全面に形成し,島状のN−Si非晶質膜30の上面
および側面を被覆し,かつ下層電極28と,隣接するホト
ダイオードのN−Si非晶質膜30とを接続するようにパタ
ーニングした。
Then, an indium oxide film 31 containing tin is formed on the entire surface as an upper layer transparent electrode to cover the upper surface and the side surface of the island-shaped N-Si amorphous film 30, and the lower electrode 28 and the N of the adjacent photodiode. It was patterned so as to connect with the -Si amorphous film 30.

最後に,縦型MOS FETのソースコンタクト領域およびゲ
ートコンタクト領域(図外)の上のSiO2膜19をエッチン
グにより開口し,Si面を露出させた。そして,全面にAl
膜を形成した後,所定のパターンにエッチングしてAl配
線32を形成した。第5図には示していないが,ソース電
極となるAl配線32は互いに接続されており,ホトダイオ
ードアレイの一端にあるホトダイオード上に形成された
スズを含む酸化インジウム膜31とさらに接続されてい
る。また,ゲート電極となるN+−Si多結晶膜18は,上記
のゲートコンタクト領域を通じて,ホトダイオードアレ
イの他端にあるホトダイオードと接続されている。従っ
て,本実施例の光結合型半導体リレーの等価回路も第6
図のように表される。
Finally, the SiO 2 film 19 on the source contact region and gate contact region (not shown) of the vertical MOS FET was opened by etching to expose the Si surface. And Al on the whole surface
After forming the film, the Al wiring 32 was formed by etching in a predetermined pattern. Although not shown in FIG. 5, Al wirings 32 serving as source electrodes are connected to each other and further connected to an indium oxide film 31 containing tin formed on the photodiode at one end of the photodiode array. Further, the N + -Si polycrystalline film 18 serving as the gate electrode is connected to the photodiode at the other end of the photodiode array through the gate contact region. Therefore, the equivalent circuit of the optically coupled semiconductor relay of this embodiment is also the sixth circuit.
It is represented as shown.

なお,ガードリング近傍の構造は,SiO2膜23が存在しな
いこと以外は上述の実施例と同様である。
The structure in the vicinity of the guard ring is the same as that of the above-described embodiment except that the SiO 2 film 23 does not exist.

本実施例では,P−Si非晶質膜上にN−Si非晶質膜を形成
したが,逆にN−Si非晶質膜上にP−Si非晶質膜を形成
してもよい。あるいは,P−i−N構造またはN−i−P
構造を採用することもできる。
In this embodiment, the N-Si amorphous film is formed on the P-Si amorphous film, but conversely, the P-Si amorphous film may be formed on the N-Si amorphous film. . Alternatively, P-i-N structure or N-i-P
A structure can also be adopted.

(発明の効果) 以上のように本発明の光結合型半導体リレー装置によれ
ば,直列接続の2組のスイッチトランジスタと,各スイ
ッチトランジスタを光電流出力により制御する光電変換
素子とを有する受光部を,基板上に該スイッチトランジ
スタ及び該光電変換素子を順次積層してなる構造とした
ので,部品点数が少なく製造工程が簡単であり,しかも
交流,直流の共用が可能な光結合型半導体リレーを得る
ことができる。このような半導体リレー装置は,従来の
半導体リレー装置に比べて,さらに小型であり,かつ製
造コストが低減される。従って,本発明の光結合型半導
体リレー装置は,従来の電磁リレー装置が使用されてい
た分野において,幅広く応用される。
(Effects of the Invention) As described above, according to the optically coupled semiconductor relay device of the present invention, the light receiving unit having two sets of switch transistors connected in series and a photoelectric conversion element for controlling each switch transistor by photocurrent output. Has a structure in which the switch transistor and the photoelectric conversion element are sequentially laminated on the substrate, so that the number of parts is small, the manufacturing process is simple, and the AC-DC semiconductor relay capable of sharing AC and DC is provided. Obtainable. Such a semiconductor relay device is smaller than the conventional semiconductor relay device, and the manufacturing cost is reduced. Therefore, the optically coupled semiconductor relay device of the present invention is widely applied in the field where the conventional electromagnetic relay device was used.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例である光結合型半導体リレー
装置において,ホトダイオードアレイを積層した縦型MO
S FET8または9の要部を表す斜視図,第2図は該光結合
型半導体リレー装置の断面図,第3図は第2図に示した
受光部5の上面模式図,第4図は第3図に示したガード
リング11,12の近傍を表す断面図,第5図は本発明の他
の実施例である光結合型半導体リレーの受光部を構成す
るMOS FETの要部を表す斜視図,第6図は本発明の一実
施例である光結合型半導体リレー装置の等価回路図,第
7図は従来の光結合型半導体リレー装置の等価回路図で
ある。 1……交流・直流共用の光結合型半導体リレー装置,4…
…発光部,5……受光部,8,9……ホトダイオードアレイを
積層した縦型MOS FET,10……半導体基板,13……N+−Si
基板,15……P領域,16,21……N+領域,17……ゲート絶縁
膜,18……N+−Si多結晶膜,19,23……SiO2膜,20……P−
Si単結晶領域,22……P+領域,29……P−Si非晶質膜,30
……N−Si非晶質膜,34,35,41,42……ホトダイオードア
レイ,36,37……縦型MOS FET,39,40……MOS FET。
FIG. 1 is a vertical MO in which a photodiode array is laminated in an optical coupling type semiconductor relay device which is an embodiment of the present invention.
FIG. 2 is a perspective view showing the main part of the S FET 8 or 9, FIG. 2 is a cross-sectional view of the optically coupled semiconductor relay device, FIG. 3 is a schematic top view of the light receiving portion 5 shown in FIG. 2, and FIG. FIG. 3 is a cross-sectional view showing the vicinity of the guard rings 11 and 12 shown in FIG. 3, and FIG. 5 is a perspective view showing a main part of a MOS FET which constitutes a light receiving portion of an optical coupling type semiconductor relay according to another embodiment of the present invention. FIG. 6 is an equivalent circuit diagram of an optically coupled semiconductor relay device according to an embodiment of the present invention, and FIG. 7 is an equivalent circuit diagram of a conventional optically coupled semiconductor relay device. 1 ... Optically coupled semiconductor relay device for both AC and DC, 4 ...
… Light emitting part, 5 …… Light receiving part, 8, 9 …… Vertical MOS FET with stacked photodiode arrays, 10 …… Semiconductor substrate, 13 …… N + −Si
Substrate, 15 …… P region, 16,21 …… N + region, 17 …… Gate insulating film, 18 …… N + −Si polycrystalline film, 19,23 …… SiO 2 film, 20 …… P−
Si single crystal region, 22 …… P + region, 29 …… P-Si amorphous film, 30
…… N-Si amorphous film, 34, 35, 41, 42 …… Photodiode array, 36, 37 …… Vertical MOS FET, 39, 40 …… MOS FET.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 司 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 吉岡 稔 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭63−51681(JP,A) 特開 平1−235282(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tsukasa Doi 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (72) Minoru Yoshioka 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Incorporated (72) Inventor Masayoshi Kiba 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) Reference JP-A-63-51681 (JP, A) JP-A-1-235282 (JP , A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】発光素子を有する発光部と,該発光部と光
学的に結合した受光部とを備えた光結合型半導体リレー
装置であって, 該受光部は, それぞれ1個の半導体基板上に形成された,該基板をド
レインとして共用する、ソース領域とチャネル形成領域
を短絡した複数の縦型MOSFETからなる第1組のスイッチ
トランジスタと,該基板をドレインとして共用する、ソ
ース領域とチャネル形成領域を短絡した複数の縦型MOSF
ETからなる第2組のスイッチトランジスタと,上記第1
組のスイッチトランジスタ上方に絶縁膜を介して形成さ
れ,上記第1組のスイッチトランジスタのゲート電極と
ソース電極の間に接続された第1光電変換素子と,上記
第2組のスイッチトランジスタ上方に絶縁膜を介して形
成され,上記第2組のスイッチトランジスタのゲート電
極とソース電極の間に接続された第2光電変換素子とを
備え, 上記第1組のスイッチトランジスタのドレインと上記第
2組のスイッチトランジスタのドレインとが上記基板に
共通接続されたものである光結合型半導体リレー装置。
1. An optical coupling type semiconductor relay device comprising a light emitting portion having a light emitting element and a light receiving portion optically coupled to the light emitting portion, each light receiving portion being on one semiconductor substrate. And a source region and a channel formed by sharing the substrate as a drain, the first set of switch transistors consisting of a plurality of vertical MOSFETs having a short-circuited source region and channel formation region, and sharing the substrate as a drain. Multiple vertical MOSFs with shorted areas
The second set of switch transistors consisting of ET and the first set
A first photoelectric conversion element that is formed above the pair of switch transistors via an insulating film and is connected between the gate electrode and the source electrode of the first pair of switch transistors, and is insulated above the second pair of switch transistors. A second photoelectric conversion element formed through a film and connected between the gate electrode and the source electrode of the second set of switch transistors, and the drain of the first set of switch transistors and the second set of the second set of switch transistors. An optical coupling type semiconductor relay device in which a drain of a switch transistor is commonly connected to the substrate.
JP16643888A 1988-07-04 1988-07-04 Optically coupled semiconductor relay device Expired - Fee Related JPH0744291B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP16643888A JPH0744291B2 (en) 1988-07-04 1988-07-04 Optically coupled semiconductor relay device
DE68924209T DE68924209T2 (en) 1988-07-04 1989-07-04 Optically controlled semiconductor arrangement.
EP89306812A EP0350284B1 (en) 1988-07-04 1989-07-04 An optically driven semiconductor device
US07/672,764 US5144395A (en) 1988-07-04 1991-03-19 Optically driven semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16643888A JPH0744291B2 (en) 1988-07-04 1988-07-04 Optically coupled semiconductor relay device

Publications (2)

Publication Number Publication Date
JPH0216778A JPH0216778A (en) 1990-01-19
JPH0744291B2 true JPH0744291B2 (en) 1995-05-15

Family

ID=15831407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16643888A Expired - Fee Related JPH0744291B2 (en) 1988-07-04 1988-07-04 Optically coupled semiconductor relay device

Country Status (1)

Country Link
JP (1) JPH0744291B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0350284B1 (en) * 1988-07-04 1995-09-13 Sharp Kabushiki Kaisha An optically driven semiconductor device
JPH04119392A (en) * 1990-09-10 1992-04-20 Tadashi Honda Driving method for el using optical mos fet relay
JPH04359972A (en) * 1991-06-06 1992-12-14 Nippon Paint Co Ltd Powder coating material excellent in stain resistance

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351681A (en) * 1986-08-20 1988-03-04 Agency Of Ind Science & Technol Semiconductor device
JPH01235282A (en) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd Semiconductor device

Also Published As

Publication number Publication date
JPH0216778A (en) 1990-01-19

Similar Documents

Publication Publication Date Title
JPS6351681A (en) Semiconductor device
EP0371814B1 (en) Light-sensitive semiconductor device
JPH0239723A (en) Solid relay
US4916323A (en) Optical control circuit and a semiconductor device for realizing same
JPH0744291B2 (en) Optically coupled semiconductor relay device
JPH0113233B2 (en)
JPH01175775A (en) Photo-driven mos semiconductor device
US5144395A (en) Optically driven semiconductor device
JPH0734482B2 (en) Optically coupled semiconductor relay device
JPH0217940B2 (en)
US5223446A (en) Semiconductor device with a photodetector switching device grown on a recrystallized monocrystal silicon film
JP3268991B2 (en) Optical switching element
JP3026395B2 (en) Light receiving element
JP2973679B2 (en) Semiconductor relay
JPH06268247A (en) Optically coupled semiconductor relay
JP2802245B2 (en) Light control semiconductor device
JPH0758803B2 (en) Optical switching device
JPH03278471A (en) Light switch
JPS633456A (en) Solid-state image sensing device
JPH01235282A (en) Semiconductor device
JPH11211564A (en) Illuminance sensor
JP2514308B2 (en) Light control semiconductor device
JPH0831618B2 (en) Monolithic photodiode array with resistors
JPH0639457Y2 (en) Photovoltaic device
JPH10190019A (en) Switching device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees