[go: up one dir, main page]

JPH0740718B2 - Image processing device - Google Patents

Image processing device

Info

Publication number
JPH0740718B2
JPH0740718B2 JP60079677A JP7967785A JPH0740718B2 JP H0740718 B2 JPH0740718 B2 JP H0740718B2 JP 60079677 A JP60079677 A JP 60079677A JP 7967785 A JP7967785 A JP 7967785A JP H0740718 B2 JPH0740718 B2 JP H0740718B2
Authority
JP
Japan
Prior art keywords
reading
output
data
memory
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60079677A
Other languages
Japanese (ja)
Other versions
JPS61238175A (en
Inventor
理博 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP60079677A priority Critical patent/JPH0740718B2/en
Publication of JPS61238175A publication Critical patent/JPS61238175A/en
Publication of JPH0740718B2 publication Critical patent/JPH0740718B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Character Input (AREA)
  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明はフアクシミリ、デジタル複写機等の原稿画像を
電気的に処理する画像処理装置に関し、得に、原稿画像
をイメージセンサにより読取って得た読取信号の不均一
性を補正する画像処理装置に関するものである。
Description: TECHNICAL FIELD The present invention relates to an image processing apparatus such as a facsimile machine and a digital copying machine, which electrically processes an original image, and particularly, a read signal obtained by reading the original image with an image sensor. The present invention relates to an image processing device that corrects nonuniformity.

〔従来技術〕[Prior art]

従来、フアクシミリ装置や複写機などの様々な画像処理
を電気的に行なう装置が知られているが、これらの多く
は原稿を光源により照明してその反射光をCCDセンサ等
のイメージセンサを用いて読み取りを行なっている。し
かしながら、螢光灯などの光源はその全長に渡って均一
な光量を得るのが困難であったり、また口径蝕(vignet
ting)に起因するレンズの透光率のかた寄や受光素子の
感度の不均一等により、均一な読取信号が出力されない
ことがある。尚、本説明ではこの読取信号の不均一をシ
ェーディング歪と呼ぶ。従って、良好な読取信号を得る
ために、このシェーディング歪を電気的に補正する機構
が提案されている。
Conventionally, there are known devices that electrically perform various image processings such as facsimile machines and copiers, but most of these devices use an image sensor such as a CCD sensor to illuminate a document with a light source and reflect the reflected light. It is reading. However, it is difficult for a light source such as a fluorescent lamp to obtain a uniform amount of light over its entire length, and vignetting (vignet
In some cases, a uniform read signal may not be output due to a difference in the light transmittance of the lens due to ting), uneven sensitivity of the light receiving element, or the like. In this description, the nonuniformity of the read signal is called shading distortion. Therefore, in order to obtain a good read signal, a mechanism for electrically correcting this shading distortion has been proposed.

第1図に従来のシェーディング歪補正を行なう画像処理
装置の構造例を示す。
FIG. 1 shows an example of the structure of a conventional image processing apparatus that performs shading distortion correction.

第1図において符号1で示されているものは光電変換素
子としてのCCDセンサで、光源により露光された原稿の
反射光はレンズ、プリズムなどの不図示の光学系を介し
てCCDセンサ1上に結像される。CCDセンサ1は複数個の
受光素子がライン状に配列されており、各受光素子によ
り画像を画素単位で読取るものである。
In FIG. 1, reference numeral 1 denotes a CCD sensor as a photoelectric conversion element. Reflected light of a document exposed by a light source is transferred onto the CCD sensor 1 via an optical system (not shown) such as a lens and a prism. It is imaged. The CCD sensor 1 has a plurality of light receiving elements arranged in a line, and each light receiving element reads an image in pixel units.

CCDセンサ1からの画像データ読み出しタイミングは読
取制御部7により制御される。CCDセンサ1の出力は増
幅器3により所定レベルまで増幅され、続いてコンパレ
ータ11により2値化されて出力される。この際、コンパ
レータ11の基準電圧を変化させることによりシエーティ
ング歪補正が行なわれる。
The timing of reading image data from the CCD sensor 1 is controlled by the reading control unit 7. The output of the CCD sensor 1 is amplified to a predetermined level by the amplifier 3 and then binarized by the comparator 11 and output. At this time, changing the reference voltage of the comparator 11 corrects the sheating distortion.

コンパレータ11の基準電圧は、ランダムアクセスメモリ
などから構成されたメモリ9に格納されているシエーデ
ィング歪データに基づいて決定される。すなわち、読取
制御部7がCCDセンサ1からのデータ出力と、メモリ9
に格納されているシエーディング歪データの読み出しを
連動させ、CCDセンサ1の読み取り位置に対応してA/D,D
/A変換器5を介してコンパレータ11の2値化基準電圧を
変化させ、光源の光量分布等に対応してシエーディング
歪補正が行なわれる。
The reference voltage of the comparator 11 is determined based on the shading distortion data stored in the memory 9 including a random access memory or the like. That is, the reading control unit 7 outputs the data output from the CCD sensor 1 and the memory 9
The reading of the shading distortion data stored in is linked, and the A / D, D corresponding to the reading position of the CCD sensor 1
The binarized reference voltage of the comparator 11 is changed via the / A converter 5, and the shading distortion is corrected according to the light amount distribution of the light source.

シエーディング歪データの入力はCCDセンサ1により原
稿画像の読取前に標準白色板など基準部材を走査するこ
とにより行なわれる。基準部材を走査して得たCCDセン
サ1のアナログ出力はA/D,D/A変換器5により各画素毎
に複数ビットのデジタル値に変換され、読み取り位置に
対応して例えば1ライン分メモリ9に格納される。
The shading distortion data is input by scanning a standard member such as a standard white plate before the original image is read by the CCD sensor 1. The analog output of the CCD sensor 1 obtained by scanning the reference member is converted into a digital value of a plurality of bits for each pixel by the A / D, D / A converter 5 and, for example, a memory for one line corresponding to the reading position 9 is stored.

読み取り速度を高速化したい場合、上記のような構成の
画像処理装置では、A/D,D/A変換器5の高速化が要求さ
れる。一般に高速なA/D,D/A変換器は構造が複雑で、コ
ストも高く、画像処理装置全体の価格を上昇させる、と
いう欠点があった。
When it is desired to increase the reading speed, the image processing apparatus having the above-described configuration requires the A / D and D / A converters 5 to operate at high speed. Generally, a high-speed A / D and D / A converter has a drawback that the structure is complicated, the cost is high, and the price of the image processing apparatus as a whole is increased.

また、シェーディング歪データを格納するメモリ各画素
に対し複数ビットのデジタルデータを例えば1ライン分
記憶するにはかなりの記憶容量を必要とし、コスト的に
問題もある。
Further, in order to store a plurality of bits of digital data for each pixel in a memory that stores shading distortion data, for example, a considerable storage capacity is required, and there is a cost problem.

また、特開昭56−157576号公報には、シェーディング波
形をアップダウンカウンタを用いて再生する技術が示さ
れている。特開昭56−157576号公報では、基準濃度の基
準部材を読取って得た各画素の出力レベルが前の画素の
出力レベルより大か小かを検知して、そのデータをメモ
リに格納する。そして、原稿画像を読み取る際に、メモ
リに格納したデータを読み出してアップダウンカウンタ
を駆動し、そのアップダウンカウンタの出力に応じた電
圧波形を再生してシェーディング補正を行なっている。
Further, Japanese Patent Laid-Open No. 56-157576 discloses a technique for reproducing a shading waveform by using an up / down counter. In Japanese Patent Laid-Open No. 56-157576, it is detected whether the output level of each pixel obtained by reading the reference member having the reference density is higher or lower than the output level of the previous pixel, and the data is stored in the memory. When reading the original image, the data stored in the memory is read, the up / down counter is driven, and the voltage waveform corresponding to the output of the up / down counter is reproduced to perform shading correction.

しかし、この特開昭56−157576号公報に記載された技術
では、アップダウンカウンタを用いてシェーディング波
形の記憶、再生を行なうために、シェーディング波形の
先頭にある波形の立ち上がり部分で急なレベル変化にア
ップダウンカウンタが追従できない欠点がある。そこ
で、シェーディング波形の記憶時にはアップダウンカウ
ンタの出力に応じた電圧レベルがシューディング波形の
立ち上がり部分の電圧レベルに一致するまで、数回の読
取り動作を行なってアップダウンカウンタのカウント値
を上げている。そして、シェーディング波形の再生時に
は、シェーティング波形の立ち上がり部分の電圧レベル
を与えるためのアップダウンカウンタの制御を行なった
後、シェーディング波形再生のためのアップダウンカウ
ンタの制御を行なっている。
However, in the technique disclosed in Japanese Patent Laid-Open No. 56-157576, since the shading waveform is stored and reproduced by using the up / down counter, a sudden level change occurs at the rising portion of the waveform at the head of the shading waveform. Has a drawback that the up / down counter cannot follow. Therefore, when the shading waveform is stored, the count value of the up / down counter is increased by performing several reading operations until the voltage level according to the output of the up / down counter matches the voltage level of the rising portion of the shading waveform. . During reproduction of the shading waveform, the up / down counter for giving the voltage level of the rising portion of the shading waveform is controlled, and then the up / down counter for reproducing the shading waveform is controlled.

従って、特開昭56−157576号公報に記載された技術で
は、シェーディング波形の記憶再生を行なう制御が複雑
であるという問題点があった。
Therefore, the technique disclosed in Japanese Patent Laid-Open No. 56-157576 has a problem that the control for storing and reproducing the shading waveform is complicated.

また、特開昭56−157576号公報に記載されたシェーディ
ング波形の記憶再生にアップダウンカウンタを用いるも
のでは、画素間のレベル変化が急な部分において、アッ
プダウンカウンタでは波形の正確な記憶再生ができな
い。また、アップダウンカウンタのカウント値をその画
素間の急なレベル変化に追従させるために、画像読取用
のセンサの駆動クロックよりも高速なクロックを用いて
アップダウンカウンタを駆動しなければならず、その様
な高速なクロックで駆動できるアップダウンカウンタを
用いると、装置全体のコストが高くなるという欠点があ
った。
Further, in the one using an up-down counter for storing and reproducing the shading waveform described in Japanese Patent Laid-Open No. 56-157576, the up-down counter can accurately store and reproduce the waveform at a portion where the level change between pixels is abrupt. Can not. Further, in order to make the count value of the up-down counter follow a sudden level change between the pixels, it is necessary to drive the up-down counter using a clock faster than the drive clock of the image reading sensor, If an up-down counter that can be driven by such a high-speed clock is used, the cost of the entire device will increase.

〔目的〕〔Purpose〕

本発明は以上の点に鑑みてなされたもので、確実なシェ
ーディング歪補正を行なえ、また簡単安価で高速な画像
処理装置を提供することを目的とし、原稿画像を画素単
位で光電的に読み取る読取手段と、基準濃度の基準部材
と、前記読取手段により前記基準部材を読み取って得た
各画素の出力レベルが前の画素の出力レベルより大か小
かを検知する検知手段と、前記検知手段の検知結果に基
づいて前記読取手段の各画素の出力レベルが前の画素の
出力レベルより大か小かを表すデータを記憶するメモリ
手段と、前記読取手段による基準部材の読み取りに同期
して、前記データを前記メモリ手段へ記憶するアドレス
を指定し、前記読取手段による原稿画像の読み取りに同
期して、前記データを前記メモリ手段から読み出すアド
レスを指定するアドレスカウンタと、前記読取手段によ
る原稿画像の読取に同期して前記メモリ手段から読み出
された前記データに応じてコンデンサを充電または放電
する充放電手段と、前記コンデンサに充電された電圧値
に応じて、前記読取手段により原稿画像を読み取って得
た出力を補正する補正手段とを有することを特徴とする
画像処理装置を提供することを目的とする。
The present invention has been made in view of the above points, and an object thereof is to provide a simple, inexpensive, and high-speed image processing apparatus capable of surely correcting shading distortion, and to read an original image photoelectrically in pixel units. Means, a reference member for reference density, a detection means for detecting whether the output level of each pixel obtained by reading the reference member by the reading means is higher or lower than the output level of the previous pixel, and the detection means Memory means for storing data indicating whether the output level of each pixel of the reading means is higher or lower than the output level of the previous pixel based on the detection result; and the reading means reading the reference member in synchronization with the memory means. An address for storing the data in the memory means is designated, and an address for reading the data from the memory means is designated in synchronization with the reading of the original image by the reading means. A response counter, charging / discharging means for charging or discharging a capacitor according to the data read from the memory means in synchronization with reading of an original image by the reading means, and a voltage value charged in the capacitor It is an object of the present invention to provide an image processing apparatus including: a correction unit that corrects an output obtained by reading an original image by the reading unit.

〔実施例〕〔Example〕

以下、図面に示す実施例に基づいて本発明を詳細に説明
する。ただし、以下では第1図の従来例と同一ないし相
当する部材には同一符号を付し、その詳細な説明は省略
する。
Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings. However, in the following, the same or corresponding members as those in the conventional example of FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.

第2図は、本発明を適用可能な原稿読み取り装置の簡略
化した構成図である。
FIG. 2 is a simplified block diagram of a document reading apparatus to which the present invention can be applied.

原稿台59上に読み取り面を下向きに置かれた原稿を螢光
灯52で照明し、反射ミラー53,55、光学レンズ56を介し
てCCDセンサ1上に原稿像を結像する。図中点線は原稿
からの反射光の光路を示す。螢光灯52、反射ミラー53,5
5は不図示の光学系モータによりガイド・レール58に沿
って移動し原稿台59上の原稿を走査する。CCDセンサ1
では、原稿からの反射光の強弱を1ライン毎に所定画素
単位の電気信号に変換して、原稿画像を読み取る。本実
施例においては、螢光光52の発光むら、反射ミラー53,5
5の汚れ等による濃度むら、光学レンズ57の高度分布の
むら等に起因するシェーディング歪を総括して電気的に
除去する。即ち、本実施例においては、原稿載置領域外
に設けたシェーディング歪データの測定用の基準部材51
をCCDセンサ1により上記原稿走査に先だって読み取
り、しかる後原稿走査を行ない原稿読み取り信号に対す
るシェーディング歪の補正を行なうものである。シェー
ディング歪データの測定用の基準部材51は上記シェーデ
ィング歪データの測定基準となる板で全面を例えば白又
は灰色で均一に塗ったものである。
A document placed on the document table 59 with its reading surface facing downward is illuminated by a fluorescent lamp 52, and a document image is formed on the CCD sensor 1 through the reflection mirrors 53 and 55 and an optical lens 56. The dotted line in the figure indicates the optical path of the reflected light from the document. Fluorescent lamp 52, reflective mirror 53,5
An optical system motor (not shown) 5 moves along a guide rail 58 to scan an original on an original table 59. CCD sensor 1
Then, the intensity of the reflected light from the document is converted into an electric signal of a predetermined pixel unit for each line, and the document image is read. In this embodiment, the uneven emission of the fluorescent light 52, the reflection mirrors 53, 5
The shading distortion caused by the uneven density of 5 and the uneven distribution of the height of the optical lens 57 is collectively removed electrically. That is, in this embodiment, the reference member 51 for measuring shading distortion data, which is provided outside the document placement area, is used.
Is read by the CCD sensor 1 prior to the original scanning, and then the original scanning is performed to correct the shading distortion for the original reading signal. The reference member 51 for measuring the shading strain data is a plate serving as a measurement reference for the shading strain data, and the entire surface thereof is uniformly painted in white or gray, for example.

第3図は、第2図示の原稿読み取り装置に設けられたCC
Dセンサ1の出力する読み取り信号に対して、シェーデ
ィング歪補正を実行するための回路構成例のブロック図
である。
FIG. 3 shows a CC provided in the document reading device shown in FIG.
FIG. 3 is a block diagram of a circuit configuration example for executing shading distortion correction on a read signal output from the D sensor 1.

第3図に示すように、CCDセンサ1の出力は増幅器3で
増幅された後、コンパレータ11の外、ピークホールド回
路23およびコンパレータ41の−入力端子に入力される。
ピークホールド回路23の出力信号線23aはアナログスイ
ッチ35の接点の1つに接続される。このアナログスイッ
チ35の他方の接点は接地されており、さらにそのコモン
接点には抵抗37およびコンデンサ39から成る充放電回路
が接続されている。この充放電回路の出力はコンパレー
タ41の+入力端子に接続されるとともに抵抗43,45によ
り分圧されてコンパレータ11の2値化基準電圧とされ
る。即ち、コンデンサ39の充電々圧に対応した2値化基
準電圧がコンパレータ11に供給される。
As shown in FIG. 3, the output of the CCD sensor 1 is amplified by the amplifier 3 and then input to the outside of the comparator 11 and to the negative input terminals of the peak hold circuit 23 and the comparator 41.
The output signal line 23a of the peak hold circuit 23 is connected to one of the contacts of the analog switch 35. The other contact of the analog switch 35 is grounded, and a charge / discharge circuit including a resistor 37 and a capacitor 39 is connected to the common contact of the analog switch 35. The output of the charging / discharging circuit is connected to the + input terminal of the comparator 41 and divided by the resistors 43 and 45 to be the binarized reference voltage of the comparator 11. That is, the binarized reference voltage corresponding to the charging voltage of the capacitor 39 is supplied to the comparator 11.

一方、コンパレータ41の出力信号線41aはアンドゲータ2
9,31およびオアゲート27から構成されたゲート回路に接
続されている。すなわち、アンドゲート29の一方の入力
端子にコンパレータ41の出力が接続されており、アンド
ゲート31の一方の入力端子にはメモリ9の出力データが
入力されている。アンドゲート29,31は読み取り制御部
7の信号線7bによりゲートされるようになっている。こ
のとき、アンドゲート31のゲート入力は反転されている
ので、アンドゲート29,31は一方が開いているときには
他方が閉じるようになっている。アンドゲート29,31の
出力はオアゲート27に入力され、その論理和がDフリッ
プフロップ25のデータ入力とされている。
On the other hand, the output signal line 41a of the comparator 41 is connected to the AND gate 2
It is connected to a gate circuit composed of 9,31 and OR gate 27. That is, the output of the comparator 41 is connected to one input terminal of the AND gate 29, and the output data of the memory 9 is input to one input terminal of the AND gate 31. The AND gates 29 and 31 are adapted to be gated by the signal line 7b of the reading control section 7. At this time, since the gate input of the AND gate 31 is inverted, when one of the AND gates 29 and 31 is open, the other is closed. The outputs of the AND gates 29 and 31 are input to the OR gate 27, and the logical sum thereof is used as the data input of the D flip-flop 25.

従って、読み取り制御部7の出力7bがハイレベルのとき
はコンパレータ41の出力41aが選択されてオアゲート27
より出力され、逆に、出力7bがローレベルのときはメモ
リ9の出力9aが選択されてオアゲート27より出力され
る。尚、読み取り制御部7は基準部材51の読み取り時、
即ち、シェーディング歪データの測定時に出力7bをハイ
レベルとし、原稿読み取り時に出力7bをローレベルとす
る。
Therefore, when the output 7b of the read control unit 7 is at high level, the output 41a of the comparator 41 is selected and the OR gate 27 is selected.
On the contrary, when the output 7b is at the low level, the output 9a of the memory 9 is selected and output from the OR gate 27. The reading control unit 7 reads the reference member 51
That is, the output 7b is set to the high level when the shading distortion data is measured, and the output 7b is set to the low level when the document is read.

Dフリップフロップ25は、信号線7aを介して読み取り制
御部7によりCCDセンサ1の1ビットの読み出しごとに
同期して出力される読み取りクロック7aによりラッチ動
作される。Dフリッフフロップ25の出力信号線25aはメ
モリ9の入力端子INおよびアナログスイッチ35の制御端
子に接続されている。ここでは信号線25aがローレベル
の際にアナログスイッチ35が上側の信号線25aに接続さ
れるものとする。メモリ9のリード/ライトのタイミン
グ制御は読み取り制御部7により信号線7cを介して行な
われる。また、メモリ9のリード/ライトのアドレス制
御は読み取り制御部7から読み取りクロック7aに同期し
て出力さるクロック7dをカウントするアドレスカウンタ
33により行なわれる。
The D flip-flop 25 is latched by the read clock 7a that is output in synchronization with each read of one bit of the CCD sensor 1 by the read control unit 7 via the signal line 7a. The output signal line 25a of the D flip-flop 25 is connected to the input terminal IN of the memory 9 and the control terminal of the analog switch 35. Here, it is assumed that the analog switch 35 is connected to the upper signal line 25a when the signal line 25a is at the low level. The read / write timing control of the memory 9 is performed by the read control unit 7 via the signal line 7c. The read / write address control of the memory 9 is performed by an address counter that counts the clock 7d output from the read control unit 7 in synchronization with the read clock 7a.
Performed by 33.

即ち、CCDセンサ1が基準部材51を読み取る時は信号線7
cによりメモリをライトモードにし、アドレスカウンタ3
3のアドレス値に従ってDフリップフロップ25の出力を
メモリ9に格納せしめる。一方、原稿を読取る時は線号
線7eによりメモリをリードモードにしアドレスカンウン
タ33のアドレス値に従って、CCDセンサ1の読み取り動
作に同期してメモリ9から格納されているシェーディン
グ歪データを読み出す。
That is, when the CCD sensor 1 reads the reference member 51, the signal line 7
Set the memory to write mode by pressing c and set the address counter 3
The output of the D flip-flop 25 is stored in the memory 9 according to the address value of 3. On the other hand, when reading the original, the memory is set to the read mode by the line 7e and the shading distortion data stored in the memory 9 is read in synchronization with the reading operation of the CCD sensor 1 according to the address value of the address counter 33.

この様に、メモリ9に格納されるシェーディング歪デー
タはDフリップフロップ25の出力の2値信号である。従
って、本実施例の構成は従来例の如く各画素毎に複数ビ
ットのシェーディング歪データを記憶する構成に較べて
大巾にメモリ容量の削減が可能である。
Thus, the shading distortion data stored in the memory 9 is a binary signal output from the D flip-flop 25. Therefore, the configuration of the present embodiment can greatly reduce the memory capacity as compared with the configuration of storing a plurality of bits of shading distortion data for each pixel as in the conventional example.

次に以上の構成における動作を第4図のタイミングチャ
ート図を参照して詳細に説明する。第4図は第3図中の
各信号線7a,41a、各接続点3a,25a,41bおよびメモリ9の
メモリアドレス7eの変化を示している。
Next, the operation of the above configuration will be described in detail with reference to the timing chart of FIG. FIG. 4 shows changes in the signal lines 7a and 41a, the connection points 3a, 25a and 41b, and the memory address 7e of the memory 9 in FIG.

シェーディング歪データ読み取りの際、第4図の最下段
に示すヒークホールド回路23を介してコンデンサ39に充
電された電圧、すなわち接続点41bの電圧と、信号線3a
の増幅器3の出力はコンパレータ41により比歎される。
When reading the shading distortion data, the voltage charged in the capacitor 39 via the heat hold circuit 23 shown at the bottom of FIG. 4, that is, the voltage at the connection point 41b and the signal line 3a.
The output of the amplifier 3 is compared by the comparator 41.

従って、コンパレータ41により、コンデンサ39の充電電
圧に対する増巾器3を介したCCDセンサ1の出力の変動
を検出できる。尚、コンデンサ39の充電電圧は後述の様
にCCDセンサ1の出力に追従して変化するものであるの
で、このコンパレータ41の比較動作によりCCDセンサ1
の現在の出力が直前の画素に対応する出力に対して、変
動したか否かを判別できることになる。これによりシェ
ーディング歪によるCCDセンサ1の出力の不均一性を検
出できる。
Therefore, the comparator 41 can detect the fluctuation of the output of the CCD sensor 1 via the amplifier 3 with respect to the charging voltage of the capacitor 39. Since the charging voltage of the capacitor 39 changes following the output of the CCD sensor 1 as described later, the comparison operation of the comparator 41 causes the CCD sensor 1 to operate.
It is possible to determine whether or not the current output of the above has changed with respect to the output corresponding to the immediately preceding pixel. This makes it possible to detect nonuniformity of the output of the CCD sensor 1 due to shading distortion.

コンパレータ41の出力信号線41aの波形は第4図3段目
に示されるように、増幅器3の出力の方が低い場合にハ
イレベルになる。
The waveform of the output signal line 41a of the comparator 41 becomes high level when the output of the amplifier 3 is lower, as shown in the third stage of FIG.

このとき、即ちシェーディング歪データの測定時におい
ては信号線7bはハイレベルにされており、信号線41aの
データは信号線7aの読み取りクロックに同期してDフリ
ップフロップ25にランチされる。この結果、信号線25a
の波形は第4図4段目に示される波形となる。
At this time, that is, when measuring the shading distortion data, the signal line 7b is set to the high level, and the data of the signal line 41a is launched into the D flip-flop 25 in synchronization with the read clock of the signal line 7a. As a result, the signal line 25a
The waveform of is the waveform shown in the fourth row of FIG.

信号線3aの電圧が接続点41bよりも高い場合には信号線2
5aはクロックに同期してローレベルになり、これにより
アナログスイッチ35が信号線23a側に接続される。した
がってピークホールド回路23により保持された増幅器3
の出力ピーク値によりコンデンサ39が抵抗37を介して充
電され、この結果接続点41bの電圧が上昇する。
If the voltage of the signal line 3a is higher than the connection point 41b, the signal line 2
5a becomes low level in synchronization with the clock, whereby the analog switch 35 is connected to the signal line 23a side. Therefore, the amplifier 3 held by the peak hold circuit 23
The capacitor 39 is charged through the resistor 37 due to the output peak value of, and as a result, the voltage at the connection point 41b rises.

一方、信号線3aの電圧が接続点41bよりも低い場合には
上記と逆の動作によりアナログスイッチ35が接地側に切
り換えられるので、コンデンサ39が抵抗37を介して放電
され、接続点41bの電圧が下げられる。
On the other hand, when the voltage of the signal line 3a is lower than the connection point 41b, the analog switch 35 is switched to the ground side by the operation opposite to the above, so that the capacitor 39 is discharged through the resistor 37 and the voltage of the connection point 41b. Can be lowered.

この様に、コンパレータ41の出力に応じて、コンデンサ
39の充電電圧を増加、減少せしめることにより、コンデ
ンサ39の充電電圧をCCDセンサ1の出力に追従せしめる
ことが出来る。
Thus, depending on the output of the comparator 41, the capacitor
By increasing or decreasing the charging voltage of 39, the charging voltage of the capacitor 39 can be made to follow the output of the CCD sensor 1.

以上のような動作により、第4図最下段に示すように接
続点41bにCCDセンサ1の出力に対応した波形が現われ
る。以上の動作の際、接続点25aのデータは、アドレス
カウンタ33の信号線7eのアドレス制御により、一画素毎
に1ライン分メモリ9に格納し、保存しておく。
By the above operation, a waveform corresponding to the output of the CCD sensor 1 appears at the connection point 41b as shown in the bottom of FIG. In the above operation, the data of the connection point 25a is stored and saved in the memory 9 for one line for each pixel by the address control of the signal line 7e of the address counter 33.

この様にして、メモリ9には、基準部材51をCCDセンサ
1により読み取って得た出力の変化を近似的に表わすた
めの変化点を示すデータとして、出力25aが1ライン分
格納される。
In this manner, the output 25a for one line is stored in the memory 9 as data indicating a change point for approximately representing a change in the output obtained by reading the reference member 51 by the CCD sensor 1.

一方、原稿画像を読み取った画像信号に対するシェーデ
ィング歪補正処理の際には読み取り制御部7が信号線7b
をローレベルにし、Dフリップフロップ25にメモリ9の
出力信号が入力されるようにする。そして、CCDセンサ
1の読み取り位置に対応して読み出しアドレスを信号線
7eに与える。その結果アナログスイッチ35がメモリ9か
ら読み出したデータに従ってシェーディング歪データ読
み取りの際と同様のパターンで切り換えられ、コンデン
サ39の充電、放電が行なわれる。このとき、ピークホー
ルド回路23の出力(23a)は原稿の白(背景又は地肌)
部分の濃度に応じて変化するので、この白部分の領域で
は接続点41bの電圧は基準部材51の走査の際とほぼ同様
に変化する。すなわち、接続点41bには第4図最下段と
ほぼ相似の電圧波形が再生される。
On the other hand, when the shading distortion correction processing is performed on the image signal obtained by reading the original image, the reading control unit 7 sets the signal line 7b.
Is set to a low level so that the output signal of the memory 9 is input to the D flip-flop 25. Then, the read address is set to the signal line corresponding to the read position of the CCD sensor 1.
Give to 7e. As a result, the analog switch 35 is switched according to the data read from the memory 9 in the same pattern as when reading the shading distortion data, and the capacitor 39 is charged and discharged. At this time, the output (23a) of the peak hold circuit 23 is white (background or background) of the document.
Since the voltage varies depending on the density of the portion, the voltage at the connection point 41b in this white region changes in substantially the same manner as when scanning the reference member 51. That is, at the connection point 41b, a voltage waveform substantially similar to that at the bottom of FIG. 4 is reproduced.

したがって、このシェーディング歪データに応じた接続
点41bの電圧変化が分圧用の抵抗43,45を介してコンパレ
ータ11に与えられ、しきい値レベルが変化させられる。
Therefore, the voltage change at the connection point 41b according to the shading distortion data is given to the comparator 11 via the voltage dividing resistors 43 and 45, and the threshold level is changed.

これにより、CCDセンサ1による原稿画像の読み取り出
力を2値化するために用いられるしきい値が、シェーデ
ィング歪に応じた値となり、従って、シェーディング歪
に応じた画像データ補正が行なわれ、コンパレータ11か
らはシェーディング歪の除去された2値信号を得ること
ができる。
As a result, the threshold value used for binarizing the read output of the original image by the CCD sensor 1 becomes a value according to the shading distortion, and accordingly, the image data correction according to the shading distortion is performed and the comparator 11 Can obtain a binary signal from which shading distortion has been removed.

以上のような充放電回路を用いた構成は従来のD/Aない
しA/D変換器による構成より比較的簡単に高速化できる
ので従来より安価かつ高速にシェーディング補正処理を
行なうことが可能になる。したがって、従来より安価な
製造コストによりより高速なシェーディング歪補正処理
を含む画像処理を行なうことができる。
Since the configuration using the charge / discharge circuit as described above can be speeded up relatively easily compared to the configuration using the conventional D / A or A / D converter, it is possible to perform the shading correction process at a lower cost and faster than the conventional one. . Therefore, it is possible to perform the image processing including the shading distortion correction processing at a higher speed with a lower manufacturing cost than the conventional one.

また、従来のA/D,D/A変換による構成ではシェーディン
グ歪データとしてCCDの画素1ビットにつき、数ビット
(多くの場合8ビット)を割り当てて濃度レベルを表現
し、これをメモリに保存していたが、本実施例によれば
上記のようにCCDの画素1ビットあたり1ビットのメモ
リを確保すればよいので、必要なメモリを容量を従来の
数分の1に低減できる、という効果がある。また、デー
タ量が少ないのでメモリアクセスの時間を大幅に短縮で
きるので、高速なメモリ素子を用いる必要もなくなる、
という利点がある。ただし、CCD画素1つにDフリップ
フロップ25複数のクロックを対応させるようにし、より
精密なシェーディング歪波形の保存、再生を行なうよう
に、クロックレートを上げ、より精密なシェーディング
歪波形の保存、再生を行なうようにしてもよい。
Also, in the conventional A / D and D / A conversion configuration, several bits (often 8 bits) are assigned to each pixel bit of the CCD as shading distortion data to express the density level, and this is stored in the memory. However, according to the present embodiment, since it is sufficient to secure a 1-bit memory per 1-bit pixel of the CCD as described above, the required memory capacity can be reduced to a fraction of that of the conventional one. is there. In addition, since the amount of data is small, the time required for memory access can be greatly reduced, so there is no need to use a high-speed memory element.
There is an advantage. However, one CCD pixel corresponds to multiple clocks of 25 D flip-flops, and the clock rate is increased so that more accurate shading distortion waveforms can be stored and reproduced, and more accurate shading distortion waveforms can be stored and reproduced. May be performed.

また、本実施例では原稿を固定して読み取る方式で説明
を行なったが原稿をローラ等により移動せしめ、これに
より原稿全面を読み取る構成でも良いことは言う迄もな
い。尚、この原稿移動型の構成では、シェーディング歪
測定用の基準部材を原稿が移動される移動路に設ければ
よい。
Further, in the present embodiment, the method of fixing and reading the original is described, but it goes without saying that the original may be moved by a roller or the like to read the entire surface of the original. In this document moving type configuration, a reference member for measuring shading distortion may be provided in the moving path along which the document is moved.

また、原稿からの反射光の他、マイクロフイルム等の画
像をその透過光をCCDセンサによって読み取る構成にも
適用可能である。
Further, in addition to the reflected light from the original, it is also applicable to a configuration in which the transmitted light of an image of a microfilm or the like is read by a CCD sensor.

〔効果〕〔effect〕

以上の説明から明らかなように本発明によれば、基準部
材を読み取って得た各画素の出力レベルが前の画素の出
力レベルより大か小かを表すデータに応じてコンデンサ
を充電または放電し、そのコンデンサに充電された電圧
値に応じて、原稿画像を読み取って得た出力を補正する
ので、回路構成を簡単にでき、安価な画像処理装置を提
供できる。また、コンデンサの充放電特性を利用するこ
とで、基準部材を読み取って得たデータの急な変化に高
速で追従でき、特に、コンデンサを充電する際の充電電
圧の立ち上がり特性を利用することで、シェーディング
波形の立ち上がり部分の電圧レベルが急に変化している
波形の記憶再生にも高速に追従できる。
As apparent from the above description, according to the present invention, the capacitor is charged or discharged according to the data indicating whether the output level of each pixel obtained by reading the reference member is higher or lower than the output level of the previous pixel. Since the output obtained by reading the original image is corrected according to the voltage value charged in the capacitor, the circuit configuration can be simplified and an inexpensive image processing apparatus can be provided. Further, by using the charge / discharge characteristics of the capacitor, it is possible to follow a rapid change in the data obtained by reading the reference member at high speed, and in particular, by using the rising characteristics of the charging voltage when charging the capacitor, It is possible to quickly follow up the storage and reproduction of the waveform in which the voltage level of the rising portion of the shading waveform changes suddenly.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来の画像処理装置の構成を説明するブロック
図、第2図は本発明を適用した原稿読み取り装置の簡略
化した構成図、第3図は本発明の画像処理装置の構成を
説明するブロック図、第4図は第3図の各接続点の信号
波形を示す波形図である。 1……CCDセンサ、7……読取制御部 9……メモリ 11,41……コンパレータ 23……ピークホールド回路 25……Dフリップフロップ 27……オアゲート、29……アンドゲート 35……アナログスイッチ
FIG. 1 is a block diagram illustrating the configuration of a conventional image processing apparatus, FIG. 2 is a simplified configuration diagram of a document reading apparatus to which the present invention is applied, and FIG. 3 is a configuration of the image processing apparatus of the present invention. 4 is a waveform diagram showing signal waveforms at respective connection points in FIG. 1 …… CCD sensor, 7 …… reading control section 9 …… memory 11,41 …… comparator 23 …… peak hold circuit 25 …… D flip-flop 27 …… OR gate, 29 …… AND gate 35 …… analog switch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】原稿画像を画素単位で光電的に読み取る読
取手段と、 基準濃度の基準部材と、 前記読取手段により前記基準部材を読み取って得た各画
素の出力レベルが前の画素の出力レベルより大か小かを
検知する検知手段と、 前記検知手段の検知結果に基づいて前記読取手段の各画
素の出力レベルが前の画素の出力レベルより大か小かを
表すデータを記憶するメモリ手段と、 前記読取手段による基準部材の読み取りに同期して、前
記データを前記メモリ手段へ記憶するアドレスを指定
し、前記読取手段による原稿画像の読み取りに同期し
て、前記データを前記メモリ手段から読み出すアドレス
を指定するアドレスカウンタと、 前記読取手段による原稿画像の読み取りに同期して前記
メモリ手段から読み出された前記データに応じてコンデ
ンサを充電または放電する充放電手段と、 前記コンデンサに充電された電圧値に応じて、前記読取
手段により原稿画像を読み取って得た出力を補正する補
正手段とを有することを特徴とする画像処理装置。
1. A reading unit that photoelectrically reads an original image in pixel units, a reference member having a reference density, and an output level of each pixel obtained by reading the reference member by the reading unit is an output level of a previous pixel. Detection means for detecting whether the output level of each pixel of the reading means is larger or smaller than the output level of the previous pixel based on the detection result of the detection means; and memory means for storing the data. And specifying an address for storing the data in the memory means in synchronization with the reading of the reference member by the reading means, and reading the data from the memory means in synchronization with the reading of the original image by the reading means. An address counter for designating an address, and a controller for reading data from the memory means in synchronization with reading of an original image by the reading means. Image processing, comprising: a charging / discharging unit that charges or discharges the sensor; and a correction unit that corrects the output obtained by reading the original image by the reading unit according to the voltage value charged in the capacitor. apparatus.
JP60079677A 1985-04-15 1985-04-15 Image processing device Expired - Lifetime JPH0740718B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60079677A JPH0740718B2 (en) 1985-04-15 1985-04-15 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60079677A JPH0740718B2 (en) 1985-04-15 1985-04-15 Image processing device

Publications (2)

Publication Number Publication Date
JPS61238175A JPS61238175A (en) 1986-10-23
JPH0740718B2 true JPH0740718B2 (en) 1995-05-01

Family

ID=13696827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60079677A Expired - Lifetime JPH0740718B2 (en) 1985-04-15 1985-04-15 Image processing device

Country Status (1)

Country Link
JP (1) JPH0740718B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039650B2 (en) * 1988-05-11 2000-05-08 キヤノン株式会社 Image signal processing device
JP2974321B2 (en) * 1988-05-11 1999-11-10 キヤノン株式会社 Image signal processing device

Also Published As

Publication number Publication date
JPS61238175A (en) 1986-10-23

Similar Documents

Publication Publication Date Title
US4523229A (en) Shading correction device
US4524388A (en) Shading correction device
JPH0795804B2 (en) Image reader
US6233011B1 (en) Apparatus and method for compensating image being sensed
US5014332A (en) Image reader
JPH04365264A (en) Original reader
JPH0560297B2 (en)
JPH0740718B2 (en) Image processing device
JPH0249589B2 (en)
CA2063070C (en) White level detection circuit for an optical image reader
JPH0354510B2 (en)
JPH0324827B2 (en)
JPH01300760A (en) Image reader
JP2502521B2 (en) Image reader
JPS6148191B2 (en)
JP3053406B2 (en) Image reading device
JP3039650B2 (en) Image signal processing device
JPS61242170A (en) signal processing device
JPS6339141B2 (en)
JPH0666885B2 (en) Image reader
JPH03147479A (en) Picture reader
JPH0810894B2 (en) Image reader
JPH01238277A (en) optical document reader
JPS61251363A (en) image reading device
JPH0622134A (en) Photoelectric converter

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term