JPH0735446Y2 - 負帰還回路 - Google Patents
負帰還回路Info
- Publication number
- JPH0735446Y2 JPH0735446Y2 JP1986087653U JP8765386U JPH0735446Y2 JP H0735446 Y2 JPH0735446 Y2 JP H0735446Y2 JP 1986087653 U JP1986087653 U JP 1986087653U JP 8765386 U JP8765386 U JP 8765386U JP H0735446 Y2 JPH0735446 Y2 JP H0735446Y2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- contact
- feedback resistor
- output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 [産業上の利用分野] 本考案は、オーデイオ用増幅器などにおける負帰還回路
に関する。
に関する。
[従来の技術] たとえば、オーデイオ用電力増幅器は、第7図に示すよ
うに、差動型電力増幅器1の非反転入力1aに入力信号を
入力し、その出力1cを帰還抵抗2を介して上記差動型電
力増幅器1の反転入力1bに負帰還するとともに、この反
転入力1bを抵抗3を介して接地し、上記差動型電力増幅
器1の出力1cを負荷4に接続した構成を有する。
うに、差動型電力増幅器1の非反転入力1aに入力信号を
入力し、その出力1cを帰還抵抗2を介して上記差動型電
力増幅器1の反転入力1bに負帰還するとともに、この反
転入力1bを抵抗3を介して接地し、上記差動型電力増幅
器1の出力1cを負荷4に接続した構成を有する。
一般に、このようなオーデイオ用電力増幅器において、
異常負荷時に電力増幅器を保護するためや、電源ON時の
過渡状態から負荷を保護する目的をもつて、上記差動型
電力増幅器1の出力1cと負荷4との間にリレー5が接続
されている。
異常負荷時に電力増幅器を保護するためや、電源ON時の
過渡状態から負荷を保護する目的をもつて、上記差動型
電力増幅器1の出力1cと負荷4との間にリレー5が接続
されている。
図中、6は、負荷の異常を検出し、リレー5の動作のタ
イミングを設定するための、リレー5を制御するための
保護/時定数回路である。
イミングを設定するための、リレー5を制御するための
保護/時定数回路である。
上記リレー5は大きな負荷電流をON/OFFするため、その
リレー接点にはパワー接点が用いられている。このパワ
ー接点は大電流時には問題はないが、小電流時にはリレ
ー接点の接触抵抗が不安定となり、歪みを発生する。
リレー接点にはパワー接点が用いられている。このパワ
ー接点は大電流時には問題はないが、小電流時にはリレ
ー接点の接触抵抗が不安定となり、歪みを発生する。
しかしながら、この歪の発生源は負帰還ループ外にある
ため、負帰還による歪の改善はできなかつた。
ため、負帰還による歪の改善はできなかつた。
すなわち、第7図のオーデイオ用電力増幅器のリレーON
時の等価回路は第8図のようになり、各定数を、 R1:帰還抵抗2の抵抗値 R2:抵抗3の抵抗値 r :リレー接点の接触抵抗値 RL:負荷4の抵抗値 D :リレー接点の接触抵抗の非直線性によるる等価歪電
圧源(等価歪電圧源Dベクトルを図の記号→のように定
義する) V0:負荷4の両端の出力電圧 V1:差動型電力増幅器1の出力電圧 V2:等価歪電源Dとリレー接点の接触抵抗rの中点の電
圧 のように定めると、それぞれ次式が導かれる。
時の等価回路は第8図のようになり、各定数を、 R1:帰還抵抗2の抵抗値 R2:抵抗3の抵抗値 r :リレー接点の接触抵抗値 RL:負荷4の抵抗値 D :リレー接点の接触抵抗の非直線性によるる等価歪電
圧源(等価歪電圧源Dベクトルを図の記号→のように定
義する) V0:負荷4の両端の出力電圧 V1:差動型電力増幅器1の出力電圧 V2:等価歪電源Dとリレー接点の接触抵抗rの中点の電
圧 のように定めると、それぞれ次式が導かれる。
V2=V1+D また、増幅器1の裸利得A0は十分大きく、 A0R2>>R1+R2 であるから、 が成立する。
これらの各式より、 であるから、負荷4の両端の出力電圧V0は、 となり、式中、第2項がリレー接点の接触抵抗の非直線
性による等価歪電圧源に起因する歪成分である。
性による等価歪電圧源に起因する歪成分である。
そこで、従来は、リレー接点の接触抵抗の非直線性によ
る等価歪電圧源に起因する歪成分を負帰還により改善す
ることを目的として、第9図に示すような改良がなされ
てきた。
る等価歪電圧源に起因する歪成分を負帰還により改善す
ることを目的として、第9図に示すような改良がなされ
てきた。
第9図において説明する。図中、第7図と同等部分には
同一符号を付し、その説明は省略する。
同一符号を付し、その説明は省略する。
差動型電力増幅器1の出力1cを第1の帰還抵抗7を介し
て負帰還するとともに、リレー5の出力を第2の帰還抵
抗8を介して上記差動型電力増幅器1の反転入力1bに負
帰還した構成を有する。
て負帰還するとともに、リレー5の出力を第2の帰還抵
抗8を介して上記差動型電力増幅器1の反転入力1bに負
帰還した構成を有する。
第9図のオーデイオ用電力増幅器のリレーON時の等価回
路は第10図のようになり、各定数を、 R1′:第1の帰還抵抗7の抵抗値 R3 :第2の帰還抵抗8の抵抗値 のように定めると、それぞれ次式が導かれる。
路は第10図のようになり、各定数を、 R1′:第1の帰還抵抗7の抵抗値 R3 :第2の帰還抵抗8の抵抗値 のように定めると、それぞれ次式が導かれる。
(なお、第8図の等価回路と同一の定数についてはその
説明を省略する。) V2=V1+D …(1) また、増幅器1の裸利得A0は十分大きいから、 となり、これを整理すると、 また、 となり、これを整理すると、 (2)式より、 となる。
説明を省略する。) V2=V1+D …(1) また、増幅器1の裸利得A0は十分大きいから、 となり、これを整理すると、 また、 となり、これを整理すると、 (2)式より、 となる。
(1)式を(3)式に代入して整理すると、 (4)式、(5)式より、V1=V1とおくと、 となり、これを整理すると、 となる。
一般に、rは数10mΩ、R1′、R2、R3は数kΩ〜数k10Ω
であり、 r<<R1′、R2、R3 なる関係が成立するから、上式は、 となる。
であり、 r<<R1′、R2、R3 なる関係が成立するから、上式は、 となる。
ここで、一般に、RL>>rであるから、上式は、 となる。
[考案が解決しようとする問題点] 上式において、リレー接点の接触抵抗の非直線性による
等価歪電圧源に起因する歪成分を小さくするためには、
第2項のR1′/R3をできるだけ大きくすればよい。すな
わち、R3に対してR1′をできるだけ大きくすればよい。
等価歪電圧源に起因する歪成分を小さくするためには、
第2項のR1′/R3をできるだけ大きくすればよい。すな
わち、R3に対してR1′をできるだけ大きくすればよい。
しかし、一方では、(6)式の第2項のR1′/R3をでき
るだけ大きくすることに対して、次のような不都合が生
じる。
るだけ大きくすることに対して、次のような不都合が生
じる。
以下、第2項のR1′/R3の値すなわちR1′とリレー5のO
N、OFF時の利得の比との関係について説明する。
N、OFF時の利得の比との関係について説明する。
実際上、増幅器の設計にあたつては、第7図の増幅器に
おけるリレー5がON時(第8図)の入力信号Esに対する
利得と、第9図におけるリレー5がON時(第10図)の入
力信号Esに対する利得とが同一になるように設計される
ため、第7図および第8図において、帰還抵抗2の抵抗
値R1と、第1の帰還抵抗7の抵抗値R1′と第2の帰還抵
抗8の抵抗値R3との並列抵抗値とが等しくなるように、 となるように設定される。
おけるリレー5がON時(第8図)の入力信号Esに対する
利得と、第9図におけるリレー5がON時(第10図)の入
力信号Esに対する利得とが同一になるように設計される
ため、第7図および第8図において、帰還抵抗2の抵抗
値R1と、第1の帰還抵抗7の抵抗値R1′と第2の帰還抵
抗8の抵抗値R3との並列抵抗値とが等しくなるように、 となるように設定される。
このような条件のもと、第9図におけるリレー5がON時
(第10図)の入力信号Esに対する利得を考察する。
(第10図)の入力信号Esに対する利得を考察する。
(1)リレー5がONのとき (6)式において、入力信号Esに対する利得は、 となる。
(2)リレー5がOFFのとき 負荷RLがないとき(RL=∞) 利得は、第1の帰還抵抗7の抵抗値R1′と抵抗3の抵抗
値R2とによつて決まり、 で表される。
値R2とによつて決まり、 で表される。
したがって、この場合のリレー5のON時の利得とOFF時
の利得との比は、(7)、(8)式から、 となる。
の利得との比は、(7)、(8)式から、 となる。
負荷RLがあるとき 一般に、RL<<R3(RL:数〜数10Ω、R3:数k〜数10k
Ω)であるから、等価回路は第11図のようになる。
Ω)であるから、等価回路は第11図のようになる。
ここで、上記のように、 であるから、 となり、(9)式は、 となる。
したがって、この場合のリレー5のON時の利得とOFF時
の利得との比は、(7)、(10)式から、 となる。
の利得との比は、(7)、(10)式から、 となる。
以上のことから、リレー接点の接触抵抗の非直線性によ
る等価歪電圧源に起因する歪成分を小さくするために
は、第1の帰還抵抗7の抵抗値R1′をできるだけ大きく
すれば良いが、この値を大きくすればするほど、リレー
5のON時の利得とOFF時の利得との比は大きくなる。
る等価歪電圧源に起因する歪成分を小さくするために
は、第1の帰還抵抗7の抵抗値R1′をできるだけ大きく
すれば良いが、この値を大きくすればするほど、リレー
5のON時の利得とOFF時の利得との比は大きくなる。
この場合、リレー5のON/OFF時において、帰還量が大き
く変化するため、リレー5のON/OFF時のオフセツト電圧
の変動や信号電圧の急激な変化により、リレー投入時に
ノイズが発生する。また、過大なオフセツト電圧が発生
したため保護/時定数回路6が動作し、リレー5のOFF
になつた時、リレー5のOFFにより帰還量が減少して、
オフセツト電圧がより過大になり、リレー接点間の電界
強度が増大しアーク放電が起こつて、リレー再点孤にな
るおそれがある。このため、リレー接点の接触抵抗の非
直線性による等価歪電圧源に起因する歪成分を小さくす
るためとはいえ、R1′/R3をあまり大きな値にとること
はできず、一般には、R1′=R3程度に選ばれている。こ
のとき、リレー接点の接触抵抗の非直線性による等価歪
電圧源に起因する歪成分は第7図のものに比べて1/2
(−6dB)の改善となる。以上のように、リレー接点の
接触抵抗の非直線性による等価歪電圧源に起因する歪成
分の改善と、リレー5のON/OFF時の利得の変化とは相反
する関係にあるため、歪改善効果は充分なものではなか
つた。
く変化するため、リレー5のON/OFF時のオフセツト電圧
の変動や信号電圧の急激な変化により、リレー投入時に
ノイズが発生する。また、過大なオフセツト電圧が発生
したため保護/時定数回路6が動作し、リレー5のOFF
になつた時、リレー5のOFFにより帰還量が減少して、
オフセツト電圧がより過大になり、リレー接点間の電界
強度が増大しアーク放電が起こつて、リレー再点孤にな
るおそれがある。このため、リレー接点の接触抵抗の非
直線性による等価歪電圧源に起因する歪成分を小さくす
るためとはいえ、R1′/R3をあまり大きな値にとること
はできず、一般には、R1′=R3程度に選ばれている。こ
のとき、リレー接点の接触抵抗の非直線性による等価歪
電圧源に起因する歪成分は第7図のものに比べて1/2
(−6dB)の改善となる。以上のように、リレー接点の
接触抵抗の非直線性による等価歪電圧源に起因する歪成
分の改善と、リレー5のON/OFF時の利得の変化とは相反
する関係にあるため、歪改善効果は充分なものではなか
つた。
[問題点を解決するための手段] 本考案は、 増幅器(1)の出力(1c)を直列接続した第1の帰還抵
抗(9)、第2の帰還抵抗(10)を介して上記増幅器
(1)の入力側に負帰還し、当該増幅器(1)の出力
(1c)を第1のリレー(11)を介して負荷(4)に接続
するとともに、当該負荷(4)と上記第1のリレー(1
1)の接続点と上記第1の帰還抵抗(9)、第2の帰還
抵抗(10)の接続中点との間に第2のリレー(12)を接
続し、かつ、上記第1のリレー(11)は負荷電流用のパ
ワー接点を具備し、上記第2のリレー(12)は小信号用
の高信頼度接点を具備するリレーであつて、当該第2の
リレー(12)は上記第1のリレー(11)がON動作すると
同時または直後にOFFからONへ状態が変化し、上記第1
のリレー(11)がOFF動作する直前にONからOFFへ状態が
変化するように制御される、 ことを特徴とするものである。
抗(9)、第2の帰還抵抗(10)を介して上記増幅器
(1)の入力側に負帰還し、当該増幅器(1)の出力
(1c)を第1のリレー(11)を介して負荷(4)に接続
するとともに、当該負荷(4)と上記第1のリレー(1
1)の接続点と上記第1の帰還抵抗(9)、第2の帰還
抵抗(10)の接続中点との間に第2のリレー(12)を接
続し、かつ、上記第1のリレー(11)は負荷電流用のパ
ワー接点を具備し、上記第2のリレー(12)は小信号用
の高信頼度接点を具備するリレーであつて、当該第2の
リレー(12)は上記第1のリレー(11)がON動作すると
同時または直後にOFFからONへ状態が変化し、上記第1
のリレー(11)がOFF動作する直前にONからOFFへ状態が
変化するように制御される、 ことを特徴とするものである。
[作用] 以上の構成によれば、次の作用がある。
第1、第2のリレー11、12の動作タイミングを定めなか
つた場合、第1のリレー11がON動作する以前に第2のリ
レー12がONすると、増幅器1の出力は第1の帰還抵抗
9、第2のリレー12を通して負荷4に供給される。これ
は、高信頼度リレー接点を具備する第2のリレー12にと
つては過電流となり、リレー接点の信頼度の劣化につな
がる。また、この状態では、負帰還回路が第1の帰還抵
抗と負荷4のインピーダンスで分割されることになり、
かつ、スピーカーのような位相回り(それに加えてスピ
ーカーコードの静電容量やインダクタンス)をもつ負荷
では増幅器1の動作が不安定になる危険性がある。ま
た、第1のリレー11がOFF動作する以前に第2のリレー1
2がOFFすると、同様のことがいえる。
つた場合、第1のリレー11がON動作する以前に第2のリ
レー12がONすると、増幅器1の出力は第1の帰還抵抗
9、第2のリレー12を通して負荷4に供給される。これ
は、高信頼度リレー接点を具備する第2のリレー12にと
つては過電流となり、リレー接点の信頼度の劣化につな
がる。また、この状態では、負帰還回路が第1の帰還抵
抗と負荷4のインピーダンスで分割されることになり、
かつ、スピーカーのような位相回り(それに加えてスピ
ーカーコードの静電容量やインダクタンス)をもつ負荷
では増幅器1の動作が不安定になる危険性がある。ま
た、第1のリレー11がOFF動作する以前に第2のリレー1
2がOFFすると、同様のことがいえる。
しかし、以上のように構成では、負荷電流用のパワー接
点を具備する第1のリレー11、小信号流用の高信頼度リ
レー接点を具備する第2のリレー12において、第2のリ
レー12がONする時は、第1のリレー11がON動作すると同
時または直後にOFFからONへ状態が変化し、また、第2
のリレー12がOFFする時は、第1のリレー11がOFF動作す
る直前にONからOFFへ状態が変化するので、上記のよう
な第2のリレー12のリレー接点の信頼度の劣化、増幅器
1の動作の不安定性が除去できる。
点を具備する第1のリレー11、小信号流用の高信頼度リ
レー接点を具備する第2のリレー12において、第2のリ
レー12がONする時は、第1のリレー11がON動作すると同
時または直後にOFFからONへ状態が変化し、また、第2
のリレー12がOFFする時は、第1のリレー11がOFF動作す
る直前にONからOFFへ状態が変化するので、上記のよう
な第2のリレー12のリレー接点の信頼度の劣化、増幅器
1の動作の不安定性が除去できる。
次に、第1のリレー11がON/OFF時の利得変化について検
討する。
討する。
ここで、第1、第2のリレー11、12のON、OFFのタイミ
ングについて再度説明すると、第1のリレー11がOFFの
ときは、第2のリレー12は必ずOFFの状態にあり、第2
のリレー12がONのときは、第1のリレー11は必ずONの状
態にある。
ングについて再度説明すると、第1のリレー11がOFFの
ときは、第2のリレー12は必ずOFFの状態にあり、第2
のリレー12がONのときは、第1のリレー11は必ずONの状
態にある。
(1)第2のリレー12がOFFのとき(第1のリレー11
は、第2のリレー12がOFFからONに変化すると同時また
は直前でON、第2のリレー12がONからOFFに変化する直
後でONの状態にあり。その他の領域では、OFFの状態に
ある。) この状態では、第1のリレー11のON/OFFにかかわらず、
増幅器1の出力1cは直列接続した第1の帰還抵抗9、第
2の帰還抵抗10を介して入力側へ負帰還され、この出力
1cの信号利得は、 ただし、R1:第2の帰還抵抗10の抵抗値 R2:抵抗3の抵抗値 R4:第1の帰還抵抗9の抵抗値 となる。
は、第2のリレー12がOFFからONに変化すると同時また
は直前でON、第2のリレー12がONからOFFに変化する直
後でONの状態にあり。その他の領域では、OFFの状態に
ある。) この状態では、第1のリレー11のON/OFFにかかわらず、
増幅器1の出力1cは直列接続した第1の帰還抵抗9、第
2の帰還抵抗10を介して入力側へ負帰還され、この出力
1cの信号利得は、 ただし、R1:第2の帰還抵抗10の抵抗値 R2:抵抗3の抵抗値 R4:第1の帰還抵抗9の抵抗値 となる。
(2)第2のリレー12がONのとき(第1、第2のリレー
11、12がともにONのとき) 増幅器1の出力1cは直列接続した第1の帰還抵抗9、第
2の帰還抵抗10を介して入力側へ帰還されるとともに、
第1のリレー11(そのリレー接点の接触抵抗r1)、第2
のリレー12(そのリレー接点の接触抵抗r2)、第2の帰
還抵抗10を介してに入力側に負帰還される。
11、12がともにONのとき) 増幅器1の出力1cは直列接続した第1の帰還抵抗9、第
2の帰還抵抗10を介して入力側へ帰還されるとともに、
第1のリレー11(そのリレー接点の接触抵抗r1)、第2
のリレー12(そのリレー接点の接触抵抗r2)、第2の帰
還抵抗10を介してに入力側に負帰還される。
このときの等価回路は第2図のようになり、各定数を、 R1:第2の帰還抵抗10の抵抗値 R2:抵抗3の抵抗値 R4:第1の帰還抵抗9の抵抗値 r1:第1のリレー11のリレー接点の接触抵抗値 r2:第2のリレー12のリレー接点の接触抵抗値 RL:負荷4の抵抗値 D :第1のリレー11のリレー接点の接触抵抗の非直線性
による等価歪電圧源(等価歪電圧源Dベクトルを図の記
号→のように定義する)(なお、第2のリレー12は小信
号用の高信頼度接点を具備するため、リレー接点の接触
抵抗の非直線性による等価歪電圧源は無視した) V0:負荷4の両端の出力電圧 V1:差動型電力増幅器1の出力電圧 V2:等価歪電源Dと第1のリレー11のリレー接点の接触
抵抗r1の中点の電圧 V3:第1の帰還抵抗9と第2の帰還抵抗10の接続中点の
電圧 のように定めると、それぞれ次式が導かれる。
による等価歪電圧源(等価歪電圧源Dベクトルを図の記
号→のように定義する)(なお、第2のリレー12は小信
号用の高信頼度接点を具備するため、リレー接点の接触
抵抗の非直線性による等価歪電圧源は無視した) V0:負荷4の両端の出力電圧 V1:差動型電力増幅器1の出力電圧 V2:等価歪電源Dと第1のリレー11のリレー接点の接触
抵抗r1の中点の電圧 V3:第1の帰還抵抗9と第2の帰還抵抗10の接続中点の
電圧 のように定めると、それぞれ次式が導かれる。
この式を整理すると、 この式を整理すると、 また、 となる。
以上の各式から、負荷4の両端の出力電圧V0を求める
と、 となる。
と、 となる。
(16)式を変形すると、 となる。
ここで、一般に、RL>>r1であるから、 となり、当然に、R1+R2>>r2であるから、 となる。
このように、第1のリレー11のリレー接点の接触抵抗の
非直線性による等価歪電圧源に起因する歪成分を小さく
するためには、 r1+r2+R4>>r2、すなわちR4>>r1、r2 となるように各定数を選べば良い。一般に、リレーの接
触抵抗r1、r2は数10mΩ大きくても数100mΩであるか
ら、R4は数10Ωに選べは良い。
非直線性による等価歪電圧源に起因する歪成分を小さく
するためには、 r1+r2+R4>>r2、すなわちR4>>r1、r2 となるように各定数を選べば良い。一般に、リレーの接
触抵抗r1、r2は数10mΩ大きくても数100mΩであるか
ら、R4は数10Ωに選べは良い。
このとき(17)式は、 となる。
そこで、第2のリレー12がOFFのときの出力1cにおける
利得と、第1、第2のリレー11、12がともにONのときの
出力1cにおける利得とを比較する。
利得と、第1、第2のリレー11、12がともにONのときの
出力1cにおける利得とを比較する。
第2のリレー12がOFFのときの出力1cにおける利得は、 で与えられるから、この(18)式と(17)式から、 となる。
ここで、R1+R2>>R4となるように選べば、第2のリレ
ー12がOFFのとき、第1、第2のリレー11、12がともにO
Nのときの出力1cにおける利得変化を無視し得る程度に
小さくすることができる。
ー12がOFFのとき、第1、第2のリレー11、12がともにO
Nのときの出力1cにおける利得変化を無視し得る程度に
小さくすることができる。
一般に、リレーのリレー接点の接触抵抗は数mΩ〜1Ω
であり、また、第2の帰還抵抗10と抵抗3の抵抗値の和
(R1+R2)は数10KΩである。
であり、また、第2の帰還抵抗10と抵抗3の抵抗値の和
(R1+R2)は数10KΩである。
したがつて、第1の帰還抵抗9の抵抗値R4を数10Ω〜数
100Ωに選べば、上記の近似条件 R4≫r2 R1+R2≫R4 を充分に満足させることができる。
100Ωに選べば、上記の近似条件 R4≫r2 R1+R2≫R4 を充分に満足させることができる。
具体的に、第1、第2のリレー11、12のリレー接点の接
触抵抗r1、r2を、 r1=r2=0.1Ω とし、 R1+R2=10KΩ とすると、 (1)第1の帰還抵抗9の抵抗値R4が10Ωのとき 第1のリレー11のON時、OFF時の利得変化は、 第1のリレー11のリレー接点の接触抵抗の非直線性によ
る等価歪電圧源に起因する歪成分は、 となる。
触抵抗r1、r2を、 r1=r2=0.1Ω とし、 R1+R2=10KΩ とすると、 (1)第1の帰還抵抗9の抵抗値R4が10Ωのとき 第1のリレー11のON時、OFF時の利得変化は、 第1のリレー11のリレー接点の接触抵抗の非直線性によ
る等価歪電圧源に起因する歪成分は、 となる。
(2)第1の帰還抵抗9の抵抗値R4が100Ωのとき 第1のリレー11のON時、OFF時の利得変化は、 第1のリレー11のリレー接点の接触抵抗の非直線性によ
る等価歪電圧源に起因する歪成分は、 となる。
る等価歪電圧源に起因する歪成分は、 となる。
[実施例] 第1図以下の図面において説明する。図中、従来例と同
等部分には同一符号を付し、その説明は省略する。
等部分には同一符号を付し、その説明は省略する。
[実施例1] 図において、1は差動型電力増幅器、1aはこの差動型電
力増幅器1の非反転入力端子、1bは同、反転入力端子、
1cは同、出力、4は負荷、3は抵抗である。
力増幅器1の非反転入力端子、1bは同、反転入力端子、
1cは同、出力、4は負荷、3は抵抗である。
上記差動型電力増幅器1の出力1cを直列接続した第1の
帰還抵抗9、第2の帰還抵抗10を介して上記差動型電力
増幅器1の反転入力端子1bに負帰還するとともに、この
反転入力端子1bを抵抗3を介して接地する。
帰還抵抗9、第2の帰還抵抗10を介して上記差動型電力
増幅器1の反転入力端子1bに負帰還するとともに、この
反転入力端子1bを抵抗3を介して接地する。
上記差動型電力増幅器1の出力1cを第1のリレー11を介
して負荷4に接続するとともに、この出力1cを第2のリ
レー12を介して上記第1の帰還抵抗9と第2の帰還抵抗
10の接続中点に接続する。
して負荷4に接続するとともに、この出力1cを第2のリ
レー12を介して上記第1の帰還抵抗9と第2の帰還抵抗
10の接続中点に接続する。
上記第1のリレー11は負荷電流用のパワー接点を具備
し、上記第2のリレー12はリレー接点に金メツキ、金張
などの処理が施された小信号用の高信頼度リレー接点を
具備するリレーである。
し、上記第2のリレー12はリレー接点に金メツキ、金張
などの処理が施された小信号用の高信頼度リレー接点を
具備するリレーである。
そして、上記第1のリレー11がOFFからONへ状態が変化
するとき、上記第2のリレー12は、上記第1のリレー11
のON動作と同時または直後にOFFからONへ状態が変化す
るように、逆に、第1のリレー11がONからOFFへ状態が
変化するとき、第2のリレー12は、上記第1のリレー11
のOFF動作の直前にONからOFFへ状態が変化するように制
御される。これは、第2のリレー12の小信号用の高信頼
度リレー接点を保護するためである。
するとき、上記第2のリレー12は、上記第1のリレー11
のON動作と同時または直後にOFFからONへ状態が変化す
るように、逆に、第1のリレー11がONからOFFへ状態が
変化するとき、第2のリレー12は、上記第1のリレー11
のOFF動作の直前にONからOFFへ状態が変化するように制
御される。これは、第2のリレー12の小信号用の高信頼
度リレー接点を保護するためである。
13は負荷4の異常を検出し、第1のリレー11、第2のリ
レー12の動作のタイミングを設定するための保護/時定
数回路である。
レー12の動作のタイミングを設定するための保護/時定
数回路である。
この保護/時定数回路13は公知の回路でもつて構成さ
れ、上記第1のリレー11、第2のリレー12のON、OFF時
の時間関係を実現するための時定数回路部分は、たとえ
ば、第3図に示すように構成される。
れ、上記第1のリレー11、第2のリレー12のON、OFF時
の時間関係を実現するための時定数回路部分は、たとえ
ば、第3図に示すように構成される。
入力端子14から入力されるリレー制御信号をAND回路1
5、OR回路16の一方の入力端子にそれぞれ入力し、上記O
R回路16の出力を第1の時定数回路17を介して上記AND回
路15の他方の入力端子に入力し、そのAND出力を第2の
リレー12の駆動信号とし、上記AND回路15の出力を第2
の時定数回路18を介して上記OR回路16の他方の入力端子
に入力し、そのOR出力を第1のリレー11の駆動信号とす
る。
5、OR回路16の一方の入力端子にそれぞれ入力し、上記O
R回路16の出力を第1の時定数回路17を介して上記AND回
路15の他方の入力端子に入力し、そのAND出力を第2の
リレー12の駆動信号とし、上記AND回路15の出力を第2
の時定数回路18を介して上記OR回路16の他方の入力端子
に入力し、そのOR出力を第1のリレー11の駆動信号とす
る。
上記リレー制御信号(第4図(a))、第1のリレー11
の駆動信号(第4図(b))および第2のリレー12の駆
動信号(第4図(c))の信号波形は第4図に示すよう
になり、第2のリレー12の駆動信号(第4図(c))は
第1のリレー11の駆動信号(第4図(b))のON時の立
ち上がりに対して時間t1だけ遅延され、また、第1のリ
レー11の駆動信号(第4図(b))は第2のリレー12の
駆動信号(第4図(c))のOFF時の立ち下がりに対し
て時間t2だけ遅延される。
の駆動信号(第4図(b))および第2のリレー12の駆
動信号(第4図(c))の信号波形は第4図に示すよう
になり、第2のリレー12の駆動信号(第4図(c))は
第1のリレー11の駆動信号(第4図(b))のON時の立
ち上がりに対して時間t1だけ遅延され、また、第1のリ
レー11の駆動信号(第4図(b))は第2のリレー12の
駆動信号(第4図(c))のOFF時の立ち下がりに対し
て時間t2だけ遅延される。
[実施例2] 本実施例は、第1、第2の出力端子21、22を具備する電
力増幅器に関するものであつて、第1のリレー11、第2
のリレー12に代えて、互いに連動する第1、第2の機械
的スイツチ19、20を用いて本考案の趣旨を実現した他の
実施例である。
力増幅器に関するものであつて、第1のリレー11、第2
のリレー12に代えて、互いに連動する第1、第2の機械
的スイツチ19、20を用いて本考案の趣旨を実現した他の
実施例である。
第5図において説明する。
第1、第2のスイツチ19、20の可動接点19a、20aを差動
型電力増幅器1の出力1c、第1の帰還抵抗9と第2の帰
還抵抗10の接続中点にそれぞれ接続する。
型電力増幅器1の出力1c、第1の帰還抵抗9と第2の帰
還抵抗10の接続中点にそれぞれ接続する。
第1、第2のスイツチ19、20の第1の固定接点19b、20b
を第1の出力端子21にそれぞれ接続して、第1の出力と
する。同様に、第1、第2のスイツチ19、20の第2の固
定接点19c、20cを第2の出力端子22にそれぞれ接続し
て、第2の出力とする。
を第1の出力端子21にそれぞれ接続して、第1の出力と
する。同様に、第1、第2のスイツチ19、20の第2の固
定接点19c、20cを第2の出力端子22にそれぞれ接続し
て、第2の出力とする。
第1、第2のスイツチ19、20は互いに連動し、かつ、第
1のスイツチ19はシヨーテイングタイプ、第2のスイツ
チ20はノンシヨーテイングタイプのものである。
1のスイツチ19はシヨーテイングタイプ、第2のスイツ
チ20はノンシヨーテイングタイプのものである。
[実施例3] 第6図は、[実施例1]と[実施例2]とをカスケード
接続した他の実施例である。
接続した他の実施例である。
[考案の効果] 本考案は、リレーのON/OFF時の利得変化をもたらすこと
なく、このリレーのリレー接点の接触抵抗の非直線性に
よる等価歪電圧源に起因する歪成分を著しく改善できる
歪改善効果があり、さらに、第1、第2のリレー11、12
の動作タイミングを規制したので、第2のリレー12のリ
レー接点の信頼度の劣化、増幅器1の動作の不安定性が
除去できる効果がある。
なく、このリレーのリレー接点の接触抵抗の非直線性に
よる等価歪電圧源に起因する歪成分を著しく改善できる
歪改善効果があり、さらに、第1、第2のリレー11、12
の動作タイミングを規制したので、第2のリレー12のリ
レー接点の信頼度の劣化、増幅器1の動作の不安定性が
除去できる効果がある。
第1図は本考案の負帰還回路の構成を示す図、第2図は
同、第1のリレーおよび第2のリレーがONのときの等価
回路、第3図は同、保護/時定数回路の構成を示す図、
第4図は同、保護/時定数回路の各部の信号波形を示す
図、第5および第6図は同、他の実施例の構成を示す
図、第7図は従来の負帰還回路の構成を示す図、第8図
は同、リレーがONのときの等価回路、第9図は同、従来
の負帰還回路の構成を示す図、第10図は同、リレーがON
のときの等価回路、第11図は同リレーがOFFの時の等価
回路である。 1……差動型電力増幅器、1a……同、非反転入力端子、
1b……同、反転入力端子、1c……同、出力、3……抵
抗、4……負荷、9……第1の帰還抵抗、10……第2の
帰還抵抗、11……第1のリレー、12……第2のリレー、
13……保護/時定数回路。
同、第1のリレーおよび第2のリレーがONのときの等価
回路、第3図は同、保護/時定数回路の構成を示す図、
第4図は同、保護/時定数回路の各部の信号波形を示す
図、第5および第6図は同、他の実施例の構成を示す
図、第7図は従来の負帰還回路の構成を示す図、第8図
は同、リレーがONのときの等価回路、第9図は同、従来
の負帰還回路の構成を示す図、第10図は同、リレーがON
のときの等価回路、第11図は同リレーがOFFの時の等価
回路である。 1……差動型電力増幅器、1a……同、非反転入力端子、
1b……同、反転入力端子、1c……同、出力、3……抵
抗、4……負荷、9……第1の帰還抵抗、10……第2の
帰還抵抗、11……第1のリレー、12……第2のリレー、
13……保護/時定数回路。
Claims (1)
- 【請求項1】増幅器(1)の出力(1c)を直列接続した
第1の帰還抵抗(9)、第2の帰還抵抗(10)を介して
上記増幅器(1)の入力側に負帰還し、当該増幅器
(1)の出力(1c)を第1のリレー(11)を介して負荷
(4)に接続するとともに、当該負荷(4)と上記第1
のリレー(11)の接続点と上記第1の帰還抵抗(9)、
第2の帰還抵抗(10)の接続中点との間に第2のリレー
(12)を接続し、かつ、上記第1のリレー(11)は負荷
電流用のパワー接点を具備し、上記第2のリレー(12)
は小信号用の高信頼度リレー接点を具備するリレーであ
つて、当該第2のリレー(12)は上記第1のリレー(1
1)がON動作すると同時または直後にOFFからONに状態が
変化し、上記第1のリレー(11)がOFF動作する直前にO
NからOFFに状態が変化するように制御されることを特徴
とする負帰還回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986087653U JPH0735446Y2 (ja) | 1986-06-09 | 1986-06-09 | 負帰還回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986087653U JPH0735446Y2 (ja) | 1986-06-09 | 1986-06-09 | 負帰還回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62198712U JPS62198712U (ja) | 1987-12-17 |
JPH0735446Y2 true JPH0735446Y2 (ja) | 1995-08-09 |
Family
ID=30945060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986087653U Expired - Lifetime JPH0735446Y2 (ja) | 1986-06-09 | 1986-06-09 | 負帰還回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0735446Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6106045B2 (ja) * | 2013-03-22 | 2017-03-29 | 株式会社東芝 | 受光回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55152712U (ja) * | 1979-04-19 | 1980-11-04 |
-
1986
- 1986-06-09 JP JP1986087653U patent/JPH0735446Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62198712U (ja) | 1987-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4701715A (en) | Preceding value holding gate circuit for eliminating pulsive noises | |
JPH0735446Y2 (ja) | 負帰還回路 | |
EP0095774A2 (en) | A switching circuit operable as an amplifier and a muting circuit | |
EP0508636A2 (en) | Analog-to-digital converter comparator circuit | |
GB1580862A (en) | Amplifier circuits | |
US4048576A (en) | Transistor amplifier stage with selectively adjustable gain control circuit | |
JPH0828636B2 (ja) | Ac及びdc信号をソフトクリップするための高精度装置 | |
GB2295288A (en) | Wideband constant impedance amplifiers | |
US4012688A (en) | Resistive pad with bridging resistor | |
US3448393A (en) | Means for error correction | |
US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
US4459493A (en) | Absolute magnitude circuit | |
GB2072979A (en) | Amplifier having a controlled quiescent current | |
EP0368510A1 (en) | Current amplifier | |
US2845497A (en) | Transistorized amplifier circuits | |
US5166983A (en) | Mute circuit for audio amplifiers | |
JPS6121866Y2 (ja) | ||
JP2004179875A (ja) | スイッチトキャパシタ増幅回路および電子機器 | |
US4302636A (en) | Subscriber's electronic line equipment comprising a two-wire-four-wire conversion circuit for a telephone exchange | |
JPH0519323B2 (ja) | ||
JP3120708B2 (ja) | 信号増幅装置 | |
JPH02266601A (ja) | 差動増幅回路 | |
JPH11284454A (ja) | 音量調整装置 | |
WO1999027703A3 (en) | Subscriber line interface circuit | |
JP2542465Y2 (ja) | 可変抵抗器 |