JPH07334137A - 画像データ制御装置および画像データ制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 データの同期位相の相違によってデータ処理
時間がデータ転送時間より長くなることを抑制すること
ができる画像データ制御装置を提供する。 【構成】 画像データ制御装置５３は、表示制御装置５
２からの画像データＰＸＤの１画面分の容量を有する４
つのＶＲＡＭ１，４，７，１０と、４つのＦＩＦＯ３，
６，９，１２と、表示データ同期回路２，５，８，１１
とを備える。ＶＲＡＭ１には、表示制御装置５２から供
給される画像データＰＸＤの１画面分および走査アドレ
ス信号が取り込まれ、画像データＰＸＤは第１の表示装
置５５に供給する画像データＰＸＤ１として書き込まれ
る。ＶＲＡＭ１はＦＩＦＯ３と共働して画像データの書
込時間およびその読出時間の調停を行うための記憶手段
を構成し、この記憶手段への画像データＰＸＤ１の書込
および読出動作は表示データ同期回路２からの制御信号
によって制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データ制御装置お
よび画像データ制御方法に関する。

【０００２】

【従来の技術】従来、データを供給する装置とデータが
供給される装置との間におけるデータの送受のタイミン
グが異なる場合、バッファとなる記憶装置が用いられて
いる。例えば、１バイト単位で入出力データの制御が可
能なＦＩＦＯ（ファースト・イン・ファースト・アウ
ト）を用いることによって、供給するデータ転送速度が
供給されたデータ処理速度より速い場合でもデータ制御
は可能であるが、バッファとなる記憶装置への書込容量
には制限があるから、データを供給する装置のデータ送
出タイミングを制御する必要がある。

【０００３】また、データを非同期で受信する（それぞ
れ異なる周期でデータを受信する）装置の数が複数であ
るとき、データを供給する全ての装置のデータ送出タイ
ミングを全てのデータ受信装置の受信タイミングに合わ
せることはできない。

【０００４】表示データが静止画データであるとき、予
め表示データを記憶している複数の読出専用記憶装置か
らそれぞれに対応する複数の表示装置へ個別のタイミン
グで画像データを供給する方法が用いられ、この方法に
よって、送出側の読出専用記憶装置と受信側の表示装置
との間における静止画データの送受のタイミングに対す
る調停を行うことができる。

【０００５】しかし、近年、動画用画像記憶装置とし
て、ＤＲＡＭ（ダイナミック・アクセス・メモリ）とＳ
ＡＭ（スタティク・シリアル・アクセス・メモリ）とが
組み合わされている記憶装置であるＶＲＡＭ（デュアル
・ポート・ビデオメモリと呼ばれる）が出現し、このＶ
ＲＡＭは多く用いられている。なお、このＶＲＡＭを使
用した表示制御装置では、ＤＲＡＭからＳＡＭへの読出
時間が必要である。従って、１台の表示制御装置を用い
て、複数の外部同期型表示装置（水平同期信号が表示制
御装置から表示装置へ供給される型の表示装置）へのデ
ータの供給は可能であるが、表示制御装置から以下に説
明する複数の内部同期型表示装置へのデータの供給は不
可能である。

【０００６】このＶＲＡＭを用いる表示システムとし
て、表示制御装置から表示装置へ画像データ転送同期信
号および画像データを、表示装置から表示制御装置へ水
平走査同期信号をそれぞれ１ライン単位で通信するもの
があり、この表示システムについては、井上らが提案し
た、米国特許第４９２２２４１号公報に詳細に述べられ
ている。

【０００７】上述の表示システムにおけるデータ通信タ
イミングについて図を参照しながら説明する。図６は画
像データ転送同期を説明するための各信号のタイミング
チャートである。

【０００８】上述の表示システムでは、表示制御装置と
表示装置とが１対１で対応し、表示制御装置はＶＲＡＭ
を有する。

【０００９】図６を参照するに、１ライン分の画像デー
タＤＡＴ０，…，ＤＡＴ７は表示制御装置からの画像デ
ータ転送クロックと同期を取りながら８ビット単位でＶ
ＲＡＭに転送され、表示装置から表示制御装置へ供給さ
れる水平同期信号のローレベル期間内においてＶＲＡＭ
内のＤＲＡＭからＳＡＭへの１ライン分の画像データＤ
ＡＴ０，…，ＤＡＴ７の転送が行われる。ＤＲＡＭから
ＳＡＭへの画像データ転送後、表示制御装置から表示装
置へ供給される画像データ転送クロックと同期を取りな
がらＳＡＭに保持されている画像データＤＡＴ０，…，
ＤＡＴ７が表示装置へ転送される。表示装置に転送され
た画像データＤＡＴ０，…，ＤＡＴ７の走査位置はアド
レス／データ識別信号に基づき決定される。

【００１０】

【発明が解決しようとする課題】しかし、供給する１ラ
イン分のデータ転送時間Ｔは供給される画像データ転送
時間と同時間であるが位相が異なるときに、ＶＲＡＭに
よって書き込み時間と読みだし時間との調停を行うと、
データの処理時間としては最大転送時間Ｔの２倍の時間
が必要となる。

【００１１】本発明の目的は、データの同期位相の相違
によってデータ処理時間がデータ転送時間より長くなる
ことを抑制することができる画像データ制御装置および
画像データ制御方法を提供することにある。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
表示制御装置から表示装置へ画像データ転送同期信号お
よび画像データを、前記表示装置から前記表示制御装置
へ水平同期信号をそれぞれ１ライン単位で供給する表示
システムに用いられる画像データ制御装置において、前
記表示制御装置からの１ライン単位の画像データを保持
する記憶手段と、前記表示制御装置から前記記憶手段へ
の１ライン単位の画像データの書込時間と前記記憶手段
から前記表示装置への１ライン単位の画像データの読出
時間との調停制御を行う制御手段とを備えることを特徴
とする。

【００１３】請求項２記載の発明は、請求項１記載の画
像データ制御装置において、前記記憶手段は、ダイナミ
ックアクセスメモリ、スタチィックシリアル転送メモリ
およびファーストインファーストアウトメモリから構成
されることを特徴とする。

【００１４】請求項３記載の発明は、請求項１記載の画
像データ制御装置において、前記制御手段は、前記画像
データ転送同期信号および前記水平同期信号を検出し、
この検出結果に基づき前記記憶手段に対する調停制御を
行うことを特徴とする。

【００１５】請求項４記載の発明は、請求項３記載の画
像データ制御装置において、前記画像データ転送同期信
号の位相と前記水平同期信号の位相との関係が同相であ
るとき、前記記憶手段に対する調停制御が可能なように
設定されていることを特徴とする。

【００１６】請求項５記載の発明は、請求項１記載の画
像データ制御装置において、前記表示装置は強誘電性の
液晶パネルを有する表示装置からなることを特徴とす
る。

【００１７】請求項６記載の発明は、表示制御装置から
表示装置へ画像データ転送同期信号および画像データ
を、前記表示装置から前記表示制御装置へ水平同期信号
をそれぞれ１ライン単位で供給する表示システムに用い
られる画像データ制御方法において、前記表示制御装置
からの１ライン単位の画像データを記憶手段に保持する
工程と、前記表示制御装置から前記記憶手段への１ライ
ン単位の画像データの書込時間と前記記憶手段から前記
表示装置への１ライン単位の画像データの読出時間との
調停を行う工程とを備えることを特徴とする。

【００１８】

【作用】請求項１記載の画像データ制御装置では、記憶
手段に表示制御装置からの１ライン単位の画像データを
保持し、制御手段で表示制御装置から記憶手段への１ラ
イン単位の画像データの書込時間と記憶手段から表示装
置への１ライン単位の画像データの読出時間との調停制
御を行う。

【００１９】請求項２記載の画像データ制御装置では、
記憶手段が、ダイナミックアクセス、スタチィックシリ
アル転送メモリおよびファーストインファーストアウト
メモリから構成される。

【００２０】請求項３記載の画像データ制御装置では、
制御手段で、画像データ転送同期信号および水平同期信
号を検出し、この検出結果に基づき記憶手段に対する調
停制御を行う。

【００２１】請求項４記載の画像データ制御装置では、
画像データ転送同期信号の位相と水平同期信号の位相と
の関係が同相であるとき、記憶手段に対する調停制御が
可能なように設定されている。

【００２２】請求項５記載の画像データ制御装置では、
表示装置が強誘電性の液晶パネルを有する表示装置から
なる。

【００２３】請求項６記載の画像データ制御方法では、
表示制御装置からの１ライン単位の画像データを記憶手
段に保持し、表示制御装置から記憶手段への１ライン単
位の画像データの書込時間と記憶手段から表示装置への
１ライン単位の画像データの読出時間との調停を行う。

【００２４】

【実施例】以下に、本発明の実施例について図を参照し
ながら説明する。

【００２５】図１は本発明の画像データ制御装置の一実
施例が用いられている表示システムの構成を示すブロッ
ク図である。

【００２６】表示システムは、図１に示すように、パー
ソナルコンピュータ（図示せず）の拡張バスに接続され
ている表示制御装置５２と、表示制御装置５２に接続さ
れている画像データ制御装置５３と、画像データ制御装
置５３に接続され、強誘電性液晶パネルを有する第１、
第２、第３、第４の表示装置５５，５６，５７，５８と
から構成される。このパーソナルコンピュータにより処
理されたデータなどが表示制御装置５２を介して表示装
置５５，５６，５７，５８に表示される。

【００２７】表示制御装置５２は、画像データ制御装置
５３からの水平同期信号ＨＳを取り込み、画像データ転
送クロックを画像データの転送同期信号として、画像デ
ータＰＸＤを画像データ制御装置５３へ供給する。表示
制御装置５２は相手パーソナルコンピュータ（図示せ
ず）の拡張バスに接続されている。画像データ制御装置
５３からの水平同期信号ＨＳの同期速度は後述する各第
１、第２、第３、第４の表示装置５５，５６，５７，５
８からの水平同期信号ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４
の中の最速同期速度に等しくなるように設定されてい
る。本実施例では、水平同期信号ＨＳの同期速度は４
４．８μｓｅｃに設定されている。

【００２８】画像データ制御装置５３は、表示制御装置
５２からの画像データＰＸＤの１画面分の容量を有する
４つのＶＲＡＭ１，４，７，１０と、４つのＦＩＦＯ
３，６，９，１２と、表示データ同期回路２，５，８，
１１とを備える。

【００２９】ＶＲＡＭ１には、４４．８μｓｅｃ毎に表
示制御装置５２から供給される画像データＰＸＤの１画
面分および走査アドレス信号（図示せず）が取り込ま
れ、画像データＰＸＤは走査アドレス信号からアドレス
変換された所定の位置に画像データＰＸＤ１として書き
込まれる。ＶＲＡＭ１はＦＩＦＯ３と共働して画像デー
タの書込時間およびその読出時間の調停を行うための記
憶手段を構成し、この記憶手段は第１の表示装置５５に
供給する画像データＰＸＤ１を保持する。前記記憶手段
への画像データＰＸＤ１の書込および読出動作は表示デ
ータ同期回路２からの制御信号（図示せず）によって制
御され、表示データ同期回路２は、水平同期信号ＨＳの
立上りエッジ部および第１の表示装置５５からの水平同
期信号ＨＳ１の立下りエッジ部を検出し、この検出の結
果に基づき前記制御信号を生成する。具体的には、前記
制御信号によって、ＶＲＡＭ１のＤＲＡＭからＳＡＭへ
の画像データＰＸＤ１の書込、ＳＡＭからＦＩＦＯ３へ
の画像データＰＸＤ１の書き込み、およびＦＩＦＯ３か
ら第１の表示装置５５に供給する画像データＰＸＤ１の
読出が制御される。

【００３０】同様に、各ＶＲＡＭ４，７，１０には、４
４．８μｓｅｃ毎に表示制御装置５２から供給される画
像データＰＸＤの１画面分および走査アドレス信号（図
示せず）が取り込まれ、画像データＰＸＤは走査アドレ
ス信号からアドレス変換された所定の位置に画像データ
ＰＸＤ２，３，４として書き込まれる。各ＶＲＡＭ４，
７，１０は対応するＦＩＦＯ６，９，１２と共働して第
２、第３、第４の表示装置５６，５７，５８に供給する
画像データＰＸＤ２，ＰＸＤ３，ＰＸＤ４を保持する記
憶手段を構成する。各記憶手段への画像データの書込お
よび読出動作は対応する表示データ同期回路５，８，１
１からの制御信号（図示せず）によって制御され、この
制御信号は、検出された水平同期信号ＨＳの立上りエッ
ジ部および第２、第３、第４の表示装置５６，５７，５
８からの水平同期信号ＨＳ２，ＨＳ３，ＨＳ４の立下り
エッジ部に基づき生成される。

【００３１】各第１、第２、第３、第４の表示装置５
５，５６，５７，５８は、それぞれの水平同期信号ＨＳ
１，ＨＳ２，ＨＳ３，ＨＳ４に応じて画像データＰＸＤ
１，ＰＸＤ２，ＰＸＤ３，ＰＸＤ４を受信し、表示す
る。

【００３２】次に、各水平同期信号ＨＳ，ＨＳ１，ＨＳ
２，ＨＳ３，ＨＳ４について図を参照しながら説明す
る。図２は図１の表示制御装置からの水平同期信号ＨＳ
と各表示装置からの水平同期信号ＨＳ１，ＨＳ２，ＨＳ
３，ＨＳ４との関係を示す図である。

【００３３】各水平同期信号ＨＳ１，ＨＳ２，ＨＳ３，
ＨＳ４の周期は、各第１、第２、第３、第４の表示装置
５５，５６，５７，５８が設置された環境温度に対し変
化する。その周期の変化範囲は４４．８μｓｅｃ〜３５
８．４μｓｅｃの範囲になり、水平同期信号ＨＳが示す
転送要求周期の１〜８倍の範囲になる。

【００３４】また、水平同期信号ＨＳの周期は各水平同
期信号ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４の最短周期から
規定され、水平同期信号ＨＳはその位相と各水平同期信
号ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４の位相と関係ないタ
イミングで表示制御装置５２へ供給される。表示制御手
段５２を設けることによって、各ＶＲＡＭ１，４，７，
１０と対応するＦＩＦＯ３，６，９，１２との間におけ
る書込、読出に対する調停制御が行われ、水平同期信号
ＨＳの位相と各水平同期信号ＨＳ１，ＨＳ２，ＨＳ３，
ＨＳ４の位相とのずれが調整される。

【００３５】次に、この調停制御について図を参照しな
がら説明する。図３は図１の画像データ制御装置におけ
る調停制御を説明するための図である。

【００３６】この調停制御について、表示制御装置５２
からの水平同期信号ＨＳと第２の表示装置５６からの水
平同期信号ＨＳ２を例に説明する。

【００３７】表示データ同期回路５は、図３に示すよう
に、水平同期信号ＨＳの立上がりエッジ部でハイレベル
に、水平同期信号ＨＳ２の立下りエッジ部でローレベル
になる転送トリガ信号ＴＲＧ２を生成する。水平同期信
号ＨＳがローレベルおよび水平同期信号ＨＳ２（実際に
は、ＤＲＡＭからＳＡＭへの読出アドレスの設定期間を
示す）がハイレベルかつ転送トリガ信号ＴＲＧ２がロー
レベルであるとき、ＶＲＡＭ４のＤＲＡＭからＳＡＭへ
の１ライン画像データ読出期間ＳＲ２が設定され、この
期間ＳＲ２にＳＡＭへの読出が行われる。

【００３８】画像データのＳＡＭへの読出後、画像デー
タはＳＡＭからＦＩＦＯ６へ１バイト単位で書き込ま
れ、この書込期間は期間ＦＷ２である。ＦＩＦＯ６に書
き込まれた画像データは、水平同期信号ＨＳ２の立下り
エッジ部に同期した期間ＦＲ２において読み出され、読
み出された画像データは第２の表示装置５６に供給され
る。

【００３９】なお、本実施例では、表示制御装置５２か
らの水平同期信号ＨＳと第２の表示装置５６からの水平
同期信号ＨＳ２を例にとり、調停制御を説明したが、第
１、第３、第４の表示装置５５，５７，５８に対する調
停制御も同様に行われる。

【００４０】上述の調停制御とともに、各水平同期信号
ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４の周期と水平同期信号
ＨＳの周期との相違を補償するための同期信号重なり補
償が行われる。

【００４１】次に、この同期信号重なり補償について図
を参照しながら説明する。図４は図１の画像データ制御
装置における同期信号重なり補償を説明するための図で
ある。なお、本実施例では、表示制御装置５２からの水
平同期信号ＨＳと第２の表示装置５６からの水平同期信
号ＨＳ２を例に説明する。

【００４２】表示データ同期回路５は、図４に示すよう
に、水平同期信号ＨＳの立上がりエッジ部でハイレベル
に、水平同期信号ＨＳ２の立下りエッジ部でローレベル
になる転送トリガ信号ＴＲＧ２を生成する。水平同期信
号ＨＳがローレベルおよび水平同期信号ＨＳ２がハイレ
ベルかつ転送トリガ信号ＴＲＧ２がローレベルであると
き、ＶＲＡＭ４のＤＲＡＭからＳＡＭへの１ライン画像
データ読出期間ＳＲ２が設定され、この期間ＳＲ２にＳ
ＡＭへの読出が行われる。

【００４３】次いで、書き込み期間ＦＷ２において、画
像データはＳＡＭからＦＩＦＯ６へ１バイト単位で書き
込まれ、期間ＦＲ２において、ＦＩＦＯ６に書き込まれ
た画像データは読み出され、読み出された画像データは
第２の表示装置５６に供給される。

【００４４】しかし、水平同期信号ＨＳの２番目のロー
レベル期間は水平同期信号ＨＳ２のローレベル期間に重
なり合うから、転送トリガ信号ＴＲＧ２が所定の期間に
発生されず、図中の１点鎖線で囲まれる各期間の動作は
行われない。すなわち、ＦＩＦＯ６に画像データが存在
しない状態で次のＦＩＦＯ６の読出期間が設定され、第
２の表示装置５６における表示が正常に行われない。

【００４５】よって、水平同期信号ＨＳ２の周期と水平
同期信号ＨＳの周期との相違を補償するための同期信号
重なり補償が行われる。この同期信号重なり補償では、
ＦＩＦＯ６のエンプティフラグを監視し、このエンプテ
ィフラグの立下りエッジでも転送トリガを発生させ、Ｄ
ＲＡＭからＳＡＭへの読出およびＳＡＭからＦＩＦＯ６
への書込を行う。

【００４６】なお、本実施例では、表示制御装置５２か
らの水平同期信号ＨＳと第２の表示装置５６からの水平
同期信号ＨＳ２を例にとり、同期信号重なり補償を説明
したが、各水平同期信号ＨＳ１，ＨＳ３，ＨＳ４に対す
る同期信号重なり補償も同様に行われる。

【００４７】以上により、上述の調停制御および同期信
号重なり補償によって、水平同期信号ＨＳと各水平同期
信号ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４との間における周
期、位相関係のずれによる各表示装置５５，５６，５
７，５８の表示異常を未然に防止することができる。

【００４８】次に、上述の表示データ同期回路の構成に
ついて図を参照しながら説明する。図５は図１の表示デ
ータ同期回路の構成の一例を示すブロック図である。な
お、本実施例では表示データ同期回路５について説明す
る。

【００４９】表示データ同期回路５は、図５に示すよう
に、水平同期信号ＨＳをクロック信号として取り込むフ
ィリップフロップ（以下、Ｆ／Ｆという）１００と、水
平同期信号ＨＳ２とＦＩＦＯ６からのＦＩＦＯエンプテ
ィ信号ＥＦとを取り込むＮＡＮＤ回路１０４とを有す
る。

【００５０】Ｆ／Ｆ１００は、水平同期信号ＨＳの立上
りエッジを検出するための回路であり、そのＤ端子には
Ｆ／Ｆ１０１の出力信号が取り込まれる。Ｆ／Ｆ１００
の出力信号はＦ／Ｆ１０１のＤ端子および排他的ＯＲ回
路１０２に取り込まれる。

【００５１】ＮＯＲ回路１０４の出力信号はＦ／Ｆ１０
１にクロック信号として取り込まれれる。

【００５２】Ｆ／Ｆ１０１は、水平同期信号ＨＳ２また
はＦＩＦＯエンプティ信号ＥＦの立下りを検出するため
の回路であり、その出力信号はＦ／Ｆ１０１のＤ端子お
よび排他的ＮＯＲ回路１０２に取り込まれる。排他的Ｎ
ＯＲ回路１０２からはその出力信号が転送トリガ信号Ｔ
ＲＧ２として出力され、転送トリガ信号ＴＲＧ２はＯＲ
回路１０３に取り込まれる。

【００５３】ＯＲ回路１０３は転送トリガ信号ＴＲＧ２
とともに水平同期信号ＨＳおよびインバータ１０９を介
して水平同期信号ＨＳ２を取り込み、水平同期信号ＨＳ
のローレベル期間かつ水平同期信号ＨＳ２のハイレベル
期間および転送トリガ信号ＴＲＧ２のローレベル期間を
検出する。その検出結果を示す出力信号はＤＲＡＭ→Ｓ
ＡＭ読出信号発生器１０５に取り込まれる。

【００５４】ＤＲＡＭ→ＳＡＭ読出信号発生器１０５
は、ＶＲＡＭ４のＲＡＳ，ＣＡＳ，ＤＴＯＥなどＤＲＡ
ＭからＳＡＭへの読出に必要な信号を発生し、各信号は
ＶＲＡＭ４に与えられる。

【００５５】ＶＲＡＭ４内のＳＡＭからは１ライン分の
画像データが書込信号発生カウンタ１０７からのクロッ
クに基づき読み出され、読み出された画像データはＦＩ
ＦＯ６に与えられる。

【００５６】書込信号発生カウンタ１０７はＳＡＭから
の１ライン分の画像データをカウントしながら前記クロ
ックを発生するとともに、ＳＡＭからの１ライン分の画
像データをＦＩＦＯ６のクロックで書き込む。

【００５７】ＦＩＦＯ６からは１ライン分の画像データ
は読込信号発生カウンタ１０８からのクロックに基づき
読み出され、読み出された画像データは第２の表示装置
５６に供給される。

【００５８】読込信号発生カウンタ１０８は、水平同期
信号ＨＳ２の入力によって動作を開始し、前記クロック
信号を発生する。

【００５９】なお、本実施例では、表示データ同期回路
５について説明したが、他の表示データ同期回路２，
８，１１は、表示データ同期回路５の構成と同じ構成を
有する。また、各表示データ同期回路２，５，８，１１
の構成についてはこれに限定されるものではない。

【００６０】以上により、１つの表示制御装置５２から
の水平同期信号ＨＳおよび各第１、第２、第３、第４の
表示装置５５，５６，５７，５８からの水平同期信号Ｈ
Ｓ１，ＨＳ２，ＨＳ３，ＨＳ４に基づきＶＲＡＭとＦＩ
ＦＯとで構成される記憶手段の書込期間と読出期間との
調停が行われるから、表示制御装置５２からの画像デー
タの転送速度を最速とする速さで各第１、第２、第３、
第４の表示装置５５，５６，５７，５８へ１ライン分の
画像データが転送され、フレーム周期が異なる各第１、
第２、第３、第４の表示装置５５，５６，５７，５８は
表示制御装置５２のフレーム周期と同速で画像を表示す
ることができる。よって、画像データの同期位相の相違
によってデータ処理時間がデータ転送時間より長くなる
ことを抑制することができる。

【００６１】

【発明の効果】以上に説明したように、請求項１記載な
いし請求項５の画像データ制御装置によれば、記憶手段
に表示制御装置からの１ライン単位の画像データを保持
し、表示制御装置から記憶手段への１ライン単位の画像
データの書込時間と記憶手段から表示装置への１ライン
単位の画像データの読出時間との調停制御を行うから、
データの同期位相の相違によってデータ処理時間がデー
タ転送時間より長くなることを抑制することができる。

【００６２】請求項６記載の画像データ制御方法によれ
ば、データの同期位相の相違によってデータ処理時間が
データ転送時間より長くなることを抑制することができ
る。

【図面の簡単な説明】

【図１】本発明の画像データ制御装置の一実施例が用い
られている表示システムの構成を示すブロック図であ
る。

【図２】図１の表示制御装置からの水平同期信号ＨＳと
各表示装置からの水平同期信号ＨＳ１，ＨＳ２，ＨＳ
３，ＨＳ４との関係を示す図である。

【図３】図１の画像データ制御装置における調停制御を
説明するための図である。

【図４】図１の画像データ制御装置における同期信号重
なり補償を説明するための図である。

【図５】図１の表示データ同期回路の構成の一例を示す
ブロック図である。

【図６】画像データ転送同期を説明するための各信号の
タイミングチャートである。

【符号の説明】

１，４，７，１０ ＶＲＡＭ ２，５，８，１１ 表示データ同期回路 ３，６，９，１２ ＦＩＦＯ ５２ 表示制御装置 ５３ 画像データ制御装置 ５５ 第１の表示装置 ５６ 第２の表示装置 ５７ 第３の表示装置 ５８ 第４の表示装置 １００，１０１ Ｆ／Ｆ １０２ 排他的ＮＯＲ回路 １０３ ＯＲ回路 １０４ ＮＡＮＤ回路 １０５ ＤＲＡＭ→ＳＡＭ読出信号発生器 １０７ 書込信号発生カウンタ １０８ 読込信号発生カウンタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 表示制御装置から表示装置へ画像データ
   転送同期信号および画像データを、前記表示装置から前
   記表示制御装置へ水平同期信号をそれぞれ１ライン単位
   で供給する表示システムに用いられる画像データ制御装
   置において、前記表示制御装置からの１ライン単位の画
   像データを保持する記憶手段と、前記表示制御装置から
   前記記憶手段への１ライン単位の画像データの書込時間
   と前記記憶手段から前記表示装置への１ライン単位の画
   像データの読出時間との調停制御を行う制御手段とを備
   えることを特徴とする画像データ制御装置。
2. 【請求項２】 前記記憶手段は、ダイナミックアクセス
   メモリ、スタチィックシリアル転送メモリおよびファー
   ストインファーストアウトメモリから構成されることを
   特徴とする請求項１記載の画像データ制御装置。
3. 【請求項３】 前記制御手段は、前記画像データ転送同
   期信号および前記水平同期信号を検出し、この検出結果
   に基づき前記記憶手段に対する調停制御を行うことを特
   徴とする請求項１記載の画像データ制御装置。
4. 【請求項４】 前記画像データ転送同期信号の位相と前
   記水平同期信号の位相との関係が同相であるとき、前記
   記憶手段に対する調停制御が可能なように設定されてい
   ることを特徴とする請求項３記載の画像データ制御装
   置。
5. 【請求項５】 前記表示装置は強誘電性の液晶パネルを
   有する表示装置からなることを特徴とする請求項１記載
   の画像データ制御装置。
6. 【請求項６】 表示制御装置から表示装置へ画像データ
   転送同期信号および画像データを、前記表示装置から前
   記表示制御装置へ水平同期信号をそれぞれ１ライン単位
   で供給する表示システムに用いられる画像データ制御方
   法において、前記表示制御装置からの１ライン単位の画
   像データを記憶手段に保持する工程と、前記表示制御装
   置から前記記憶手段への１ライン単位の画像データの書
   込時間と前記記憶手段から前記表示装置への１ライン単
   位の画像データの読出時間との調停を行う工程とを備え
   ることを特徴とする画像データ制御方法。