JPH07325131A - 検査系列圧縮装置 - Google Patents

Abstract

(57)【要約】 【目的】 高速に検査系列を圧縮する装置を提供する。 【構成】 入力パターンの各ビットとＰユニット１３２
の各ビットを対応させて、入力パターンの各ビットが１
の時は１を、０またはドント・ケアの時は０または１を
任意にＰユニットの対応するビットへ格納し、また、入
力パターンの各ビットとＸユニット１３１の各ビットを
対応させて、入力パターンの各ビットがドント・ケアの
時は０を、０または１の時は１をＸユニットの対応する
ビットへ格納する。格納した入力パターンとバッファ中
のパターンとのビット毎の論理演算をワード単位で行
い、２つのパターンを１つのパターンに圧縮できるか否
かの判定を行う。圧縮できるならば圧縮パターンをバッ
ファへ上書きする。圧縮できなければバッファへそのま
ま格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の検査系列自
動生成に係わり、特にその検査系列圧縮装置関する。

【０００２】

【従来の技術】従来の検査系列圧縮装置について図７の
検査系列と故障の対応図を参照して動作説明をする。図
７は、パターンｐ１により故障ｆ１、ｆ２、ｆ５、ｆ７
がわかることを表していて、他のパターンも同様の表記
とする。

【０００３】故障ｆ１に対する検査系列はｐ１、ｐ７で
あり、故障ｆ２に対する検査系列はｐ１、ｐ２、ｐ４、
ｐ７であるので、故障ｆ１、ｆ２に対する検査系列は
（ｐ１）、（ｐ１とｐ２）、（ｐ１とｐ４）、（ｐ１と
ｐ７）、（ｐ２とｐ７）、（ｐ４とｐ７）、（ｐ７）の
７組のいずれかで良い。

【０００４】さらに、故障ｆ３に対する検査系列はｐ
３、ｐ７であるので、故障ｆ１、ｆ２、ｆ３に対する検
査系列は、故障ｆ１、ｆ２に対する７組の検査系列を調
べ、それぞれの検査系列の中に故障ｆ３に対する検査系
列が１つでも存在すればそのままにし、存在しなければ
故障ｆ３に対する検査系列をそれぞれ追加したものにな
る。だから故障ｆ１、ｆ２、ｆ３に対する検査系列は
（ｐ１とｐ３）、（ｐ１とｐ７）、（ｐ１とｐ２とｐ
３）、（ｐ１とｐ２とｐ７）、（ｐ１とｐ３とｐ４）、
（ｐ１とｐ４とｐ７）、（ｐ２とｐ７）、（ｐ４とｐ
７）、（ｐ７）の９組になる。

【０００５】このような処理を全ての故障について行な
い、その時現れる検査系列のサブセットの組の中でパタ
ーン数が最少の検査系列のサブセットを選択することで
検査系列を圧縮するものである。

【０００６】

【発明が解決しようとする課題】しかしながら前述の従
来の検査系列圧縮装置では、アルゴリズムがＮＰ完全で
あるために大きな回路に対する多数の検査系列を圧縮す
るには圧縮時間が膨大にかかってしまい、検査系列圧縮
を行なうには実用性に乏しいという問題があった。

【０００７】そこで本発明は、高速に検査系列を圧縮す
る装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明の検査系列圧縮装置は、組合せ回路の検査系列
から同時に外部入力ピンに設定される値の組であるパタ
ーンを１つずつ入力するパターン入力手段と、ｎを１以
上の整数とした時、読み書き可能な記憶装置に１ワード
をｎビットとし、組合せ回路の入力ピン数とｎ−１との
和をｎで割った商の小数点以下を切捨てた整数個分のワ
ードを持つメモリ領域であるＸユニットと、前記Ｘユニ
ットと同じ構造を持つメモリ領域であるＰユニットと、
前記Ｘユニットと同じ構造を持つメモリ領域であるＸユ
ニット格納部と、前記Ｐユニットと同じ構造を持つメモ
リ領域であるＰユニット格納部との対を１つ以上持つバ
ッファとを備え、ｉ、ｊ、ｋを１以上の整数とし、組合
せ回路の外部入力ピンに１から順に番号ｉを任意に割り
当てた時、ｉをｎで割った商の小数点以下を切捨てた整
数をｊ、ｉをｎで割った余りをｋとすると、前記Ｘユニ
ットのｊ番目のワードのｋビット目へｉ番目の入力ピン
に対応するパターンのビットがドント・ケアの時と０ま
たは１の時で異なる値を格納し、前記Ｐユニットのｊ番
目のワードのｋビット目へ前記パターンのビットが１の
時と０の時で異なる値を格納し、ドント・ケアの時は０
または１を任意に格納することを前記パターンの全ての
ビットについて行なうパターン格納手段と、前記バッフ
ァにパターンが存在しない時は、前記バッファの任意の
Ｘユニット格納部へ前記Ｘユニットの値を格納し、前記
Ｘユニット格納部と対になっているＰユニット格納部へ
前記Ｐユニットの値を格納する手段と、前記Ｘユニット
と前記Ｐユニットと前記バッファ中のパターンが格納さ
れている任意のＸユニット格納部と前記Ｘユニットと対
になっているＰユニット格納部のビット毎の論理演算を
ワード単位で行ない、２つのパターンのいずれとも矛盾
しないパターンが存在するか否かを判定する判定手段
と、前記判定手段において２つのパターンのいずれとも
矛盾しないパターンが存在する時、そのパターンをビッ
ト毎の論理演算をワード単位で行なうことで生成し、前
記Ｘユニット格納部と前記Ｐユニット格納部へ格納する
手段と、前記バッファにパターンが格納されていて、か
つ前記判定手段が行なわれていないＸユニット格納部と
Ｐユニット格納部の対があるならば、前記判定手段にお
いて２つのパターンのいずれとも矛盾しないパターンが
存在することを判定されるまで前記判定手段を繰り返す
手段と、前記バッファにパターンが格納されていて、か
つ前記判定手段が行なわれていないＸユニット格納部と
Ｐユニット格納部の対が存在しない時、前記バッファに
パターンが格納されていないＸユニット格納部とＰユニ
ット格納部の対が存在するならば、前記バッファ中のパ
ターンが格納されていない任意のＸユニット格納部へ前
記Ｘユニットの値を格納し、前記Ｘユニット格納部と対
になっているＰユニット格納部へ前記Ｐユニットの値を
格納し、前記バッファにパターンが格納されていないＸ
ユニット格納部とＰユニット格納部の対が存在しないな
らば、前記Ｘユニットと前記バッファ中の全てのＸユニ
ット格納部との中でパターンのビットがドント・ケアの
時に格納される値であるビットの個数が最少であるもの
を最少Ｘユニット候補とし、前記最少Ｘユニット候補の
中の任意の１つを最少Ｘユニットとし、前記最少Ｘユニ
ットと対になっているＰユニットまたはＰユニット格納
部を最少Ｐユニットとし、前記最少Ｘユニットの中の値
がドント・ケアを示す値であるものと同じビット位置に
ある前記最少Ｐユニットのビットへ任意の値を格納し、
前記最少Ｐユニットのｊ番目のワードのｋビット目の値
を前記パターンを格納する手段で行なった変換の逆の変
換により、ｉ番目の入力ピンに対応する値とすることで
求まるパターンを外部へ出力し、前記最少Ｘユニットが
前記バッファ中のＸユニット格納部ならば、そのＸユニ
ット格納部へ前記Ｘユニットの値を格納し、前記Ｘユニ
ット格納部と対になっているＰユニット格納部へ前記Ｐ
ユニットの値を格納する手段と、前記パターン入力手段
からの全てのパターンについて前記手段を適用し終えた
ならば、前記バッファ中のＸユニット格納部の中の値が
ドント・ケアを示す値であるものと同じビット位置にあ
る前記Ｘユニット格納部と対になっているＰユニット格
納部のビットへ任意の値を格納し、前記Ｐユニット格納
部のｊ番目のワードのｋビット目の値を前記パターンを
格納する手段で行なった変換の逆の変換により、ｉ番目
の入力ピンに対応する値とすることで求まるパターンを
前記バッファの全てのＰユニット格納部について求め
て、外部へ出力する手段とを備えている。

【０００９】また本発明の請求項２記載の検査系列圧縮
装置は、前記パターン格納手段において、パターンのビ
ットがドント・ケアの時は０を、０または１の時は１を
前記Ｘユニットへ格納し、パターンのビットが１の時は
１を、０の時は０を、ドント・ケアの時は１または０を
任意にＰユニットへ格納することと、前記判定手段にお
いて、パターンが格納されているＸユニット格納部とＸ
ユニットのビット毎の論理積演算をワード単位で行な
い、前記Ｘユニット格納部と対になっているＰユニット
格納部とＰユニットのビット毎の排他的論理和演算をワ
ード単位で行ない、前記論理積演算結果と前記排他的論
理和演算結果のビット毎の論理積演算をワード単位で行
ない、その結果の全ワードの全ビットが０である場合の
み、２つのパターンのいずれとも矛盾しないパターンが
存在することを判定することと、前記判定手段により２
つのパターンのいずれとも矛盾しないパターンが存在す
る時、前記Ｘユニット格納部とＸユニットのワード単位
で行なったビット毎の論理和演算結果を前記Ｘユニット
格納部へ格納し、前記Ｘユニット格納部と対になってい
るＰユニット格納部とＰユニットのワード単位で行なっ
たビット毎の論理和演算結果を前記Ｐユニット格納部へ
格納することを備えたことを特徴とする。

【００１０】また本発明の請求項３記載の検査系列圧縮
装置は、バッファのＸユニット格納部の中でパターンの
ビットがドント・ケアの時に格納される値であるビット
の個数が多いＸユニット格納部から前記判定手段を適用
することを特徴とする。

【００１１】

【作用】本発明は上記の装置により、パターンの圧縮を
ワード単位のビット毎の論理演算を用いて行ない、１つ
のパターンに対する圧縮の処理はバッファの中のパター
ンに対してのみ行ない、検査系列の圧縮には高々バッフ
ァの大きさとパターン数の積に比例した時間で可能とな
るので高速に検査系列の圧縮ができる。

【００１２】

【実施例】本発明の検査系列圧縮装置の実施例につい
て、以下図面を参照しながら説明する。

【００１３】（実施例１）図１は、本発明の実施例１の
検査系列圧縮装置の構成図である。

【００１４】１０１は読み書き可能な記憶装置、１０２
は検査系列が保存された入力検査系列ファイル、１０３
は入力検査系列ファイル１０２の検査系列からパターン
を１つずつ取り出すパターン入力手段である。

【００１５】１０４は入力パターンをパターンのビット
がドント・ケアの時は０を、１または０の時は１をＸユ
ニット１３１へ格納することを全てのビットについて行
ない、入力パターンのビットが１の時は１を、０または
ドント・ケアの時は０をＰユニット１３２へ格納するこ
とを全てのビットについて行なうパターン格納手段であ
る。

【００１６】１０５は最初のパターンの時はＸユニット
１３１の値とＰユニット１３２の値をそれぞれバッファ
１４１のＸユニット格納部１５１〜１５３とＰユニット
格納部１６１〜１６３のいずれかへ格納するバッファ格
納手段である。

【００１７】１０６はＸユニット１３１とＸユニット格
納部１５１〜１５３のいずれかとのビット毎の論理積演
算をワード単位で行ない、Ｐユニット１３２とＰユニッ
ト格納部１６１〜１６３のいずれかとのビット毎の排他
的論理和演算をワード単位で行ない、その２つの論理演
算結果のビット毎の論理積演算をワード単位で行ない、
その結果の全ワードの全ビットが０ならば、２つのパタ
ーンのいずれとも矛盾しない圧縮されるパターンが存在
し、１つでも１のビットが存在するならば、圧縮される
パターンは存在しないことを判定するパターン圧縮判定
手段である。

【００１８】１０７はバッファ１４１にパターン圧縮判
定手段１０６を行なっていないパターンが存在する時、
パターン圧縮判定手段１０６で圧縮されるパターンが存
在することが判定されるまでパターン圧縮判定手段１０
６を繰り返すパターン圧縮反復手段である。

【００１９】１０８はパターン圧縮判定手段１０６の結
果で圧縮されるパターンが存在する時、Ｘユニット１３
１とパターン圧縮判定手段１０６を行なったＸユニット
格納部１５１〜１５３のいずれかとのビット毎の論理和
演算結果をそのＸユニット格納部１５１〜１５３のいず
れかへ格納し、Ｐユニット１３２とパターン圧縮判定手
段１０６を行なったＸユニット格納部１５１〜１５３の
いずれかと対になっているＰユニット格納部１６１〜１
６３のいずれかとのビット毎の論理和演算結果をそのＰ
ユニット格納部１６１〜１６３のいずれかへ格納するパ
ターン圧縮手段である。

【００２０】１０９はバッファ１４１にパターン圧縮判
定手段１０６の処理を行なっていないパターンが存在し
ない時、バッファ１４１にパターンが格納されていない
Ｘユニット格納部とＰユニット格納部の対が存在するな
らば、そのＸユニット格納部１５１〜１５３のいずれか
へＸユニット１３１の値を格納し、そのＰユニット格納
部１６１〜１６３のいずれかへＰユニット１３２の値を
格納し、バッファ１４１にパターンが格納されていない
Ｘユニット格納部とＰユニット格納部の対が存在しない
ならば、Ｘユニット１３１とＸユニット格納部１５１〜
１５３の中で０のビットの個数が最少であるものの１つ
を選び、それと対になっているＰユニット１３１または
Ｐユニット格納部１６１〜１６３のいずれかの値を格納
し、前記０のビットが最少のものがバッファ１４１中の
Ｘユニット格納部１５１〜１５３のいずれかならば、Ｘ
ユニット１３１の値をそのＸユニット格納部１５１〜１
５３のいずれかへ格納し、Ｐユニット１３２の値をその
Ｘユニット格納部と対になっているＰユニット格納部１
６１〜１６３のいずれかへ格納するパターン出力手段で
ある。

【００２１】１１０は入力検査系列ファイル１０２の全
てのパターンを入力したならば、バッファ１４１の全て
のＰユニット格納部１６１〜１６３の値を圧縮検査系列
ファイル１１１へ格納する全パターン出力手段、１１１
は圧縮された検査系列を保存する圧縮検査系列ファイル
を示す。

【００２２】１３１はパターンのビットがドント・ケア
の時は０を、１または０の時は１を格納するＸユニッ
ト、１３２はパターンのビットが１の時は１を、０また
はドント・ケアの時は０を格納するＰユニット、１４１
はパターンを３個分格納できるバッファ、１５１〜１５
３はＸユニット１３１の値を格納できるＸユニット格納
部、１６１〜１６３はＰユニット１３２の値を格納でき
るＰユニット格納部を示す。１ワードを５ビットとし
て、１３１、１３２、１５１〜１５３、１６１〜１６３
の大きさを１ワードとする。

【００２３】図２は、検査系列圧縮装置の処理の流れ図
である。ステップ２０１は入力するパターンが入力検査
系列ファイル１０２に存在するか否かの判定を行なう処
理、ステップ２０２はパターン入力手段１０３よりパタ
ーンを入力する処理である。

【００２４】ステップ２０３は入力パターンをパターン
のビットがドント・ケアの時は０を、１または０の時は
１を記憶装置１０１のＸユニット１３１へ格納すること
を全てのビットについて行ない、入力パターンのビット
が１の時は１を、０またはドント・ケアの時は０を記憶
装置１０１のＰユニット１３２へ格納することを全ての
ビットについて行なう処理えだる。

【００２５】ステップ２０４はバッファ１４１にパター
ンが存在するか否かの判定を行なう処理、ステップ２０
５はバッファ１４１のＸユニット格納部１５１〜１５３
のいずれかにＸユニット１３１の値を格納し、バッファ
１４１のＰユニット格納部１６１〜１６３のいずれかに
Ｐユニット１３２の値を格納する処理である。

【００２６】ステップ２０６はＸユニット１３１とＸユ
ニット格納部１５１〜１５３のいずれかとのビット毎の
論理積演算をワード単位で行ない、Ｐユニット１３２と
Ｐユニット格納部１６１〜１６３のいずれかとのビット
毎の排他的論理和演算をワード単位で行ない、２つの論
理演算結果のビット毎の論理積演算をワード単位で行な
う処理である。

【００２７】ステップ２０７はステップ２０６の演算結
果でパターンが圧縮できるか否かを判定する処理であ
る。

【００２８】ステップ２０８はＸユニット格納部１５１
〜１５３のいずれかへＸユニット１３１とそのＸユニッ
ト格納部１５１〜１５３のいずれかとのワード単位で行
なったビット毎の論理和演算結果を格納し、格納された
Ｘユニット格納部１５１〜１５３のいずれかと対になっ
ているＰユニット格納部１６１〜１６３のいずれかへＰ
ユニット１３２とそのＰユニット格納部１６１〜１６３
のいずれかとのワード単位で行なったビット毎の論理和
演算結果を格納する処理である。

【００２９】ステップ２０９はバッファ１４１にステッ
プ２０６の論理演算をしていないパターンが存在するか
否かを判定する処理、ステップ２１０はバッファ１４１
にパターンが格納されていないＸユニット格納部とＰユ
ニット格納部が存在するか否かを判定する処理である。

【００３０】ステップ２１１はＸユニット格納部１５１
〜１５３とＸユニット１３１の中で０のビットが最少で
ある１つのＸユニット１３１またはＸユニット格納部１
５１〜１５３のいずれかと対になっているＰユニット１
３２またはＰユニット格納部１６１〜１６３のいずれか
の値を圧縮検査系列ファイル１１１へ格納し、Ｘユニッ
ト格納部１５１〜１５３のいずれかが最少ならば、その
Ｘユニット格納部１５１〜１５３のいずれかへＸユニッ
ト１３１の値を格納し、そのＸユニット格納部１５１〜
１５３のいずれかと対になっているＰユニット格納部１
６１〜１６３のいずれかへＰユニット１３２の値を格納
する処理である。

【００３１】ステップ２１２はパターン入力手段１０３
へパターンが入力されなくなったならば、バッファ１４
１の全てのＰユニット格納部１６１〜１６３の値を圧縮
検査系列ファイル１１１へ格納する処理を示す。

【００３２】図３は、外部入力ピン５本の組合せ回路図
である。３０１は組合せ回路、３０２はパターンの左か
ら第１ビット目に対応する入力ピン、３０３は第２ビッ
ト目に対応する入力ピン、３０４は第３ビット目に対応
する入力ピン、３０５は第４ビット目に対応する入力ピ
ン、３０６は第５ビット目に対応する入力ピンを示す。

【００３３】図４は、組合せ回路に対して生成される検
査系列である。入力検査系列ファイル１０２に保存さ
れ、入力パターンは４０１〜４０７の順に入力される。
ドント・ケアはＸを用いている。

【００３４】以下に図１〜図４を用いて、図２の処理の
流れに従って実施例１の検査系列圧縮装置の動作説明を
する。

【００３５】まず、ステップ２０１により入力するパタ
ーン４０１が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。

【００３６】ステップ２０２ではパターン４０１の１０
ＸＸ０を入力し、ステップ２０３によりパターン４０１
の第１ビット目が１なのでＸユニット１３１の第１ビッ
ト目へ１を、パターン４０１の第２ビット目が０なので
Ｘユニット１３１の第２ビット目へ１を、パターン４０
１の第３ビット目がＸなのでＸユニット１３１の第３ビ
ット目へ０を、パターン４０１の第４ビット目がＸなの
でＸユニット１３１の第４ビット目へ０を、パターン４
０１の第５ビット目が０なのでＸユニット１３１の第５
ビット目へ１を格納する。同様に、パターン４０１の第
１ビット目が１なのでＰユニット１３２の第１ビット目
へ１を、パターン４０１の第２ビット目が０なのでＰユ
ニット１３２の第２ビット目へ０を、パターン４０１の
第３ビット目がＸなのでＰユニット１３２の第３ビット
目へ０を、パターン４０１の第４ビット目がＸなのでＰ
ユニット１３２の第４ビット目へ０を、パターン４０１
の第５ビット目が０なのでＰユニット１３２の第５ビッ
ト目へ０を格納する。よってＸユニット１３１には１１
００１が格納され、Ｐユニット１３２には１００００が
格納される。

【００３７】ステップ２０４ではバッファ１４１にパタ
ーンが存在しないのでステップ２０５へ進む。ステップ
２０５ではＸユニット格納部１５１へＸユニット１３１
の値１１００１を格納し、Ｐユニット格納部１６１へＰ
ユニット１３２の値１００００を格納する。

【００３８】次に、ステップ２０１により入力するパタ
ーン４０２が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０２の１１０Ｘ１を入力し、ステップ２０３によりＸ
ユニット１３１には１１１０１が格納され、Ｐユニット
１３２には１１００１が格納される。ステップ２０４で
はバッファ１４１にパターンが存在するのでステップ２
０６へ進む。ステップ２０６ではＸユニット１３１の１
１１０１とＸユニット格納部１５１の１１００１のビッ
ト毎の論理積演算を行なうと、その結果は１１００１と
なる。Ｐユニット１３２の１１００１とＰユニット格納
部１６１の１００００のビット毎の排他的論理和演算を
行なうと、その結果は０１００１となる。２つの論理演
算結果１１００１と０１００１のビット毎の論理積演算
を行なうと、その結果は０１００１となる。

【００３９】ステップ７により演算結果０１００１は零
でないのでステップ２０９へ進む。ステップ２０９によ
りバッファ１４１中にステップ２０６の論理演算を行な
っていないパターンは存在しないのでステップ２１０へ
進む。ステップ２１０によりバッファ１４１はパターン
格納可能なのでステップ２０５へ進む。ステップ２０５
ではＸユニット格納部１５２にはＸユニット１３１の値
１１１０１を格納し、Ｐユニット格納部１６２にはＰユ
ニット１３２の値１１００１を格納する。

【００４０】次に、ステップ２０１により入力するパタ
ーン４０３が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０３の００ＸＸＸを入力し、ステップ２０３によりＸ
ユニット１３１には１１０００が格納され、Ｐユニット
１３２には０００００が格納される。

【００４１】ステップ２０４ではバッファ１４１にパタ
ーンが存在するのでステップ２０６へ進む。ステップ２
０６によりＸユニット１３１の１１０００とＸユニット
格納部１５１の１１００１のビット毎の論理積演算を行
なうと、その結果は１１０００となる。Ｐユニット１３
２の０００００とＰユニット格納部１６１の１００００
のビット毎の排他的論理和演算を行なうと、その結果は
１００００となる。２つの論理演算結果１１０００と１
００００のビット毎の論理積演算を行なうと、その結果
は１００００となる。

【００４２】ステップ２０７により演算結果１００００
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在するのでステップ２０６
へ進む。ステップ２０６によりＸユニット１３１の１１
０００とＸユニット格納部１５２の１１１０１のビット
毎の論理積演算を行なうと、その結果は１１０００とな
る。Ｐユニット１３２の０００００とＰユニット格納部
１６２の１１００１のビット毎の排他的論理和演算を行
なうと、その結果は１１００１となる。２つの論理演算
結果１１０００と１１００１のビット毎の論理積演算を
行なうと、その結果は１１０００となる。

【００４３】ステップ２０７により演算結果１１０００
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在しないのでステップ２１
０へ進む。ステップ２１０によりバッファ１４１はパタ
ーン格納可能なのでステップ２０５へ進む。ステップ２
０５ではＸユニット格納部１５３にはＸユニット１３１
の値１１０００を格納し、Ｐユニット格納部１６３には
Ｐユニット１３２の値０００００を格納する。

【００４４】次に、ステップ２０１により入力するパタ
ーン４０４が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０４のＸＸ０１１を入力し、ステップ２０３によりＸ
ユニット１３１には００１１１が格納され、Ｐユニット
１３２には０００１１が格納される。ステップ２０４で
はバッファ１４１にパターンが存在するのでステップ２
０６へ進む。ステップ２０６によりＸユニット１３１の
００１１１とＸユニット格納部１５１の１１００１のビ
ット毎の論理積演算を行なうと、その結果は００００１
となる。Ｐユニット１３２の０００１１とＰユニット格
納部１６１の１００００のビット毎の排他的論理和演算
を行なうと、その結果は１００１１となる。２つの論理
演算結果００００１と１００１１のビット毎の論理積演
算を行なうと、その結果は００００１となる。

【００４５】ステップ２０７により演算結果００００１
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在するのでステップ２０６
へ進む。ステップ２０６によりＸユニット１３１の００
１１１とＸユニット格納部１５２の１１１０１のビット
毎の論理積演算を行なうと、その結果は００１０１とな
る。Ｐユニット１３２の０００１１とＰユニット格納部
１６２の１１００１のビット毎の排他的論理和演算を行
なうと、その結果は１１０１０となる。２つの論理演算
結果００１０１と１１０１０のビット毎の論理積演算を
行なうと、その結果は０００００となる。

【００４６】ステップ２０７により演算結果０００００
は零なのでステップ２０８へ進む。ステップ２０８では
Ｘユニット格納部１５２にはＸユニット１３１の００１
１１とＸユニット格納部１５２の１１１０１のビット毎
の論理和演算を行なうと、その結果１１１１１を格納
し、Ｐユニット格納部１６２にはＰユニット１３２の０
００１１とＰユニット格納部１６２の１１００１のビッ
ト毎の論理和演算を行なうと、その結果１１０１１を格
納する。

【００４７】次に、ステップ２０１により入力するパタ
ーン４０５が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０５の０Ｘ１１Ｘを入力し、ステップ２０３によりＸ
ユニット１３１には１０１１０が格納され、Ｐユニット
１３２には００１１０が格納される。

【００４８】ステップ２０４では、バッファ１４１にパ
ターンが存在するのでステップ２０６へ進む。ステップ
２０６によりＸユニット１３１の１０１１０とＸユニッ
ト格納部１５１の１１００１のビット毎の論理積演算を
行なうと、その結果は１００００となる。Ｐユニット１
３２の００１１０とＰユニット格納部１６１の１０００
０のビット毎の排他的論理和演算を行なうと、その結果
は１０１１０となる。２つの論理演算結果１０１１０と
１００００のビット毎の論理積演算を行なうと、その結
果は１００００となる。

【００４９】ステップ２０７により演算結果１００００
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在するのでステップ２０６
へ進む。ステップ２０６によりＸユニット１３１の１０
１１０とＸユニット格納部１５２の１１１１１のビット
毎の論理積演算を行なうと、その結果は１０１１０とな
る。Ｐユニット１３２の００１１０とＰユニット格納部
１６２の１１０１１のビット毎の排他的論理和演算を行
なうと、その結果は１１１０１となる。２つの論理演算
結果１０１１０と１１１０１のビット毎の論理積演算を
行なうと、その結果は１０１００となる。

【００５０】ステップ２０７により演算結果１０１００
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在するのでステップ２０６
へ進む。ステップ２０６によりＸユニット１３１の１０
１１０とＸユニット格納部１５３の１１０００のビット
毎の論理積演算を行なうと、その結果は１００００とな
る。Ｐユニット１３２の００１１０とＰユニット格納部
１６３の０００００のビット毎の排他的論理和演算を行
なうと、その結果は００１１０となる。２つの論理演算
結果１００００と００１１０のビット毎の論理積演算を
行なうと、その結果は０００００となる。

【００５１】ステップ２０７により演算結果０００００
は零なのでステップ２０８へ進む。ステップ２０８では
Ｘユニット格納部１５３へＸユニット１３１の１０１１
０とＸユニット格納部１５３の１１０００のビット毎の
論理和演算を行なうと、その結果１１１１０を格納し、
Ｐユニット格納部１６３へＰユニット１３２の００１１
０とＰユニット格納部１６３の０００００のビット毎の
論理和演算を行なうと、その結果００１１０を格納す
る。

【００５２】次に、ステップ２０１により入力するパタ
ーン４０６が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０６の０１Ｘ１Ｘを入力し、ステップ２０３によりＸ
ユニット１３１には１１０１０が格納され、Ｐユニット
１３２には０１０１０を格納される。ステップ２０４で
はバッファ１４１にパターンが存在するのでステップ２
０６へ進む。ステップ２０６によりＸユニット１３１の
１１０１０とＸユニット格納部１５１の１１００１のビ
ット毎の論理積演算を行なうと、その結果は１１０００
となる。Ｐユニット１３２の０１０１０とＰユニット格
納部１６１の１００００のビット毎の排他的論理和演算
を行なうと、その結果は１１０１０となる。２つの論理
演算結果１１０００と１１０１０のビット毎の論理積演
算を行なうと、その結果は１１０００となる。

【００５３】ステップ２０７により演算結果１１０００
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在するのでステップ２０６
へ進む。ステップ２０６によりＸユニット１３１の１１
０１０とＸユニット格納部１５２の１１１１１のビット
毎の論理積演算を行なうと、その結果は１１０１０とな
る。Ｐユニット１３２の０１０１０とＰユニット格納部
１６２の１１０１１のビット毎の排他的論理和演算を行
なうと、その結果は１０００１となる。２つの論理演算
結果１１０１０と１０００１のビット毎の論理積演算を
行なうと、その結果は１００００となる。

【００５４】ステップ２０７により演算結果１００００
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在するのでステップ２０６
へ進む。ステップ２０６によりＸユニット１３１の１１
０１０とＸユニット格納部１５３の１１１１０のビット
毎の論理積演算を行なうと、その結果は１１０１０とな
る。Ｐユニット１３２の０１０１０とＰユニット格納部
１６３の００１１０のビット毎の排他的論理和演算を行
なうと、その結果は０１１００となる。２つの論理演算
結果１１０１０と０１１００のビット毎の論理積演算を
行なうと、その結果は０１０００となる。

【００５５】ステップ２０７により演算結果０１０００
は零でないのでステップ２０９へ進む。ステップ２０９
によりバッファ１４１中にステップ２０６の論理演算を
行なっていないパターンが存在しないのでステップ２１
０へ進む。ステップ２１０によりバッファ１４１はパタ
ーン格納されていないＸユニット格納部とＰユニット格
納部が存在しないので、ステップ２１１によりＰユニッ
ト１３２とＸユニット格納部１５１〜１５３の中から０
のビットの個数が最少のＸユニット格納部１５２と対に
なっているＰユニット格納部１６２の１１０１１を圧縮
検査系列ファイル１１１へ保存する。Ｘユニット１３１
の値１１０１０をＸユニット格納部１５２へ格納し、Ｐ
ユニット１３２の０１０１０をＰユニット格納部１６２
へ格納する。

【００５６】次に、ステップ２０１により入力するパタ
ーン４０７が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０７の１Ｘ１００を入力し、ステップ２０３によりＸ
ユニット１３１には１０１１１が格納され、Ｐユニット
１３２には１０１００が格納される。ステップ２０４で
はバッファ１４１にパターンが存在するのでステップ２
０６へ進む。ステップ２０６によりＸユニット１３１の
１０１１１とＸユニット格納部１５１の１１００１のビ
ット毎の論理積演算を行なうと、その結果は１０００１
となる。Ｐユニット１３２の１０１００とＰユニット格
納部１６１の１００００のビット毎の排他的論理和演算
を行なうと、その結果は００１００となる。２つの論理
演算結果１０００１と００１００のビット毎の論理積演
算を行なうと、その結果は０００００となる。

【００５７】ステップ２０７により演算結果０００００
は零なのでステップ２０８へ進む。ステップ２０８では
Ｘユニット格納部１５１へＸユニット１３１の１０１１
１とＸユニット格納部部１５１の１１００１のビット毎
の論理和演算を行なうと、その結果１１１１１を格納
し、Ｐユニット格納部１６１へＰユニット１３２の１０
１００とＰユニット格納部１６１の１００００のビット
毎の論理和演算を行なうと、その結果１０１００を格納
する。

【００５８】次に、ステップ２０１により入力するパタ
ーンが入力検査系列ファイル１０２に存在しないのでス
テップ２１２へ進む。ステップ２１２では全パターン出
力手段１１０によりバッファ１４１の全てのＰユニット
格納部１６１、１６２、１６３の値１０１００、１１０
１１、００１１０を圧縮検査系列ファイル１１１へ保存
する。

【００５９】以上のように７つの入力パターンが４つの
パターンに圧縮された。従来の技術では、検査系列を圧
縮するにはアルゴリズムがＮＰ完全であるために圧縮時
間が膨大にかかってしまうのに対して、本発明の検査系
列圧縮装置は、１つのパターンに対する繰り返しステッ
プ回数がバッファ中のパターン数だけであるので、検査
系列の圧縮にはバッファの大きさと入力パターン数の積
に比例した時間で済むので、高速に検査系列の圧縮がで
きる。

【００６０】（実施例２）図１のパターン格納手段１０
４において、パターンのビットがドント・ケアの時は１
を、１または０の時は０をＸユニット１３１へ格納し、
パターンのビットが１の時は１を、０またはドント・ケ
アの時は０をＰユニット１３２へ格納する。パターン圧
縮判定手段１０６において、Ｘユニット１３１とＸユニ
ット格納部のビット毎の論理和演算を行なうと、Ｐユニ
ット１３２とＰユニット格納部のビット毎の排他的論理
和演算を行なうと、Ｐユニットについては、さらにビッ
ト毎の否定演算を行なう。その２つの論理演算結果のビ
ット毎の論理和演算を行なうと、その結果の全ワードの
全ビットが１ならば、２つのパターンのいずれとも矛盾
しない圧縮されたパターンは存在し、１つでも０のビッ
トが存在するならば、圧縮されるパターンは存在しない
ことを判定する。パターン圧縮手段１０８において、Ｘ
ユニット１３１とパターン圧縮判定手段１０６を行なっ
たＸユニット格納部のビット毎の論理積演算結果をその
Ｘユニット格納部へ格納し、Ｐユニット１３２とパター
ン圧縮判定手段１０６を行なったＸユニット格納部と対
になっているＰユニット格納部のビット毎の論理和演算
結果をそのＰユニット格納部へ格納する。

【００６１】以上のように変更を加え、図１の構成図を
用いて、パターン４０１、４０２、４０７を入力検査系
列として図２の処理の流れに従って、実施例２の検査系
列圧縮装置の動作説明をする。

【００６２】まず、まず、ステップ２０１により入力す
るパターン４０１が入力検査系列ファイル１０２に存在
するのでステップ２０２へ進む。ステップ２０２ではパ
ターン４０１の１０ＸＸ０を入力し、ステップ２０３に
よりＸユニット１３１には００１１０が格納され、Ｐユ
ニット１３２には１００００が格納される。ステップ２
０４ではバッファ１４１にパターンが存在しないのでス
テップ２０５へ進む。ステップ２０５ではＸユニット格
納部１５１へＸユニット１３１の値００１１０を格納
し、Ｐユニット格納部１６１へＰユニット１３２の値１
００００を格納する。

【００６３】次に、ステップ２０１により入力するパタ
ーン４０２が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０２の１１０Ｘ１を入力し、ステップ２０３によりＸ
ユニット１３１には０００１０が格納され、Ｐユニット
１３２には１１００１が格納される。ステップ２０４で
はバッファ１４１にパターンが存在するのでステップ２
０６へ進む。ステップ２０６によりＸユニット１３１の
０００１０とＸユニット格納部１５１の００１１０のビ
ット毎の論理和演算を行なうと、その結果は００１１０
となる。Ｐユニット１３２の１１００１とＰユニット格
納部１６１の１００００のビット毎の排他的論理和演算
を行なうと、その結果は０１００１となり、さらにその
結果の否定演算を行なうと、その結果は１０１１０とな
る。２つの論理演算結果００１１０と１０１１０のビッ
ト毎の論理和演算を行なうと、その結果は１１１１０と
なる。ステップ７により演算結果１１１１０は全ビット
が１でないので、ステップ２０９へ進む。ステップ２０
９によりバッファ１４１中にステップ２０６の論理演算
を行なっていないパターンは存在しないのでステップ２
１０へ進む。ステップ２１０によりバッファ１４１はパ
ターン格納可能なのでステップ２０５へ進む。ステップ
２０５ではＸユニット格納部１５２にはＸユニット１３
１の値０００１０を格納し、Ｐユニット格納部１６２に
はＰユニット１３２の値１１００１を格納する。

【００６４】次に、ステップ２０１により入力するパタ
ーン４０７が入力検査系列ファイル１０２に存在するの
でステップ２０２へ進む。ステップ２０２ではパターン
４０７の１Ｘ１００を入力し、ステップ２０３によりＸ
ユニット１３１には０１０００が格納され、Ｐユニット
１３２には１０１００が格納される。ステップ２０４で
はバッファ１４１にパターンが存在するのでステップ２
０６へ進む。ステップ２０６によりＸユニット１３１の
０１０００とＸユニット格納部１５１の００１１０のビ
ット毎の論理和演算を行なうと、その結果は０１１１０
となる。Ｐユニット１３２の１０１００とＰユニット格
納部１６１の１００００のビット毎の排他的論理和演算
を行なうと、その結果は００１００となり、さらにその
結果の否定演算を行なうと、その結果は１１０１１とな
る。２つの論理演算結果１１１１１は全ビットが１であ
るのでステップ２０８へ進む。ステップ２０８ではＸユ
ニット格納部１５１へＸユニット１３１の０１０００と
Ｘユニット格納部部１５１の００１１０のビット毎の論
理積演算を行なうと、その結果０００００を格納し、Ｐ
ユニット格納部１６１へＰユニット１３２の１０１００
とＰユニット格納部１６１の１００００のビット毎の論
理和演算を行なうと、その結果１０１００を格納する。

【００６５】以上のように、パターン圧縮手段１０４を
変更してもパターン圧縮判定手段１０６、パターン圧縮
手段１０８の論理演算を変更することで本発明の検査系
列圧縮装置を同様に実現できる。

【００６６】なお、実施例２ではパターン格納手段１０
４、パターン圧縮判定手段１０６、パターン圧縮手段１
０８を上述のような変更を行なったが、他の変更の仕方
を行なっても同様に本発明の検査系列圧縮装置が実現で
きる。

【００６７】（実施例３）図５は、実施例３における検
査系列圧縮装置の処理の流れ図である。ステップ５０６
はバッファ１４１の中で０のビットが最多のＸユニット
格納部１５１〜１５３のいずれかとＸユニット１３１の
ビット毎の論理積演算を行なうと、そのＸユニット格納
部１５１〜１５３のいずれかと対になっているＰユニッ
ト格納部１６１〜１６３のいずれかとＰユニット１３２
のビット毎の排他的論理和演算を行なうと、２つの論理
演算結果のビット毎の論理積演算を行なう処理を示す。
図５において、図２と同一機能のものについては同一符
号を使用して、その説明を省略する。

【００６８】図６は、入力検査系列ファイル１０２のパ
ターン４０１、４０２、４０３を入力した後のバッファ
６４１である。６５１はパターン４０１を入力した後の
のＸユニット格納部、６６１はその対に成っているＰユ
ニット格納部、６５２はパターン４０２を入力した後の
Ｘユニット格納部、５６２はその対に成っているＰユニ
ット格納部、６５３はパターン４０３を入力した後のＸ
ユニット格納部、６６３はその対に成っているＰユニッ
ト格納部を示す。

【００６９】以下に図１、図４〜図６を用いて図５の処
理の流れに従って実施例３について説明する。

【００７０】パターン４０１〜４０３を入力パターンと
して入力した後、バッファ６４１に３つのパターンがそ
れぞれ格納され、図６のような値がＸユニット格納部６
５１〜６５３とＰユニット格納部６６１〜６６３に格納
される。

【００７１】ステップ２０１によりパターン４０４が入
力検査系列ファイル１０２に存在するのでステップ２０
２へ進む。ステップ２０２によりパターン４０４のＸＸ
０１１を入力し、ステップ２０３によりＸユニット１３
１には００１１１が格納され、Ｐユニット１３２には０
００１１が格納される。ステップ２０４ではバッファ６
４１にパターンが存在するのでステップ６０６へ進む。
ステップ６０６によりバッファ６４１中のＸユニット格
納部６５１、６５２、６５３の中から０のビットの個数
が最多のＸユニット格納部６５３を選択し、Ｘユニット
格納部６５３の１１０００とＸユニット１３１の００１
１１のビット毎の論理積演算を行なうと、その結果は０
００００となる。Ｐユニット１３２の０００１１とＰユ
ニット格納部６６３の０００００のビット毎の排他的論
理和演算を行なうと、その結果は０００１１となる。２
つの論理演算結果０００００と０００１１のビット毎の
論理積演算を行なうと、その結果は０００００となる。
ステップ２０７により演算結果０００００は零なのでス
テップ２０８へ進む。ステップ２０８によりＸユニット
格納部６５３へＸユニット１３１の０００１１とＸユニ
ット格納部６５３の１１０００のビット毎の論理和演算
を行なうと、その結果１１０１１を格納し、Ｐユニット
格納部６６３へＰユニット１３２の０００１１とＰユニ
ット格納部６６３の０００００のビット毎の論理和演算
を行なうと、その結果０００１１を格納する。

【００７２】パターン４０４について、バッファ６４１
の中のパターンとの演算が実施例１の２回に比べ、実施
例２では１回で終っている。よって実施例１よりバッフ
ァ中のパターンとの論理演算の回数を減少させることが
できるので、さらに高速に検査系列圧縮ができる。

【００７３】

【発明の効果】以上説明したように本発明では、パター
ンの圧縮は大きさが任意のバッファ中のパターン数にの
み比例するので検査系列の圧縮時間は高々バッファの大
きさと入力パターン数の積にのみ比例する。さらにパタ
ーンの圧縮計算は、ワード単位でビット毎の論理演算を
行なうので計算機の資源を有効に利用した高速な計算が
できる。よって検査系列の圧縮が高速にできる。

【図面の簡単な説明】

【図１】本発明の一実施例における検査系列圧縮装置の
構成図

【図２】本発明の実施例１における検査系列圧縮装置の
処理の流れ図

【図３】組合せ回路図

【図４】組合せ回路に対する検査系列の図

【図５】本発明の実施例３における検査系列圧縮装置の
処理の流れ図

【図６】パターン４０１、４０２、４０３を順次入力し
た後のバッファ構成図

【図７】従来例の技術を説明する検査系列と故障の関係
図

【符号の説明】

１０４ パターン格納手段 １０５ バッファ格納手段 １０６ パターン圧縮判定手段 １０７ パターン圧縮反復手段 １０８ パターン圧縮手段 １０９ パターン出力手段 １１０ 全パターン出力手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】組合せ回路の検査系列から同時に外部入力
   ピンに設定される値の組であるパターンを１つずつ入力
   するパターン入力手段と、 読み書き可能な記憶装置に１ワードをｎビット（ｎは自
   然数）とし、組合せ回路の入力ピン数とｎ−１との和を
   ｎで割った商の小数点以下を切捨てた整数個分のワード
   を持つメモリ領域であるＸユニットと、前記Ｘユニット
   と同じ構造を持つメモリ領域であるＰユニットと、前記
   Ｘユニットと同じ構造を持つメモリ領域であるＸユニッ
   ト格納部と、前記Ｐユニットと同じ構造を持つメモリ領
   域であるＰユニット格納部との対を持つバッファと、 組合せ回路の外部入力ピンに１から順に番号ｉを任意に
   割り当てた時、ｉ（ｉは自然数）をｎで割った商の小数
   点以下を切捨てた整数をｊ（ｊは自然数）、ｉをｎで割
   った余りをｋ（ｋは自然数）とすると、前記Ｘユニット
   のｊ番目のワードのｋビット目へｉ番目の入力ピンに対
   応するパターンのビットがドント・ケアの時と０または
   １の時で異なる値を格納し、前記Ｐユニットのｊ番目の
   ワードのｋビット目へ前記パターンのビットが１の時と
   ０の時で異なる値を格納する変換をし、ドント・ケアの
   時は０または１を任意に格納することを前記パターンの
   全てのビットについて行なう第一の手段と、 前記バッファにパターンが存在しない時は、前記バッフ
   ァの任意のＸユニット格納部へ前記Ｘユニットの値を格
   納し、前記Ｘユニット格納部と対になっているＰユニッ
   ト格納部へ前記Ｐユニットの値を格納する第二の手段
   と、 前記Ｘユニットと前記Ｐユニットと前記バッファ中のパ
   ターンが格納されている任意のＸユニット格納部と前記
   Ｘユニットと対になっているＰユニット格納部のビット
   毎の論理演算をワード単位で行ない、２つのパターンの
   いずれとも矛盾しないパターンが存在するか否かを判定
   する第三の手段と、 前記第三の手段において２つのパターンのいずれとも矛
   盾しないパターンが存在する時、そのパターンをビット
   毎の論理演算をワード単位で行なうことで生成し、前記
   Ｘユニット格納部と前記Ｐユニット格納部へ格納する第
   四の手段と、 前記バッファにパターンが格納されていて、かつ前記第
   三の手段が行なわれていないＸユニット格納部とＰユニ
   ット格納部の対があるならば、前記第三の手段において
   ２つのパターンのいずれとも矛盾しないパターンが存在
   することを判定されるまで前記第三の手段を繰り返す第
   五の手段と、 前記バッファにパターンが格納されていて、かつ前記第
   三の手段が行なわれていないＸユニット格納部とＰユニ
   ット格納部の対が存在しない時、前記バッファにパター
   ンが格納されていないＸユニット格納部とＰユニット格
   納部の対が存在するならば、前記バッファ中のパターン
   が格納されていない任意のＸユニット格納部へ前記Ｘユ
   ニットの値を格納し、前記Ｘユニット格納部と対になっ
   ているＰユニット格納部へ前記Ｐユニットの値を格納
   し、前記バッファにパターンが格納されていないＸユニ
   ット格納部とＰユニット格納部の対が存在しないなら
   ば、前記Ｘユニットと前記バッファ中の全てのＸユニッ
   ト格納部との中でパターンのビットがドント・ケアの時
   に格納される値であるビットの個数が最少であるものを
   最少Ｘユニット候補とし、前記最少Ｘユニット候補の中
   の任意の１つを最少Ｘユニットとし、前記最少Ｘユニッ
   トと対になっているＰユニットまたはＰユニット格納部
   を最少Ｐユニットとし、前記最少Ｘユニットの中の値が
   ドント・ケアを示す値であるものと同じビット位置にあ
   る前記最少Ｐユニットのビットへ任意の値を格納し、前
   記最少Ｐユニットのｊ番目のワードのｋビット目の値を
   前記第一の手段で行なった変換の逆の変換により、ｉ番
   目の入力ピンに対応する値とすることで求まるパターン
   を外部へ出力し、前記最少Ｘユニットが前記バッファ中
   のＸユニット格納部ならば、そのＸユニット格納部へ前
   記Ｘユニットの値を格納し、前記Ｘユニット格納部と対
   になっているＰユニット格納部へ前記Ｐユニットの値を
   格納する第六の手段と、 前記パターン入力手段からの全てのパターンについて前
   記第一の手段から前記第六の手段を適用し終えたなら
   ば、前記バッファ中のＸユニット格納部の中の値がドン
   ト・ケアを示す値であるものと同じビット位置にある前
   記Ｘユニット格納部と対になっているＰユニット格納部
   のビットへ任意の値を格納し、前記Ｐユニット格納部の
   ｊ番目のワードのｋビット目の値を前記第一の手段で行
   なった変換の逆の変換により、ｉ番目の入力ピンに対応
   する値とすることで求まるパターンを前記バッファの全
   てのＰユニット格納部について求めて、外部へ出力する
   手段とを備えた検査系列圧縮装置。
2. 【請求項２】前記第一の手段において、パターンのビッ
   トがドント・ケアの時は０を、０または１の時は１を前
   記Ｘユニットへ格納し、パターンのビットが１の時は１
   を、０の時は０を、ドント・ケアの時は１または０を任
   意にＰユニットへ格納することと、 前記第三の手段において、パターンが格納されているＸ
   ユニット格納部とＸユニットのビット毎の論理積演算を
   ワード単位で行ない、前記Ｘユニット格納部と対になっ
   ているＰユニット格納部とＰユニットのビット毎の排他
   的論理和演算をワード単位で行ない、前記論理積演算結
   果と前記排他的論理和演算結果のビット毎の論理積演算
   をワード単位で行ない、その結果の全ワードの全ビット
   が０である場合のみ、２つのパターンのいずれとも矛盾
   しないパターンが存在することを判定することと、 前記第四の手段において、前記Ｘユニット格納部とＸユ
   ニットのワード単位で行なったビット毎の論理和演算結
   果を前記Ｘユニット格納部へ格納し、前記Ｘユニット格
   納部と対になっているＰユニット格納部とＰユニットの
   ワード単位で行なったビット毎の論理和演算結果を前記
   Ｐユニット格納部へ格納することを特徴とする請求項１
   記載の検査系列圧縮装置。
3. 【請求項３】前記第五の手段において、バッファのＸユ
   ニット格納部の中でパターンのビットがドント・ケアの
   時に格納される値であるビットの個数が多いＸユニット
   格納部から第三の手段を適用することを特徴とする請求
   項１記載の検査系列圧縮装置。