JPH07308062A - 一石フォワードコンバータ - Google Patents
一石フォワードコンバータInfo
- Publication number
- JPH07308062A JPH07308062A JP10004494A JP10004494A JPH07308062A JP H07308062 A JPH07308062 A JP H07308062A JP 10004494 A JP10004494 A JP 10004494A JP 10004494 A JP10004494 A JP 10004494A JP H07308062 A JPH07308062 A JP H07308062A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- transformer
- mosfet
- forward converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】本発明は、フライホイール用素子が導通する全
期間において、フライホイール用ＭＯＳＦＥＴをオンさ
せることを実現する駆動回路を設けた一石フォワードコ
ンバータを提供することを目的とする。 【構成】本発明は、トランス２０の第１の巻線２１に接
続されたスイッチ用ＭＯＳＦＥＴ１０のオン／オフによ
りトランス２０に発生する電圧により第２の巻線２２に
接続された整流用ＭＯＳＦＥＴ３０及びフライホイール
用ＭＯＳＦＥＴ４０をオン／オフさせるようにした一石
フォワードコンバータにおいて、トランス２０に設けた
第３の巻線２３の電圧を整流平滑するダイオード１１
０，コンデンサ１２０を接続し、第３の巻線２３の電圧
を検出させる電圧検出回路１３０の出力により、オン／
オフ制御させる駆動回路１４０を設け、駆動回路１４０
によりＭＯＳＦＥＴ４０を駆動する。
期間において、フライホイール用ＭＯＳＦＥＴをオンさ
せることを実現する駆動回路を設けた一石フォワードコ
ンバータを提供することを目的とする。 【構成】本発明は、トランス２０の第１の巻線２１に接
続されたスイッチ用ＭＯＳＦＥＴ１０のオン／オフによ
りトランス２０に発生する電圧により第２の巻線２２に
接続された整流用ＭＯＳＦＥＴ３０及びフライホイール
用ＭＯＳＦＥＴ４０をオン／オフさせるようにした一石
フォワードコンバータにおいて、トランス２０に設けた
第３の巻線２３の電圧を整流平滑するダイオード１１
０，コンデンサ１２０を接続し、第３の巻線２３の電圧
を検出させる電圧検出回路１３０の出力により、オン／
オフ制御させる駆動回路１４０を設け、駆動回路１４０
によりＭＯＳＦＥＴ４０を駆動する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳＦＥＴを用いた
同期整流回路を有する一石フォワードコンバータに関す
るものである。
同期整流回路を有する一石フォワードコンバータに関す
るものである。
【０００２】
【従来の技術】スイッチングタイプの直流電源におい
て、スイッチ素子により交流に変換された電力を直流の
電力に変換するために、整流素子としてダイオードが用
いられていた。電源の低損失化を図るために、低電圧出
力電源の整流素子として、順方向電圧降下が低いＭＯＳ
（Metal-Oxide-Semiconductor ）のＦＥＴ（電界効果ト
ランジスタ）が広く用いられるようになっている。
て、スイッチ素子により交流に変換された電力を直流の
電力に変換するために、整流素子としてダイオードが用
いられていた。電源の低損失化を図るために、低電圧出
力電源の整流素子として、順方向電圧降下が低いＭＯＳ
（Metal-Oxide-Semiconductor ）のＦＥＴ（電界効果ト
ランジスタ）が広く用いられるようになっている。
【０００３】図９は同期整流回路を用いた一石フォワー
ドコンバータの従来例である。１０はスイッチ用ＭＯＳ
ＦＥＴ、２０はトランス、３０は整流用ＭＯＳＦＥＴ、
４０はフライホイール用ＭＯＳＦＥＴ、５０はフライホ
イール用ダイオード、６０はチョークコイル、７０はコ
ンデンサ、８０は駆動信号源、９０は入力電源である。
図１０は図９の各部の動作波形である。上記において、
駆動信号源８０が高電圧レベル（以下“ＨＩＧＨ”とい
う）になるとＭＯＳＦＥＴ１０はオンし、トランス２０
の１次巻線２１には入力電源９０の電圧が印加され、ト
ランス２０の２次巻線２２にはトランス２０の１次巻線
２１と２次巻線２２の巻数比で決まる電圧が発生する。
その結果、ＭＯＳＦＥＴ３０はそのゲート・ソース間に
２次巻線の２２の電圧が印加されるため、オンする。次
に、駆動信号源８０が低電圧レベル（以下“ＬＯＷ”と
いう）となると、ＭＯＳＦＥＴ１０はオフし、トランス
２０の巻線にはＭＯＳＦＥＴ１０の出力容量やトランス
２０の浮遊容量等とトランス２０の励磁インダクタンス
による共振の電圧が発生する。また、フライホイール用
ダイオード５０およびＭＯＳＦＥＴ４０のボディダイオ
ードはチョークコイル６０を流れていた電流を流し続け
るために導通する。トランス２０の２次巻線２２に発生
する電圧がＭＯＳＦＥＴ４０のしきい値電圧よりも高く
なると、ＭＯＳＦＥＴ４０はオンし、ダイオード５０を
流れていた電流は順方向電圧降下が少ないＭＯＳＦＥＴ
４０のチャネルを流れる。さらに、トランス２０の巻線
の共振が進み、２次巻線２２に発生する電圧がＭＯＳＦ
ＥＴ４０のしきい値電圧以下になるとＭＯＳＦＥＴ４０
はオフし、ＭＯＳＦＥＴ４０のチャネルを流れていた電
流はフライホイール用ダイオード５０およびＭＯＳＦＥ
Ｔ４０のボディダイオードを流れる。２次巻線２２の電
圧が０Ｖ以下になるとＭＯＳＦＥＴ３０のボディダイオ
ードが導通する。
ドコンバータの従来例である。１０はスイッチ用ＭＯＳ
ＦＥＴ、２０はトランス、３０は整流用ＭＯＳＦＥＴ、
４０はフライホイール用ＭＯＳＦＥＴ、５０はフライホ
イール用ダイオード、６０はチョークコイル、７０はコ
ンデンサ、８０は駆動信号源、９０は入力電源である。
図１０は図９の各部の動作波形である。上記において、
駆動信号源８０が高電圧レベル（以下“ＨＩＧＨ”とい
う）になるとＭＯＳＦＥＴ１０はオンし、トランス２０
の１次巻線２１には入力電源９０の電圧が印加され、ト
ランス２０の２次巻線２２にはトランス２０の１次巻線
２１と２次巻線２２の巻数比で決まる電圧が発生する。
その結果、ＭＯＳＦＥＴ３０はそのゲート・ソース間に
２次巻線の２２の電圧が印加されるため、オンする。次
に、駆動信号源８０が低電圧レベル（以下“ＬＯＷ”と
いう）となると、ＭＯＳＦＥＴ１０はオフし、トランス
２０の巻線にはＭＯＳＦＥＴ１０の出力容量やトランス
２０の浮遊容量等とトランス２０の励磁インダクタンス
による共振の電圧が発生する。また、フライホイール用
ダイオード５０およびＭＯＳＦＥＴ４０のボディダイオ
ードはチョークコイル６０を流れていた電流を流し続け
るために導通する。トランス２０の２次巻線２２に発生
する電圧がＭＯＳＦＥＴ４０のしきい値電圧よりも高く
なると、ＭＯＳＦＥＴ４０はオンし、ダイオード５０を
流れていた電流は順方向電圧降下が少ないＭＯＳＦＥＴ
４０のチャネルを流れる。さらに、トランス２０の巻線
の共振が進み、２次巻線２２に発生する電圧がＭＯＳＦ
ＥＴ４０のしきい値電圧以下になるとＭＯＳＦＥＴ４０
はオフし、ＭＯＳＦＥＴ４０のチャネルを流れていた電
流はフライホイール用ダイオード５０およびＭＯＳＦＥ
Ｔ４０のボディダイオードを流れる。２次巻線２２の電
圧が０Ｖ以下になるとＭＯＳＦＥＴ３０のボディダイオ
ードが導通する。
【０００４】
【発明が解決しようとする課題】その結果、ＭＯＳＦＥ
Ｔ１０がオフしている期間において、フライホイール用
ＭＯＳＦＥＴ４０はトランス２０の２次巻線２２に共振
電圧が発生している期間のみしかオンすることができ
ず、同期整流によるフライホイール用素子の導通損失を
低減することができなかった。
Ｔ１０がオフしている期間において、フライホイール用
ＭＯＳＦＥＴ４０はトランス２０の２次巻線２２に共振
電圧が発生している期間のみしかオンすることができ
ず、同期整流によるフライホイール用素子の導通損失を
低減することができなかった。
【０００５】本発明は上記の事情に鑑みてなされたもの
で、フライホイール用素子が導通する全期間において、
フライホイール用ＭＯＳＦＥＴをオンさせることを実現
する駆動回路を設けた一石フォワードコンバータを提供
することを目的とする。
で、フライホイール用素子が導通する全期間において、
フライホイール用ＭＯＳＦＥＴをオンさせることを実現
する駆動回路を設けた一石フォワードコンバータを提供
することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、少なくとも第１の巻線および第２の巻線を
有するトランスの第１の巻線に主スイッチ素子および第
１の駆動回路を接続し、第２の巻線に整流用素子、フラ
イホイール用素子および出力フィルタを接続し、前記整
流用素子とフライホイール用素子としてＭＯＳＦＥＴを
使用し、前記主スイッチ素子のオン／オフにより前記ト
ランスに発生する電圧により前記ＭＯＳＦＥＴをオン／
オフさせるようにした一石フォワードコンバータにおい
て、前記トランスに第３の巻線を設け、この第３の巻線
の電圧を整流平滑する回路を接続し、さらに前記第３の
巻線の電圧を検出させる手段を設け、前記電圧検出手段
の出力により、オン／オフ制御させる第２の駆動回路を
設け、前記第２の駆動回路により前記フライホイール用
素子を駆動することを特徴とするものである。
に本発明は、少なくとも第１の巻線および第２の巻線を
有するトランスの第１の巻線に主スイッチ素子および第
１の駆動回路を接続し、第２の巻線に整流用素子、フラ
イホイール用素子および出力フィルタを接続し、前記整
流用素子とフライホイール用素子としてＭＯＳＦＥＴを
使用し、前記主スイッチ素子のオン／オフにより前記ト
ランスに発生する電圧により前記ＭＯＳＦＥＴをオン／
オフさせるようにした一石フォワードコンバータにおい
て、前記トランスに第３の巻線を設け、この第３の巻線
の電圧を整流平滑する回路を接続し、さらに前記第３の
巻線の電圧を検出させる手段を設け、前記電圧検出手段
の出力により、オン／オフ制御させる第２の駆動回路を
設け、前記第２の駆動回路により前記フライホイール用
素子を駆動することを特徴とするものである。
【０００７】また、前記の一石フォワードコンバータに
おいて、前記トランスに第４の巻線を設け、前記主スイ
ッチ素子がオフしている期間にこの第４の巻線に印加さ
れる電圧が入力電圧以下になるように電圧をクランプす
るようにダイオードを接続し、かつ第４の巻線に入力電
圧が印加されているときに第３の巻線に前記第２の駆動
回路、前記電圧検出手段、フライホイール用素子の駆動
端子の定格電圧以下の電圧が発生するような前記第３の
巻線と前記第４の巻線との巻数比としたことを特徴とす
るものである。
おいて、前記トランスに第４の巻線を設け、前記主スイ
ッチ素子がオフしている期間にこの第４の巻線に印加さ
れる電圧が入力電圧以下になるように電圧をクランプす
るようにダイオードを接続し、かつ第４の巻線に入力電
圧が印加されているときに第３の巻線に前記第２の駆動
回路、前記電圧検出手段、フライホイール用素子の駆動
端子の定格電圧以下の電圧が発生するような前記第３の
巻線と前記第４の巻線との巻数比としたことを特徴とす
るものである。
【０００８】また、前記の一石フォワードコンバータに
おいて、前記トランスに電圧検出用の第５の巻線が設け
られ、前記第３の巻線から整流平滑された出力側に他の
ＭＯＳＦＥＴと抵抗とを直列接続した回路が接続され、
前記第５の巻線の一方の端子が前記第３の巻線の端子と
接続され、前記第５の巻線の他方の端子が前記他のＭＯ
ＳＦＥＴのゲートに接続され、前記他のＭＯＳＦＥＴと
前記抵抗の接続点が前記第２の駆動回路の入力端に接続
されていることを特徴とするものである。
おいて、前記トランスに電圧検出用の第５の巻線が設け
られ、前記第３の巻線から整流平滑された出力側に他の
ＭＯＳＦＥＴと抵抗とを直列接続した回路が接続され、
前記第５の巻線の一方の端子が前記第３の巻線の端子と
接続され、前記第５の巻線の他方の端子が前記他のＭＯ
ＳＦＥＴのゲートに接続され、前記他のＭＯＳＦＥＴと
前記抵抗の接続点が前記第２の駆動回路の入力端に接続
されていることを特徴とするものである。
【０００９】また、前記の一石フォワードコンバータに
おいて、前記トランスに第４の巻線を設け、前記主スイ
ッチ素子がオフしている期間にこの第４の巻線に印加さ
れる電圧が入力電圧以下になるように電圧をクランプす
るようにダイオードを接続し、かつ第４の巻線に入力電
圧が印加されているときに第３の巻線に前記第２の駆動
回路、前記電圧検出手段、フライホイール用素子の駆動
端子の定格電圧以下の電圧が発生するような前記第３の
巻線と前記第４の巻線との巻数比としたことを特徴とす
るものである。
おいて、前記トランスに第４の巻線を設け、前記主スイ
ッチ素子がオフしている期間にこの第４の巻線に印加さ
れる電圧が入力電圧以下になるように電圧をクランプす
るようにダイオードを接続し、かつ第４の巻線に入力電
圧が印加されているときに第３の巻線に前記第２の駆動
回路、前記電圧検出手段、フライホイール用素子の駆動
端子の定格電圧以下の電圧が発生するような前記第３の
巻線と前記第４の巻線との巻数比としたことを特徴とす
るものである。
【００１０】
【作用】上記手段により本発明は、トランスの励磁エネ
ルギーをフライホイール用ＭＯＳＦＥＴの駆動回路用エ
ネルギーに使用し、さらに、トランスのフライバック電
圧の最大値を制限することにより、駆動回路の電源電圧
を抑制し過電圧から保護することを最も主要な特徴とす
る。従来の技術とは、トランスの励磁エネルギーを一旦
蓄積し、この蓄積したエネルギーでＭＯＳＦＥＴを駆動
することが異なる。
ルギーをフライホイール用ＭＯＳＦＥＴの駆動回路用エ
ネルギーに使用し、さらに、トランスのフライバック電
圧の最大値を制限することにより、駆動回路の電源電圧
を抑制し過電圧から保護することを最も主要な特徴とす
る。従来の技術とは、トランスの励磁エネルギーを一旦
蓄積し、この蓄積したエネルギーでＭＯＳＦＥＴを駆動
することが異なる。
【００１１】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。尚、図１〜図１０において、同一部分は同一
符号を付して説明する。図１は本発明の第１の実施例で
あって、１１０は整流用ダイオード、１２０はコンデン
サ、１３０は電圧検出回路、１４０は駆動回路、２３は
トランス２０の３次巻線である。ここで、電圧検出回路
１３０は駆動信号源８０が“ＨＩＧＨ”のときに３次巻
線２３に発生する電圧が図示極性の時に“ｏｆｆ”（オ
フ）信号を出力し、それ以外の時は“ｏｎ”（オン）信
号を出力する。図２は図１の各部の動作波形である。駆
動信号源８０が“ＨＩＧＨ”になると、図９と同様にＭ
ＯＳＦＥＴ１０とＭＯＳＦＥＴ３０は導通する。また、
３次巻線２３に接続されたダイオード１１０が非導通と
なるとともに、電圧検出回路１３０は“ｏｆｆ”信号を
出力し、駆動回路１４０により、ＭＯＳＦＥＴ４０はオ
フとなる。駆動信号源８０が“ＬＯＷ”になると、ＭＯ
ＳＦＥＴ１０はオフし、２次巻線２２に発生する電圧が
反転するために、ＭＯＳＦＥＴ３０はオフする。また、
電圧検出回路１３０は“ｏｎ”信号を出力し、駆動回路
１４０により、ＭＯＳＦＥＴ４０はオンとなる。さら
に、３次巻線２３の電圧がコンデンサ１２０の電圧より
も高くなるとダイオード１１０が導通し、コンデンサ１
２０を充電し、コンデンサ１２０の電圧が上昇する。ト
ランス２０の巻線の共振電圧が最大となった後、巻線２
３に発生する電圧が減少しはじめると、ダイオード１１
０は非導通となり、コンデンサ１２０の充電が終わる。
さらに、トランス２０の巻線の共振電圧が０Ｖとなり、
巻線２３の電圧が０Ｖになった場合においても、電圧検
出回路１３０は“ｏｎ”信号を出力し続けるために、Ｍ
ＯＳＦＥＴ４０はオンを維持する。
説明する。尚、図１〜図１０において、同一部分は同一
符号を付して説明する。図１は本発明の第１の実施例で
あって、１１０は整流用ダイオード、１２０はコンデン
サ、１３０は電圧検出回路、１４０は駆動回路、２３は
トランス２０の３次巻線である。ここで、電圧検出回路
１３０は駆動信号源８０が“ＨＩＧＨ”のときに３次巻
線２３に発生する電圧が図示極性の時に“ｏｆｆ”（オ
フ）信号を出力し、それ以外の時は“ｏｎ”（オン）信
号を出力する。図２は図１の各部の動作波形である。駆
動信号源８０が“ＨＩＧＨ”になると、図９と同様にＭ
ＯＳＦＥＴ１０とＭＯＳＦＥＴ３０は導通する。また、
３次巻線２３に接続されたダイオード１１０が非導通と
なるとともに、電圧検出回路１３０は“ｏｆｆ”信号を
出力し、駆動回路１４０により、ＭＯＳＦＥＴ４０はオ
フとなる。駆動信号源８０が“ＬＯＷ”になると、ＭＯ
ＳＦＥＴ１０はオフし、２次巻線２２に発生する電圧が
反転するために、ＭＯＳＦＥＴ３０はオフする。また、
電圧検出回路１３０は“ｏｎ”信号を出力し、駆動回路
１４０により、ＭＯＳＦＥＴ４０はオンとなる。さら
に、３次巻線２３の電圧がコンデンサ１２０の電圧より
も高くなるとダイオード１１０が導通し、コンデンサ１
２０を充電し、コンデンサ１２０の電圧が上昇する。ト
ランス２０の巻線の共振電圧が最大となった後、巻線２
３に発生する電圧が減少しはじめると、ダイオード１１
０は非導通となり、コンデンサ１２０の充電が終わる。
さらに、トランス２０の巻線の共振電圧が０Ｖとなり、
巻線２３の電圧が０Ｖになった場合においても、電圧検
出回路１３０は“ｏｎ”信号を出力し続けるために、Ｍ
ＯＳＦＥＴ４０はオンを維持する。
【００１２】図３は図１の実施例のうち電圧検出回路１
３０を具体的な回路で表現した本発明の第２の実施例で
あって、１５０は抵抗、１６０は検出用スイッチ、２４
はトランス２０の４次巻線である。図４は図３の各部の
動作波形である。駆動信号源８０が“ＨＩＧＨ”になる
と、図１と同様にＭＯＳＦＥＴ１０と３０は導通する。
また、４次巻線２４にはスイッチ１６０をオンさせる方
向に電圧が発生し、駆動回路１４０の入力が“ＬＯＷ”
となり、ＭＯＳＦＥＴ４０はオフとなる。駆動信号源８
０が“ＬＯＷ”になると、ＭＯＳＦＥＴ１０はオフし、
２次巻線２２に発生する電圧が反転するために、ＭＯＳ
ＦＥＴ３０はオフする。また、４次巻線２４にはスイッ
チ１６０をオフさせる方向に電圧が発生し、駆動回路１
４０の入力が“ＨＩＧＨ”となり、ＭＯＳＦＥＴ４０は
オンとなる。
３０を具体的な回路で表現した本発明の第２の実施例で
あって、１５０は抵抗、１６０は検出用スイッチ、２４
はトランス２０の４次巻線である。図４は図３の各部の
動作波形である。駆動信号源８０が“ＨＩＧＨ”になる
と、図１と同様にＭＯＳＦＥＴ１０と３０は導通する。
また、４次巻線２４にはスイッチ１６０をオンさせる方
向に電圧が発生し、駆動回路１４０の入力が“ＬＯＷ”
となり、ＭＯＳＦＥＴ４０はオフとなる。駆動信号源８
０が“ＬＯＷ”になると、ＭＯＳＦＥＴ１０はオフし、
２次巻線２２に発生する電圧が反転するために、ＭＯＳ
ＦＥＴ３０はオフする。また、４次巻線２４にはスイッ
チ１６０をオフさせる方向に電圧が発生し、駆動回路１
４０の入力が“ＨＩＧＨ”となり、ＭＯＳＦＥＴ４０は
オンとなる。
【００１３】図５は、図３のスイッチ１６０をｎ型ＭＯ
ＳＦＥＴ１７０に置き換えた回路であり、図３の回路と
同様な効果が得られる。図６は本発明の第３の実施例で
あって、１１１は帰還用ダイオード、２５はトランス２
０の５次巻線である。図７は図６の各部の動作波形であ
る。電圧検出回路１３０は駆動信号源８０が“ＨＩＧ
Ｈ”のときは図１で説明したと同様に動作する。駆動信
号源８０が“ＬＯＷ”になると、ＭＯＳＦＥＴ１０はオ
フし、２次巻線２２に発生する電圧が反転するために、
ＭＯＳＦＥＴ３０はオフする。また、電圧検出回路１３
０は“ｏｎ”信号を出力し、駆動回路１４０により、Ｍ
ＯＳＦＥＴ４０はオンとなる。さらに、３次巻線２３の
電圧がコンデンサ１２０の電圧よりも高くなるとダイオ
ード１１０が導通し、コンデンサ１２０を充電し、コン
デンサ１２０の電圧が上昇する。５次巻線２５に発生す
る電圧が入力電源９０の電圧以上になるとダイオード１
１１が導通し、５次巻線２５の電圧は入力電源９０の電
圧でクランプされる。このときに３次巻線２３に発生す
る電圧を駆動回路１４０等の絶対最大電圧となるように
３次巻線２３と５次巻線２５の巻数比を設計することに
より駆動回路１４０を過電圧から保護することができ
る。トランス２０のリセットが進み、巻線２５の電圧が
減少しはじめると、ダイオード１１０と１１１は非導通
となり、巻線２５の電圧クランプおよびコンデンサ１２
０の充電は終わる。以降は、第１の実施例と同様に動作
する。
ＳＦＥＴ１７０に置き換えた回路であり、図３の回路と
同様な効果が得られる。図６は本発明の第３の実施例で
あって、１１１は帰還用ダイオード、２５はトランス２
０の５次巻線である。図７は図６の各部の動作波形であ
る。電圧検出回路１３０は駆動信号源８０が“ＨＩＧ
Ｈ”のときは図１で説明したと同様に動作する。駆動信
号源８０が“ＬＯＷ”になると、ＭＯＳＦＥＴ１０はオ
フし、２次巻線２２に発生する電圧が反転するために、
ＭＯＳＦＥＴ３０はオフする。また、電圧検出回路１３
０は“ｏｎ”信号を出力し、駆動回路１４０により、Ｍ
ＯＳＦＥＴ４０はオンとなる。さらに、３次巻線２３の
電圧がコンデンサ１２０の電圧よりも高くなるとダイオ
ード１１０が導通し、コンデンサ１２０を充電し、コン
デンサ１２０の電圧が上昇する。５次巻線２５に発生す
る電圧が入力電源９０の電圧以上になるとダイオード１
１１が導通し、５次巻線２５の電圧は入力電源９０の電
圧でクランプされる。このときに３次巻線２３に発生す
る電圧を駆動回路１４０等の絶対最大電圧となるように
３次巻線２３と５次巻線２５の巻数比を設計することに
より駆動回路１４０を過電圧から保護することができ
る。トランス２０のリセットが進み、巻線２５の電圧が
減少しはじめると、ダイオード１１０と１１１は非導通
となり、巻線２５の電圧クランプおよびコンデンサ１２
０の充電は終わる。以降は、第１の実施例と同様に動作
する。
【００１４】図８は図６のうち電圧検出回路１３０を具
体的な回路で表現した本発明の第４の実施例である。Ｍ
ＯＳＦＥＴ１７０、駆動回路１４０の動作は図５と同様
に動作し、図６と同様な効果が得られる。また、ここで
は同期整流用素子としてＭＯＳＦＥＴで説明している
が、他の電圧駆動型素子を用いても同様な効果が得られ
ることは言うまでもない。
体的な回路で表現した本発明の第４の実施例である。Ｍ
ＯＳＦＥＴ１７０、駆動回路１４０の動作は図５と同様
に動作し、図６と同様な効果が得られる。また、ここで
は同期整流用素子としてＭＯＳＦＥＴで説明している
が、他の電圧駆動型素子を用いても同様な効果が得られ
ることは言うまでもない。
【００１５】
【発明の効果】以上説明したように本発明によれば、ト
ランスの励磁エネルギーをフライホイール用ＭＯＳＦＥ
Ｔの駆動電力として使用し、さらに励磁エネルギーを一
旦ダイオードにより整流し、コンデンサに蓄積してから
使用することにより、トランスの巻線電圧が０Ｖになっ
ても、フライホイール用ＭＯＳＦＥＴのゲート・ソース
間電圧に電圧を印加し続けることができる。従って、フ
ライホイール用ＭＯＳＦＥＴを必要な期間、確実にオン
させることができるので、低損失で小形のコンバータを
実現できる。さらに、電圧クランプ用リセット巻線を設
けることにより、オンさせるときのゲート・ソース間電
圧を安定な任意の電圧として設定することができ、かつ
駆動回路等の電源電圧の最大を設定でき、駆動回路の過
電圧保護機能も併せて設けることができる利点がある。
ランスの励磁エネルギーをフライホイール用ＭＯＳＦＥ
Ｔの駆動電力として使用し、さらに励磁エネルギーを一
旦ダイオードにより整流し、コンデンサに蓄積してから
使用することにより、トランスの巻線電圧が０Ｖになっ
ても、フライホイール用ＭＯＳＦＥＴのゲート・ソース
間電圧に電圧を印加し続けることができる。従って、フ
ライホイール用ＭＯＳＦＥＴを必要な期間、確実にオン
させることができるので、低損失で小形のコンバータを
実現できる。さらに、電圧クランプ用リセット巻線を設
けることにより、オンさせるときのゲート・ソース間電
圧を安定な任意の電圧として設定することができ、かつ
駆動回路等の電源電圧の最大を設定でき、駆動回路の過
電圧保護機能も併せて設けることができる利点がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第１の実施例の動作波形を示す波形図
である。
である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】本発明の第２の実施例の動作波形を示す波形図
である。
である。
【図５】本発明の第２の実施例を示す回路図である。
【図６】本発明の第３の実施例を示す回路図である。
【図７】本発明の第３の実施例の動作波形を示す波形図
である。
である。
【図８】本発明の第４の実施例を示す回路図である。
【図９】従来の一石フォワードコンバータを示す回路図
である。
である。
【図１０】従来の一石フォワードコンバータの動作波形
を示す波形図である。
を示す波形図である。
１０、３０、４０、１７０…ＭＯＳＦＥＴ、２０…トラ
ンス、２１、２２、２３、２４、２５…トランスの巻
線、５０、１１０、１１１…ダイオード、６０…チョー
クコイル、７０、１２０…コンデンサ、８０…駆動信号
源、９０…直流電源、１３０…電圧検出回路、１４０…
駆動回路、１５０…抵抗、１６０…スイッチ。
ンス、２１、２２、２３、２４、２５…トランスの巻
線、５０、１１０、１１１…ダイオード、６０…チョー
クコイル、７０、１２０…コンデンサ、８０…駆動信号
源、９０…直流電源、１３０…電圧検出回路、１４０…
駆動回路、１５０…抵抗、１６０…スイッチ。
Claims (4)
- 【請求項１】 少なくとも第１の巻線および第２の巻線
を有するトランスの第１の巻線に主スイッチ素子および
第１の駆動回路を接続し、第２の巻線に整流用素子、フ
ライホイール用素子および出力フィルタを接続し、前記
整流用素子とフライホイール用素子としてＭＯＳＦＥＴ
を使用し、前記主スイッチ素子のオン／オフにより前記
トランスに発生する電圧により前記ＭＯＳＦＥＴをオン
／オフさせるようにした一石フォワードコンバータにお
いて、 前記トランスに第３の巻線を設け、この第３の巻線の電
圧を整流平滑する回路を接続し、さらに前記第３の巻線
の電圧を検出させる手段を設け、前記電圧検出手段の出
力により、オン／オフ制御させる第２の駆動回路を設
け、前記第２の駆動回路により前記フライホイール用素
子を駆動することを特徴とする一石フォワードコンバー
タ。 - 【請求項２】 請求項１記載の一石フォワードコンバー
タにおいて、前記トランスに第４の巻線を設け、前記主
スイッチ素子がオフしている期間にこの第４の巻線に印
加される電圧が入力電圧以下になるように電圧をクラン
プするようにダイオードを接続し、かつ第４の巻線に入
力電圧が印加されているときに第３の巻線に前記第２の
駆動回路、前記電圧検出手段、フライホイール用素子の
駆動端子の定格電圧以下の電圧が発生するような前記第
３の巻線と前記第４の巻線との巻数比としたことを特徴
とする一石フォワードコンバータ。 - 【請求項３】 請求項１記載の一石フォワードコンバー
タにおいて、前記トランスに電圧検出用の第５の巻線が
設けられ、前記第３の巻線から整流平滑された出力側に
他のＭＯＳＦＥＴと抵抗とを直列接続した回路が接続さ
れ、前記第５の巻線の一方の端子が前記第３の巻線の端
子と接続され、前記第５の巻線の他方の端子が前記他の
ＭＯＳＦＥＴのゲートに接続され、前記他のＭＯＳＦＥ
Ｔと前記抵抗の接続点が前記第２の駆動回路の入力端に
接続されていることを特徴とする一石フォワードコンバ
ータ。 - 【請求項４】 請求項３記載の一石フォワードコンバー
タにおいて、前記トランスに第４の巻線を設け、前記主
スイッチ素子がオフしている期間にこの第４の巻線に印
加される電圧が入力電圧以下になるように電圧をクラン
プするようにダイオードを接続し、かつ第４の巻線に入
力電圧が印加されているときに第３の巻線に前記第２の
駆動回路、前記電圧検出手段、フライホイール用素子の
駆動端子の定格電圧以下の電圧が発生するような前記第
３の巻線と前記第４の巻線との巻数比としたことを特徴
とする一石フォワードコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10004494A JPH07308062A (ja) | 1994-05-13 | 1994-05-13 | 一石フォワードコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10004494A JPH07308062A (ja) | 1994-05-13 | 1994-05-13 | 一石フォワードコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07308062A true JPH07308062A (ja) | 1995-11-21 |
Family
ID=14263515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10004494A Pending JPH07308062A (ja) | 1994-05-13 | 1994-05-13 | 一石フォワードコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07308062A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137698A (en) * | 1997-09-30 | 2000-10-24 | Shindengen Electric Manufacturing Co., Ltd. | Switching power supply and method of controlling voltage induced across secondary winding of transformer |
| US7558083B2 (en) | 1997-01-24 | 2009-07-07 | Synqor, Inc. | High efficiency power converter |
| US7564702B2 (en) | 1997-01-24 | 2009-07-21 | Synqor, Inc. | High efficiency power converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
-
1994
- 1994-05-13 JP JP10004494A patent/JPH07308062A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7558083B2 (en) | 1997-01-24 | 2009-07-07 | Synqor, Inc. | High efficiency power converter |
| US7564702B2 (en) | 1997-01-24 | 2009-07-21 | Synqor, Inc. | High efficiency power converter |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| US6137698A (en) * | 1997-09-30 | 2000-10-24 | Shindengen Electric Manufacturing Co., Ltd. | Switching power supply and method of controlling voltage induced across secondary winding of transformer |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| JP2819932B2 (ja) | フォワードコンバータのｍｏｓｆｅｔ整流回路 | |
| JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
| US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
| US6246593B1 (en) | Topology-independent synchronous rectifier commutation circuit | |
| US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| US7596003B2 (en) | Electric power converter | |
| CN113206604B (zh) | 用于在次级同步整流器中产生控制信号和充电直流电源的方法与装置 | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07308062A (ja) | 一石フォワードコンバータ | |
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JP4730498B2 (ja) | スイッチング電源装置 | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP2004208407A (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
| JP4395880B2 (ja) | スイッチング電源装置の同期整流回路 | |
| JP4725697B2 (ja) | スイッチング電源装置 | |
| GB2313495A (en) | Synchronous/driving circuit for a synchronous rectifier | |
| JP3262112B2 (ja) | 同期整流回路及び電源装置 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH08205533A (ja) | 整流回路 | |
| JP3169873B2 (ja) | 電源装置 | |
| US20240014730A1 (en) | Power supply semiconductor device and power supply apparatus | |
| JPH0412665A (ja) | スイッチング電源装置 |